JPS61202473A - Semiconductor absolute pressure sensor - Google Patents
Semiconductor absolute pressure sensorInfo
- Publication number
- JPS61202473A JPS61202473A JP4404485A JP4404485A JPS61202473A JP S61202473 A JPS61202473 A JP S61202473A JP 4404485 A JP4404485 A JP 4404485A JP 4404485 A JP4404485 A JP 4404485A JP S61202473 A JPS61202473 A JP S61202473A
- Authority
- JP
- Japan
- Prior art keywords
- diaphragm
- cap
- pressure sensor
- absolute pressure
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 230000005684 electric field Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 239000011521 glass Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
Abstract
Description
【発明の詳細な説明】
Ｃ発明の利用分野〕
本発明は、半導体絶対圧センサに係シ、特に、そのダイ
ヤフラム部の一方の面を一定圧に保持する雰囲気を形成
するためのキャップが固着されている半導体絶対圧セン
サに関する。[Detailed Description of the Invention] C. Field of Application of the Invention] The present invention relates to a semiconductor absolute pressure sensor, and particularly to a semiconductor absolute pressure sensor, in which a cap is fixed to one side of a diaphragm portion to form an atmosphere that maintains a constant pressure. The present invention relates to a semiconductor absolute pressure sensor.
従来、この糧の半導体絶対圧センサは、ＵＳＰａｔ３９
１８０１９号公報あるいはＵ８Ｐａｔ ４２９１２９３
号公報に知られるように、ダイヤフラム部の一方の面を
一定圧に保持する雰囲気を形成するためのキャップが、
ガラスで構成されたものであった。Conventionally, this type of semiconductor absolute pressure sensor is based on US Pat.
Publication No. 18019 or U8Pat 4291293
As known from the publication, a cap for forming an atmosphere that maintains a constant pressure on one side of the diaphragm part is
It was made of glass.
しかしながら、ダイヤフラムを形成する半導体基板と、
キャップであるガラスとは、それぞれの熱膨張係数が異
なる九め、たとえば、前記キャップをダイヤフラムに固
着する際の熱処理によって前記ダイヤフラムに熱応力が
発生している状態となったり、また、該熱応力が発生し
ていなくても、温度変化の生じる場所にて該半導体絶対
圧センサを使用している場合にて、熱応力が発生すると
いうことが生じる。However, the semiconductor substrate forming the diaphragm,
The glass that is the cap has a different coefficient of thermal expansion.For example, the diaphragm may be subjected to thermal stress due to heat treatment when fixing the cap to the diaphragm, or the thermal stress may Even if no thermal stress occurs, thermal stress may occur when the semiconductor absolute pressure sensor is used in a location where temperature changes occur.
このことは、ダイヤフラムに熱応力に基づく歪みが生ず
ることになるもので、測定圧に基づく歪み以外の歪みが
検出信号としてとシ出されることになる。This causes distortion in the diaphragm due to thermal stress, and distortion other than the distortion based on the measured pressure is output as a detection signal.
したがって、該検出信号を補正する等の回路を必要とし
たシするもので、いずれにしても、該半導体絶対圧セン
サ自体として、信頼性ある検出信号が取シ出せるような
試みはなされていなかった。Therefore, a circuit for correcting the detection signal is required, and in any case, no attempt has been made to extract a reliable detection signal from the semiconductor absolute pressure sensor itself. .
この発明の目的は、半導体基板の熱応力による歪みをな
くして信頼性ある検出結果が得られる半導体絶対圧セン
サを提供することを目的とするものである。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor absolute pressure sensor that eliminates distortion of a semiconductor substrate due to thermal stress and provides reliable detection results.
このような目的を達成するために、本発明は、半導体基
板の一領域に凹陥部を形成しこれによシ他の領域部よシ
厚さの小なる半導体層からなるダイヤフラム部を具備し
、このダイヤフラム部の前記凹陥部形成側と反対側の面
に拡散抵抗が形成され、この拡散抵抗が形成された前記
ダイヤフラム部を被って一定圧に保持する雰囲気を形成
するキャップが前記半導体基板に固着された半導体絶対
圧セ／すにおいて、前記キャップは前記半導体基板と同
一材料から構成されているものである。In order to achieve such an object, the present invention forms a recessed portion in one region of a semiconductor substrate, thereby providing a diaphragm portion made of a semiconductor layer having a smaller thickness than other regions, A diffused resistor is formed on the surface of the diaphragm portion opposite to the side where the recessed portion is formed, and a cap is fixed to the semiconductor substrate to cover the diaphragm portion on which the diffused resistor is formed and form an atmosphere that maintains a constant pressure. In the semiconductor absolute pressure cell, the cap is made of the same material as the semiconductor substrate.
以下、本発明による半導体絶対圧センサの一実施例を第
１図（ａ）、 （ｂ）、 （Ｃ）を用いて説明する。こ
こで第１図（ｂ）は第１図（ａ）のＡ−Ａ’における断
面図、第１図（Ｃ）は第１図（ａ）のＢ−Ｂ’における
断面図である。Hereinafter, one embodiment of a semiconductor absolute pressure sensor according to the present invention will be described using FIGS. 1(a), (b), and (C). Here, FIG. 1(b) is a sectional view taken along line AA' in FIG. 1(a), and FIG. 1(C) is a sectional view taken along line BB' in FIG. 1(a).
１は半導体絶対圧センサのチップである。このチップは
大別して３つの部分からなる。第１は、圧力を検出する
シリコンチップ２、真空基準室を設けるためのシリコン
キャップ３、及び、両者を接合するほう硅酸ガラス薄膜
（シリコンに近い熱膨張係数をもつ層であればよく、は
う硅酸ガラスに限らない）４である。1 is a chip of a semiconductor absolute pressure sensor. This chip consists of three parts. The first is a silicon chip 2 for detecting pressure, a silicon cap 3 for providing a vacuum reference chamber, and a thin borosilicate glass film (any layer with a thermal expansion coefficient close to that of silicon) that connects the two. (not limited to silicic acid glass) 4.
前記シリコンチップ２のほぼ中央部は、はぼ円形の凹陥
部として加工され、これによシ薄いシリコン膜を有する
ダイヤフラム５が形成されている。A substantially central portion of the silicon chip 2 is processed into a roughly circular recessed portion, in which a diaphragm 5 having a thin silicon film is formed.
このダイヤプラム５上にはピエゾ抵抗素子６ａ。On this diaphragm 5 is a piezoresistive element 6a.
６ｂ、６ｃ（他の一個は図示されていない）が形成され
、それらは互いに、導電層７ａ〜７ｄによってホイート
ストンブリッジ接続されている。この導電層７ａ〜７ｄ
と外部パラ）８ａ〜８ｄの接続はイオン打込層９ａ〜９
ｄでそれぞれ接続されている。そしてイオン打込層９ａ
〜９ｄの上を横切り、前記ダイヤフラム５を内側に囲ん
で、はう硅酸ガラス層４がたとえばスパッタリング法で
形成されている。このほう硅酸ガ２ス層４とシリコンキ
ャップ３が真空中でアノ−ディックボンデインクされ、
シリコンチップ２との間の空間１０は真空にされている
。6b and 6c (the other one is not shown) are formed and are connected to each other in a Wheatstone bridge manner by conductive layers 7a to 7d. These conductive layers 7a to 7d
and the external parallel) 8a to 8d are connected to the ion implantation layers 9a to 9.
They are connected by d. and ion implantation layer 9a
A silicic acid glass layer 4 is formed by, for example, a sputtering method, crossing over the diaphragm 5 and surrounding the diaphragm 5 inside. This borosilicate gas layer 4 and silicone cap 3 are anodic bonded in vacuum.
A space 10 between the silicon chip 2 and the silicon chip 2 is evacuated.
更に、キャップシリコン３とシリコンチップ２の基板電
位を同一電位とする手段として、前記基板にコンタクト
ホール１２を介して接続される電極１１、シリコンキャ
ップに接続される電極１３、このそれぞれの電極１１及
び１３を接続する細線ワイヤ１４ｔ−有する。Furthermore, as a means for making the substrate potentials of the cap silicon 3 and the silicon chip 2 the same potential, an electrode 11 connected to the substrate via the contact hole 12, an electrode 13 connected to the silicon cap, and the respective electrodes 11 and 13 has a thin wire 14t.
次に動作を説明する。ダイヤフラム部５に圧力が加えら
れると、ダイヤプラムは変位し、ダイヤフラム周辺に拡
散形成された抵抗６８〜５ｄ（なお抵抗６ｄは図示せず
）の抵抗値が変化する。各抵抗はホイートストーンブリ
ッジ接続されてい衿ため、例えば端子８ａと８ｃ間に駆
動電圧を加えれば、端子８ｂ、 ８ｄ間に出力電圧が生
する。このときの出力電圧は、ダイヤフラムの一方の基
準空間が真空であるため、絶対圧力に比例した値として
とり出される。Next, the operation will be explained. When pressure is applied to the diaphragm portion 5, the diaphragm is displaced and the resistance values of the resistors 68 to 5d (the resistor 6d is not shown) diffused around the diaphragm change. Since each resistor is connected in a Wheatstone bridge, for example, if a driving voltage is applied between terminals 8a and 8c, an output voltage is generated between terminals 8b and 8d. Since one reference space of the diaphragm is a vacuum, the output voltage at this time is taken out as a value proportional to the absolute pressure.
また、抵抗６ａ〜６ｄは、同電位に保たれた、シリコン
チップ２とシリコンキャップ３に囲まれているため、完
全にシールドされ、外部電場の影響をうけることはない
。Further, since the resistors 6a to 6d are surrounded by the silicon chip 2 and the silicon cap 3, which are kept at the same potential, they are completely shielded and are not affected by an external electric field.
次に、このように構成される半導体絶対圧センサの製造
方法について、第２図（ａ）ないしくｉ）’に用いて説
明する。ここで第２図（ａ）ないしく墓）は第１図（ａ
）のＡ−Ａ’における断面に相当する個所を示す。Next, a method for manufacturing the semiconductor absolute pressure sensor configured as described above will be explained with reference to FIGS. 2(a) to 2(i)'. Here, Figure 2 (a) or tomb) is shown in Figure 1 (a).
) is shown.
まず、第２図（ａ）に示すように、シリコンウェーハ２
００を用意する。次に、第２図（ｂ）に示すように、こ
のシリコンウェーハ２００を熱酸化し、その両面に熱酸
化膜２０１および２０２に形成する。First, as shown in FIG. 2(a), a silicon wafer 2
Prepare 00. Next, as shown in FIG. 2(b), this silicon wafer 200 is thermally oxidized to form thermal oxide films 201 and 202 on both surfaces thereof.
そして、一方の面に形成された熱酸化膜２０１上の全面
にフォトレジストを塗布し、抵抗層６ａ〜６ｄおよび電
導層９ａ〜９ｄの形成領域に相当する個所のフオトレジ
ス）ｔ−第２図（Ｃ）に示すように写真蝕刻技術によシ
除去する。残存するフォトレジスＩｆマスクとし、たと
えばボロンをイオン打込みし、前工程でフォトレジスト
が除去された部分に第２図（ｄ）に示すように抵抗６８
〜６ｄ、および導電層９ａ〜９ｄを形成する。このイオ
ン打込みは、酸化膜２０１を介してなされ、表面に段差
が形成されるのを防止することを目的とする。次に、上
述したような表面加工された酸化膜２０１面にたとえば
スパッタリングによシ硅酸ガラス２０７を形成し、これ
を選択除去する。第２図（ｅ）に示すように残存する硅
酸ガラス２０７はシリコンキャップ形成の際における当
接部の個所に相当するものである。Then, a photoresist is applied to the entire surface of the thermal oxide film 201 formed on one surface, and the photoresist is applied to the areas corresponding to the formation regions of the resistive layers 6a to 6d and the conductive layers 9a to 9d) t-FIG. It is removed by photolithography as shown in C). The remaining photoresist If mask is used, for example, boron ions are implanted, and a resistor 68 is placed in the portion where the photoresist was removed in the previous process as shown in FIG. 2(d).
6d and conductive layers 9a to 9d. This ion implantation is performed through the oxide film 201 and is intended to prevent the formation of a step on the surface. Next, silicate glass 207 is formed by sputtering, for example, on the surface of the oxide film 201 whose surface has been processed as described above, and this is selectively removed. As shown in FIG. 2(e), the remaining silicate glass 207 corresponds to the contact portion when forming the silicon cap.
さらに第２図（ｆ）に示すように写真蝕刻技術によシ前
記酸化膜２０１上の前記導電層９ａ〜９ｄおよび導電層
９ａ〜９ｄの一部に相当する個所にコンタクト孔２０８
，２０９，２１０，２１１を形成する。そして、このよ
うに加工され次表面にたとえば蒸着によシ、第２図（ｇ
）に示すようにＡｔ層を形成する。次に、前記Ａｔ層を
写真蝕刻技術によシ適当にエツチングし、前記抵抗層６
ａ〜６ｄおよび導電層９ａ〜９ｄを互いに接続させる配
線層７ａ〜７Ｃを形成する。さらに、第２図（ｉ）に示
すように、シリコンウェーハ・の裏面を選択エツチング
することにより凹陥部を形成し、これによシ、表面の一
部にダイヤフラム部を形成する。前記エツチングは、前
記凹陥部が形成される領域以外の領域をすべてエツチン
グ液に侵されない保護膜を塗布してなされる。Furthermore, as shown in FIG. 2(f), contact holes 208 are formed on the oxide film 201 at locations corresponding to the conductive layers 9a to 9d and parts of the conductive layers 9a to 9d by photolithography.
, 209, 210, 211 are formed. After being processed in this way, the surface is then deposited, for example, by vapor deposition, as shown in Fig. 2 (g
), an At layer is formed as shown in FIG. Next, the At layer is appropriately etched by photolithography, and the resistive layer 6 is etched.
Wiring layers 7a to 7C are formed to connect the conductive layers a to 6d and the conductive layers 9a to 9d to each other. Furthermore, as shown in FIG. 2(i), a concave portion is formed by selectively etching the back surface of the silicon wafer, thereby forming a diaphragm portion on a portion of the surface. The etching is performed by applying a protective film that is not affected by the etching solution to all areas other than the area where the recess is to be formed.
第３図は、第１図（ａ）に示すＢ−Ｂ’における断面図
を示すもので、第２図における（ｉ）の工程と同じ工程
における断面図である。同図において、電極１１はコン
タクトホイール１２を介して、シリコンウェーハに接続
されている。FIG. 3 shows a cross-sectional view along line BB' shown in FIG. 1(a), and is a cross-sectional view in the same step as the step (i) in FIG. 2. In the figure, an electrode 11 is connected to a silicon wafer via a contact wheel 12.
この後、第１図（ｂ）で示したように、真空中で高温に
し、シリコンキャップに正、はう硅酸ガラスに負の電圧
が印加されるように電源１１を供給し、アノ−ディック
ボンディングを行なう。その後、シリコンキャップとシ
リコンチップ間のワイヤボンディングをする。After this, as shown in FIG. 1(b), the temperature is raised in a vacuum, and the power source 11 is supplied so that a positive voltage is applied to the silicon cap and a negative voltage is applied to the silicic acid glass. Perform bonding. After that, wire bonding is performed between the silicon cap and the silicon chip.
このように構成した半導体絶対圧センサは、ダイヤフラ
ムの機能を有する半導体基板と、この半導体基板の一面
を被うキャップとは同一の材料で構成されているため、
温度変化にともなうそれぞれの熱膨張率は等しくなる。In the semiconductor absolute pressure sensor configured in this way, the semiconductor substrate having the function of a diaphragm and the cap that covers one side of the semiconductor substrate are made of the same material, so
The respective coefficients of thermal expansion become equal as the temperature changes.
したがって、キャップはもちろんのこと半導体基板には
熱応力による熱歪みが生じることはなくなる。Therefore, thermal distortion due to thermal stress does not occur in the semiconductor substrate as well as in the cap.
熱応力による熱歪みが生じないということは、該半導体
絶対圧センサを通常通り使用する限シにおいて、前記ダ
イヤフラムには測定圧力による歪みのみが発生すること
になる。このため、前記半導体絶対圧センサは、信頼性
ある検出結果を得ることができるようになる。The fact that no thermal distortion due to thermal stress occurs means that only distortion due to the measured pressure occurs in the diaphragm as long as the semiconductor absolute pressure sensor is used normally. Therefore, the semiconductor absolute pressure sensor can obtain reliable detection results.
また、上記実施例では、キャップの材料としてシリコン
を用いているため、アノ−ディックボンディング中にお
いて従来のガラスにみられたように微量の不純物ガスが
前記ガラスから発生しダイヤフラム面を汚染させるとい
うことがなくこれによシ特性劣化を防止することができ
る。Furthermore, in the above embodiment, since silicon is used as the material of the cap, a small amount of impurity gas is generated from the glass during anodic bonding and contaminates the diaphragm surface, as is the case with conventional glass. This prevents deterioration of characteristics.
また、微量の不純物ガスは、本実施例の場合、ダイヤフ
ラムとキャップ間に介在される介在層から発生する可能
性を有するが、その量は極めて微量であり、しかも、こ
れによるダイヤフラム面の汚染は特性劣化をもたらせる
ことの原因とはならない。というのは、シリコンで構成
したキャップは外部電界に対してシールド効果を有する
ようになるので、ダイヤフラム面に付着した不純物の移
動を防止でき、特性劣化を防止できるからである。Further, in the case of this embodiment, there is a possibility that a trace amount of impurity gas is generated from the intervening layer interposed between the diaphragm and the cap, but the amount is extremely small, and the diaphragm surface is not contaminated by this. It does not cause property deterioration. This is because the cap made of silicon has a shielding effect against external electric fields, which prevents the movement of impurities attached to the diaphragm surface and prevents characteristic deterioration.
次に本発明による半導体絶対圧センサの他の製造方法を
第４図に示す。これは、第２図（ｈ）の状態の後、ダイ
ヤプラムを形成するためのホトエツチングをし、ウェハ
状態で、チップとシリコフキギツプ３ｔ−アノーデイツ
クボンデイングする。このとき、シリコンキャップの全
周辺は、はう硅酸ガラス膜４とアノ−ディックボンデイ
ンクされるようバターニングラスる。また、シリコンキ
ャップ上面には酸化膜３００を設けておく。このように
してから、このウェハをエツチング液に入れれば、ダイ
ヤフラム５が形成される。さらに、キャップ酸化膜除去
後、金属を蒸着する。この後、図中Ａ。Next, another method of manufacturing a semiconductor absolute pressure sensor according to the present invention is shown in FIG. After the state shown in FIG. 2(h), photo-etching is carried out to form a diaphragm, and in the wafer state, the chip is bonded to a silicon chip 3T-anode. At this time, the entire periphery of the silicon cap is buttered so that it is anodic bonded to the silicate glass film 4. Further, an oxide film 300 is provided on the upper surface of the silicon cap. After doing this, the wafer is placed in an etching solution, and the diaphragm 5 is formed. Furthermore, after removing the cap oxide film, metal is deposited. After this, A in the figure.
Ｂ、Ｃに沿って切断すれば、圧力センサチップが形成さ
れる。この製造方法をとった場合底の効果がめる。By cutting along lines B and C, a pressure sensor chip is formed. If you use this manufacturing method, you will notice the effect of the bottom.
０）ダイヤフラム５の形成のためのエツチングにおいて
、シリコンキャップがチップ２０表面保護膜を兼ねるの
で、非常に量産的となる。0) In the etching for forming the diaphragm 5, the silicon cap also serves as a protective film for the surface of the chip 20, making mass production very easy.
（２） ウェハ状態でアノ−ディックボンデインクがで
きるので、位置合せが簡単となる。(2) Since anodic bonding can be done in the wafer state, alignment becomes easy.
さらに、本発明による絶対圧センサの他の実施例を第５
図に示す。第１図（ｂ）との違いは、シリコンキャップ
３が、圧力センナに必要な信号処理回路４００を集積し
たチップになっていることである。圧力センサブリッジ
回路と処理回路４００との接続はワイヤボンド４０７で
可能である。Further, another embodiment of the absolute pressure sensor according to the present invention is described in a fifth embodiment.
As shown in the figure. The difference from FIG. 1(b) is that the silicon cap 3 is a chip that integrates a signal processing circuit 400 necessary for the pressure sensor. Connection between the pressure sensor bridge circuit and the processing circuit 400 is possible with wire bonds 407.
この構造によれば集積度があがり、超小型化が可能とな
る。このときは、ガラスキャップシリコン中に形成され
たＩＣのための分離層の電位とチップ基板を同電位に保
つ。This structure increases the degree of integration and enables ultra-miniaturization. At this time, the potential of the separation layer for the IC formed in the glass cap silicon and the chip substrate are kept at the same potential.
以上説明したことから明らかなように、本発明による半
導体絶対圧センサによれば、半導体基板の熱応力による
歪みをなくすことができるので、信頼性ある検出結果が
得られるようになる。As is clear from the above explanation, according to the semiconductor absolute pressure sensor according to the present invention, it is possible to eliminate distortion of the semiconductor substrate due to thermal stress, so that reliable detection results can be obtained.
第１図（ａ）ないしくＣ）は本発明による半導体絶対圧
センサの一実施例を示す構成図で、第１図（ａ）は平面
図第１図中）および（Ｃ）は断面図、第２図（ａ）ない
しくｉ）および第３図は本発明による半導体絶対圧セン
サの製造方法の一実施例を示す工程図、第４図は本発明
による半導体絶対圧センサの製造方法の他の実施例を示
す説明図、第５図は本発明による半導体絶対圧センサの
他の実施例を示す構成図である。
１・・・絶対圧センサ、２・・・圧力検出チップ、３・
・・シリコンキャップ、４・・・はう硅酸ガラス層、５
・・・ダイヤフラム、６ａ〜６ｄ・・・抵抗、７ａ〜７
ｄ・・・導電／ｉ、８ａ〜８ｄ・・・バット、９ａ〜９
ｄ・・・イオン打込層、ｌＯ・・・真空空間、１１・・
・アノ−ディックボンディング電源。FIGS. 1(a) to 1C) are configuration diagrams showing one embodiment of a semiconductor absolute pressure sensor according to the present invention, in which FIG. 1(a) is a plan view, FIG. 1(C) is a cross-sectional view, 2(a) to i) and FIG. 3 are process diagrams showing one embodiment of the method for manufacturing a semiconductor absolute pressure sensor according to the present invention, and FIG. FIG. 5 is a configuration diagram showing another embodiment of the semiconductor absolute pressure sensor according to the present invention. 1...Absolute pressure sensor, 2...Pressure detection chip, 3.
...Silicon cap, 4...Silicate glass layer, 5
...Diaphragm, 6a-6d...Resistor, 7a-7
d... Conductivity/i, 8a-8d... Bat, 9a-9
d...Ion implantation layer, lO...Vacuum space, 11...
・Anodic bonding power supply.
Claims (1)
の領域部より厚さの小なる半導体層からなるダイヤフラ
ム部を具備し、このダイヤフラム部の前記凹陥部形成側
と反対側の面に拡散抵抗が形成され、この拡散抵抗が形
成された前記ダイヤフラム部を被つて一定圧に保持する
雰囲気を形成するキヤツプが前記半導体基板に固着され
た半導体絶対圧センサにおいて、前記キヤツプは前記半
導体基板と同一材料から構成されていることを特徴とす
る半導体絶対圧センサ。1. A recessed portion is formed in one region of the semiconductor substrate, thereby providing a diaphragm portion made of a semiconductor layer having a smaller thickness than other regions, and a diffused resistor is provided on the surface of the diaphragm portion opposite to the side where the recessed portion is formed. In the semiconductor absolute pressure sensor, a cap is fixed to the semiconductor substrate for covering the diaphragm portion on which the diffused resistance is formed and forming an atmosphere to maintain a constant pressure, the cap being made of the same material as the semiconductor substrate. A semiconductor absolute pressure sensor comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044044A JPH07114290B2 (en) | 1985-03-06 | 1985-03-06 | Semiconductor absolute pressure sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60044044A JPH07114290B2 (en) | 1985-03-06 | 1985-03-06 | Semiconductor absolute pressure sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61202473A true JPS61202473A (en) | 1986-09-08 |
| JPH07114290B2 JPH07114290B2 (en) | 1995-12-06 |
Family
ID=12680616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60044044A Expired - Lifetime JPH07114290B2 (en) | 1985-03-06 | 1985-03-06 | Semiconductor absolute pressure sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114290B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544717A (en) * | 1978-09-25 | 1980-03-29 | Hitachi Ltd | Manufacturing semiconductor strain-gage type pressure sensor |
-
1985
- 1985-03-06 JP JP60044044A patent/JPH07114290B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544717A (en) * | 1978-09-25 | 1980-03-29 | Hitachi Ltd | Manufacturing semiconductor strain-gage type pressure sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114290B2 (en) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729005B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| US4295115A (en) | Semiconductor absolute pressure transducer assembly and method | |
| CA1115857A (en) | Semiconductor absolute pressure transducer assembly and method | |
| US4462018A (en) | Semiconductor strain gauge with integral compensation resistors | |
| US4079508A (en) | Miniature absolute pressure transducer assembly and method | |
| US5891751A (en) | Hermetically sealed transducers and methods for producing the same | |
| US4188258A (en) | Process for fabricating strain gage transducer | |
| US4530029A (en) | Capacitive pressure sensor with low parasitic capacitance | |
| US6326682B1 (en) | Hermetically sealed transducer and methods for producing the same | |
| US5770883A (en) | Semiconductor sensor with a built-in amplification circuit | |
| US4287772A (en) | Strain gage transducer and process for fabricating same | |
| EP0742893B1 (en) | A capacitive pressure sensor having a reduced area dielectric spacer | |
| JP2002286673A (en) | Gas sensor and its manufacturing method | |
| US5170237A (en) | Semiconductor pressure sensor | |
| US5444901A (en) | Method of manufacturing silicon pressure sensor having dual elements simultaneously mounted | |
| US3868719A (en) | Thin ribbon-like glass backed transducers | |
| US4550612A (en) | Integrated pressure sensor | |
| US5440931A (en) | Reference element for high accuracy silicon capacitive pressure sensor | |
| JPS61202473A (en) | Semiconductor absolute pressure sensor | |
| JPH09116173A (en) | Semiconductor sensor and its manufacture | |
| JPS63175482A (en) | Pressure sensor | |
| US5375034A (en) | Silicon capacitive pressure sensor having a glass dielectric deposited using ion milling | |
| JP3061249B2 (en) | Capacitive pressure sensor and method of manufacturing the same | |
| JPH03229470A (en) | Semiconductor pressure sensor | |
| JPH0795002B2 (en) | Sensor element |