JPH0786619A - Strain gauge and manufacture thereof - Google Patents

Strain gauge and manufacture thereof

Info

Publication number
JPH0786619A
JPH0786619A JP23111893A JP23111893A JPH0786619A JP H0786619 A JPH0786619 A JP H0786619A JP 23111893 A JP23111893 A JP 23111893A JP 23111893 A JP23111893 A JP 23111893A JP H0786619 A JPH0786619 A JP H0786619A
Authority
JP
Japan
Prior art keywords
resistor
single crystal
strain
strain gauge
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23111893A
Other languages
Japanese (ja)
Inventor
Hidenori Uchiyama
秀紀 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP23111893A priority Critical patent/JPH0786619A/en
Publication of JPH0786619A publication Critical patent/JPH0786619A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a strain gauge, a film of which can be thinned and which can be miniaturized and which can also be bonded with the front and rear surfaces of a body to be measured or a body to be measured having a non- planar shape, and manufacture thereof. CONSTITUTION:The strain gauge consists of an insulating film 1 having flexibility, a protective film 2 protecting the insulating film 1 at the time of electrochemical etching, a semiconductor resistor 3 composed of a semiconductor single crystal and an electrode 4 applying voltage to the semiconductor resistor 3 at the time of electrochemical etching and extracts an output signal from the semiconductor resistor 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は抵抗体と当該抵抗体を貼
り付ける基板であるゲージベースが一体的に形成されて
いる歪みゲージとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a strain gauge in which a resistor and a gauge base which is a substrate to which the resistor is attached are integrally formed, and a method for manufacturing the strain gauge.

【0002】[0002]

【従来の技術】従来、物体表面の歪みの測定に採用され
ている簡便な方法としては、変形による金属の抵抗変化
を利用した方法や半導体の抵抗変化を利用した方法等が
挙げられる。例えば金属歪みゲージは、弾性変形におけ
る金属線の抵抗変化が金属線の断面積の増減によってほ
ぼ定まる関係を利用したものであり、当該金属歪みゲー
ジの構造は細い金属線をゲージベースとなるプラスチッ
クフィルムなどに貼りつけたものと、金属線の代わりに
箔を貼りつけたフォイルゲージとがある。また、金属材
料には銅やニッケル系合金やニクロム系合金などの抵抗
値が安定で温度係数が小さいものが使用されている。
2. Description of the Related Art Conventionally, as a simple method used to measure the strain on the surface of an object, there are a method using a resistance change of metal due to deformation and a method using a resistance change of a semiconductor. For example, the metal strain gauge utilizes the relationship that the resistance change of the metal wire due to elastic deformation is almost determined by the increase or decrease of the cross-sectional area of the metal wire, and the structure of the metal strain gauge is a plastic film using a thin metal wire as a gauge base. There is a foil gauge with a foil attached instead of a metal wire. Further, as the metal material, a material having a stable resistance value and a small temperature coefficient, such as copper, nickel-based alloy, or nichrome-based alloy, is used.

【0003】そして、半導体歪みゲージは、金属抵抗線
の代わりにシリコン半導体の抵抗変化を利用したもの
で、金属に比べてゲージ率が高いといった特徴があり、
歪みによる抵抗の変化も大きい。この半導体歪みゲージ
には、半導体単結晶のピエゾ抵抗効果を使用して被測定
体に接着して使用するバルク型半導体ゲージや、シリコ
ン単結晶を起歪体としてその表面に拡散プロセスによっ
てゲージ抵抗を作る構造の拡散型半導体ゲージ等があ
る。
The semiconductor strain gauge uses a resistance change of a silicon semiconductor instead of a metal resistance wire, and has a characteristic that the gauge ratio is higher than that of metal.
The change in resistance due to strain is also large. This semiconductor strain gauge uses a bulk semiconductor gauge that is used by adhering to the object to be measured by using the piezoresistive effect of the semiconductor single crystal, or a gauge resistance by a diffusion process on the surface of a silicon single crystal as a strain element. There is a diffusion type semiconductor gauge with a structure to make.

【0004】さらに、拡散型半導体ゲージについては、
特開平3−112169号公報に開示されるように、単
結晶シリコン基板に不純物を拡散させて得られる半導体
抵抗体を同一基板上に4個設けてホイートストンブリッ
ジを形成したものもある。
Further, regarding the diffusion type semiconductor gauge,
As disclosed in Japanese Patent Laid-Open No. 3-112169, there is also one in which four semiconductor resistors obtained by diffusing impurities in a single crystal silicon substrate are provided on the same substrate to form a Wheatstone bridge.

【0005】一方、歪みのみではなく温度も同時に測定
する必要がある場合、別途温度専用の温度検出装置を用
いないで歪み検出と温度検出を1つのセンサで測定する
センサに関する技術としては、特開平5−34182号
公報に開示されているように、ガラスやポリイミドフィ
ルム等、又は表面に絶縁処理を施した金属基板などの表
面に、CVD法などにより金属及びアモルファス若しく
は多結晶シリコンからなる抵抗体材料と、接地端子及び
電源端子及び各抵抗体を電気的に接続するリード線など
の金属材料を推積させ、それぞれをフォトエッチングの
手法によりパターン形成することによって得られる構造
の「歪み・温度複合センサ」がある。
On the other hand, when it is necessary to measure not only the strain but also the temperature at the same time, a technique relating to a sensor for measuring the strain detection and the temperature detection by one sensor without using a temperature detecting device dedicated to the temperature is disclosed in Japanese Patent Laid-Open Publication As disclosed in Japanese Patent Laid-Open No. 5-34182, a resistor material made of metal and amorphous or polycrystalline silicon by a CVD method or the like on the surface of glass, a polyimide film or the like, or a surface of a metal substrate having an insulating treatment applied thereto. And a ground / power supply terminal and a metal material such as a lead wire for electrically connecting the resistors to each other, and by patterning each of them by a photo-etching method, a "strain / temperature composite sensor" There is.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記特
開平3−112169号公報に記載された歪みゲージに
おいては、単結晶シリコンからなる抵抗体を使用するこ
とにより高いゲージ率を可能としているが、数100μ
mといった非常に厚み大きいシリコン基板と一体化して
いるために微小な領域の歪みの測定は困難である。そし
て、シリコン基板は機械的強度が大きいために微小な被
測定体の歪みの妨げになり、更には4個の抵抗体により
ホイートストンブリッジを構成した場合においてもシリ
コン基板と一体化されているので、可撓性がなく、被測
定体の表裏に同時に接着することは困難であり、例えば
引っ張りや圧縮歪み若しくは曲げ歪みなどの歪みを分離
して測定することが困難であった。
However, in the strain gauge disclosed in the above-mentioned Japanese Patent Laid-Open No. 3-112169, a high gauge factor is possible by using a resistor made of single crystal silicon. 100μ
Since it is integrated with a very thick silicon substrate such as m, it is difficult to measure the strain in a minute area. Since the silicon substrate has a large mechanical strength, it hinders the distortion of a minute object to be measured. Furthermore, even when the Wheatstone bridge is composed of four resistors, it is integrated with the silicon substrate. It is not flexible, and it is difficult to bond it simultaneously to the front and back of the object to be measured, and it is difficult to measure strains such as tensile strain, compressive strain, and bending strain separately.

【0007】一方、上記特開平5−34182号公報に
より開示された「歪み・温度複合センサ」においては、
その構造及び製造方法により、全ての機能要素が同一平
面上にあるので、微小化する場合は加工の限界によって
決定されてしまう。また、CVD法やフォトエッチング
法を使用する場合は基板の厚みが製造工程のハンドリン
グにより数100μm以上が必要となり、その厚みの大
きな基板により歪み測定の誤差が大きく生じる。さら
に、アモルファス若しくは多結晶シリコンを使用するた
めに単結晶シリコンに比べて機械的強度が低いため、使
用可能な歪み量が制限され、大きな歪みが印加された場
合はアモルファス若しくは多結晶シリコンが破壊してし
まう。また、アモルファス若しくは多結晶シリコンは単
結晶シリコンよりもゲージ率が小さくなる。
On the other hand, in the "strain / temperature composite sensor" disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 5-34182,
Since all the functional elements are on the same plane due to the structure and the manufacturing method, the miniaturization is determined by the processing limit. Further, when the CVD method or the photo etching method is used, the thickness of the substrate needs to be several hundreds of μm or more due to the handling in the manufacturing process, and a large thickness of the substrate causes a large error in strain measurement. Furthermore, since the mechanical strength is lower than that of single crystal silicon due to the use of amorphous or polycrystalline silicon, the usable strain amount is limited, and when large strain is applied, the amorphous or polycrystalline silicon is destroyed. Will end up. Amorphous or polycrystalline silicon has a smaller gauge factor than single crystal silicon.

【0008】そして、いずれの歪みゲージも、歪みゲー
ジからの出力信号を増幅して歪み検出信号として取り出
す場合は、別途独立して設けた増幅器をリード線によっ
て歪みゲージと接続する必要があるため微小化には不適
当であった。
In any of the strain gauges, when the output signal from the strain gauge is amplified and taken out as the strain detection signal, it is necessary to connect an amplifier separately provided separately to the strain gauge by a lead wire. It was unsuitable for conversion.

【0009】本発明は上記問題に鑑みてなされたもの
で、その目的とするところは、可撓性のある絶縁膜に半
導体単結晶からなる半導体抵抗体を一体的に形成するこ
とによって、薄膜化及び小型化を可能とし、被測定体の
表裏若しくは平面ではない形状の被測定体にも接着可能
とし、電子回路や電熱変換素子を兼ねる金属薄膜抵抗体
を同一の絶縁膜に形成し得る歪みゲージとその製造方法
を提供することにある。
The present invention has been made in view of the above problems, and it is an object of the present invention to form a thin film by integrally forming a semiconductor resistor made of a semiconductor single crystal on a flexible insulating film. A strain gauge that can be downsized and can be adhered to the front and back of the object to be measured or to the object to be measured having a shape other than a plane, and can form a metal thin film resistor that also functions as an electronic circuit or an electrothermal conversion element in the same insulating film. And to provide a manufacturing method thereof.

【0010】[0010]

【課題を解決する手段】上記課題を解決するために本発
明の歪みゲージは、可撓性のある絶縁膜と、上記絶縁膜
を電気化学エッチングの際に保護する保護膜と、半導体
単結晶からなる半導体抵抗体と、上記半導体抵抗体に電
気化学エッチングの際に電圧を印加すると共に該半導体
抵抗体より出力信号を取り出す電極とを具備することを
特徴とする。
In order to solve the above problems, the strain gauge of the present invention comprises a flexible insulating film, a protective film for protecting the insulating film during electrochemical etching, and a semiconductor single crystal. It is characterized in that it is provided with a semiconductor resistor and an electrode for applying a voltage to the semiconductor resistor during electrochemical etching and for extracting an output signal from the semiconductor resistor.

【0011】また、本発明の歪みゲージの製造方法は、
単結晶半導体基板の半導体抵抗体となる領域に不純物を
拡散させて不純物拡散領域を形成する第1の工程と、上
記単結晶半導体基板の第1の平面側に電気化学エッチン
グのストッパを形成する第2の工程と、上記単結晶半導
体基板の第2の平面側に電気化学エッチングのマスクを
形成する第3の工程と、上記単結晶半導体基板にゲージ
ベースとなる可撓性のある絶縁膜を成膜する第4の工程
と、上記不純物拡散領域に電気的に接触している電極を
形成する第5の工程と、上記電気化学エッチングにより
上記不純物拡散領域を除くマスクにより保護されていな
い単結晶半導体を除去する第6の工程と、上記絶縁膜を
上記単結晶半導体基板から切り離す第7の工程とからな
ることを特徴とする。
The method of manufacturing the strain gauge of the present invention is
A first step of forming an impurity diffusion region by diffusing an impurity in a region of the single crystal semiconductor substrate to be a semiconductor resistor; and a step of forming a stopper for electrochemical etching on the first plane side of the single crystal semiconductor substrate. 2 step, a third step of forming an electrochemical etching mask on the second flat surface side of the single crystal semiconductor substrate, and a flexible insulating film serving as a gauge base is formed on the single crystal semiconductor substrate. A fourth step of film formation, a fifth step of forming an electrode in electrical contact with the impurity diffusion region, and a single crystal semiconductor not protected by a mask except the impurity diffusion region by the electrochemical etching. Is removed, and a seventh step of separating the insulating film from the single crystal semiconductor substrate is performed.

【0012】[0012]

【作用】即ち、本発明の歪みゲージでは、保護膜によっ
て可撓性がある絶縁膜は電気化学エッチングの際に保護
され、電極によって半導体単結晶からなる半導体抵抗体
は電気化学エッチングの際に電圧が印加され、該半導体
抵抗体より出力信号が取り出される。
That is, in the strain gauge of the present invention, the flexible insulating film is protected by the protective film during the electrochemical etching, and the semiconductor resistor made of the semiconductor single crystal is protected by the electrodes by the voltage during the electrochemical etching. Is applied, and an output signal is taken out from the semiconductor resistor.

【0013】また、本発明の歪みゲージの製造方法は、
第1の工程では単結晶半導体基板の半導体抵抗体となる
領域に不純物を拡散させて不純物拡散領域を形成し、第
2の工程では上記単結晶半導体基板の第1の平面側に電
気化学エッチングのストッパを形成し、第3の工程では
上記単結晶半導体基板の第2の平面側に電気化学エッチ
ングのマスクを形成し、第4の工程では上記単結晶半導
体基板にゲージベースとなる可撓性のある絶縁膜を成膜
し、第5の工程では上記不純物拡散領域に電気的に接触
している電極を形成し、第6の工程では上記電気化学エ
ッチングにより上記不純物拡散領域を除くマスクにより
保護されていない単結晶半導体を除去し、第7の工程で
は上記絶縁膜を上記単結晶半導体基板から切り離す。
The method of manufacturing the strain gauge of the present invention is
In the first step, impurities are diffused into a region of the single crystal semiconductor substrate which will be a semiconductor resistor to form an impurity diffusion region. In the second step, electrochemical etching is performed on the first plane side of the single crystal semiconductor substrate. A stopper is formed, a mask for electrochemical etching is formed on the second plane side of the single crystal semiconductor substrate in the third step, and a flexible base serving as a gauge base is formed on the single crystal semiconductor substrate in the fourth step. An insulating film is formed, an electrode is formed in electrical contact with the impurity diffusion region in the fifth step, and protected by a mask excluding the impurity diffusion region by the electrochemical etching in the sixth step. The single crystal semiconductor which has not been removed is removed, and in the seventh step, the insulating film is separated from the single crystal semiconductor substrate.

【0014】[0014]

【実施例】先ず本発明の第1の実施例について説明す
る。図1(a)は第1実施例に係る歪みゲージの構成を
示す平面図であり、図1(b)はその断面図である。同
図に示すように、第1の実施例に係る歪みゲートは、ポ
リイミドフィルムなどの可撓性のある絶縁膜1と該絶縁
膜1を電気化学エッチングの際に保護する役目のあるシ
リコン窒化膜などからなる保護膜2と、P型で両方位を
有する単結晶シリコンにN型の不純物を拡散させた抵抗
体3、及びこの抵抗体3に電気化学エッチングの際に電
圧を印加するための電極と抵抗体3からの出力信号を取
り出す電極を兼ねる電極4とで構成されている。
First, a first embodiment of the present invention will be described. FIG. 1A is a plan view showing the configuration of the strain gauge according to the first embodiment, and FIG. 1B is a sectional view thereof. As shown in the figure, the strained gate according to the first embodiment includes a flexible insulating film 1 such as a polyimide film and a silicon nitride film that protects the insulating film 1 during electrochemical etching. And the like, a resistor 3 in which N-type impurities are diffused in P-type single crystal silicon having both positions, and an electrode for applying a voltage to the resistor 3 during electrochemical etching. And an electrode 4 which also serves as an electrode for taking out an output signal from the resistor 3.

【0015】この歪みゲージの製造方法について説明す
ると、先ず図2(a)に示すようにシリコン単結晶基板
5にレジストマスクなどで半導体抵抗体となる箇所のみ
を開口させてイオン注入することで不純物拡散領域3を
形成する。さらに、LPCVD法などによりシリコン窒
化膜、若しくは回転塗布及び不要な溶剤の揮発処理を行
うことで形成できるフッ素樹脂(例えばCYTOP(商
標名;旭硝子株式会社))を成膜してフォトエッチング
によりエッチングストッパとなる保護膜2及び裏面側に
設けられたシリコンのエッチングのマスク6を形成す
る。
The method of manufacturing this strain gauge will be described. First, as shown in FIG. 2A, impurities are formed by ion-implanting the silicon single crystal substrate 5 with a resist mask or the like to open only a portion to be a semiconductor resistor. The diffusion region 3 is formed. Further, a silicon nitride film by a LPCVD method or a fluororesin (for example, CYTOP (trade name; Asahi Glass Co., Ltd.)) that can be formed by performing spin coating and volatilization treatment of an unnecessary solvent is formed into a film and an etching stopper is formed by photoetching Then, the protective film 2 and the mask 6 for etching silicon provided on the back surface side are formed.

【0016】そして、図2(b)に示すように、単結晶
基板5の表面側にポリイミドなどの樹脂溶液を回転塗布
及び不要な溶剤の揮発及び焼結処理を行い成膜し、フォ
トエッチングによりコンタクトホールを形成した絶縁膜
1を形成する。この際、特に図示しないが必要に応じて
絶縁膜1の表面をフッ素化樹脂によって保護をする。次
に金属薄膜をスパッタ蒸着法などにより成膜し、フォト
エッチングによって電極4を形成する。
Then, as shown in FIG. 2 (b), a resin solution such as polyimide is spin-coated on the surface side of the single crystal substrate 5 and unnecessary solvent is volatilized and sintered to form a film, which is then photo-etched. The insulating film 1 having the contact holes is formed. At this time, although not particularly shown, the surface of the insulating film 1 is protected by a fluorinated resin if necessary. Next, a metal thin film is formed by a sputter deposition method or the like, and the electrode 4 is formed by photoetching.

【0017】そして、図2(c)に示すように、電気化
学エッチングにより抵抗体3を残存させた後、適当な大
きさに切り離すことにより先に図1に示した歪みゲージ
が作製できる。尚、切り離した歪みゲージは、抵抗体3
に絶縁膜1を被覆するか若しくは絶縁性のある接着剤に
より被測定体に接着することにより用いる。
Then, as shown in FIG. 2C, the strain gauge shown in FIG. 1 can be manufactured by leaving the resistor 3 by electrochemical etching and then cutting the resistor 3 into an appropriate size. The separated strain gauge is the resistor 3
It is used by coating the insulating film 1 on the substrate or by adhering it to the object to be measured with an insulating adhesive.

【0018】ここで、本実施例に使用する電気化学エッ
チングについて図3を参照して詳細に説明する。図3は
ポリイミド等の絶縁膜1及び電極4を保護するためにフ
ッ素化樹脂などからなる保護膜7が形成される様子を示
す図である。
Here, the electrochemical etching used in this embodiment will be described in detail with reference to FIG. FIG. 3 is a diagram showing a state in which a protective film 7 made of fluorinated resin or the like is formed to protect the insulating film 1 made of polyimide or the like and the electrode 4.

【0019】先ず図3(b)に示すように、エッチング
槽8に水酸化カリウム水溶液若しくは水酸化テトラメチ
ルアンモニウム水溶液などのアルカリ性エッチャント9
を入れ、図3(a)に示すように、サンプル及び電極1
0を設置する。
First, as shown in FIG. 3B, an alkaline etchant 9 such as an aqueous solution of potassium hydroxide or an aqueous solution of tetramethylammonium hydroxide is placed in the etching bath 8.
The sample and the electrode 1 as shown in FIG.
Set 0.

【0020】そして、電極4と電極10間に電圧を印加
するために配線及び電圧源からなる電圧印加装置11を
接続し、エッチングを開始する。このエッチングが進行
して抵抗体3に及んだ時、N型拡散層の接合面に陽極酸
化により酸化膜が生成されるため抵抗体3はエッチング
されずに残存する。
Then, in order to apply a voltage between the electrode 4 and the electrode 10, a voltage applying device 11 composed of wiring and a voltage source is connected, and etching is started. When this etching progresses to reach the resistor 3, the resistor 3 remains without being etched because an oxide film is formed on the bonding surface of the N-type diffusion layer by anodic oxidation.

【0021】また、図4に示すように、第1の実施例に
よって得られる歪みゲージは半導体製造技術を利用して
いるため同じ歪みゲージをアレイ状に作製することがで
きるので微小な面内の歪み分布の測定も可能である。
Further, as shown in FIG. 4, since the strain gauges obtained in the first embodiment utilize the semiconductor manufacturing technology, the same strain gauges can be manufactured in an array, so that the strain gauges in a minute plane can be formed. It is also possible to measure the strain distribution.

【0022】以上説明したように、第1の実施例では、
抵抗体3が不純物を拡散した単結晶シリコンからなるの
で、機械的強度に優れ、しかもゲージ率が非常に大き
い。また、半導体製造技術を用いたことにより、ゲージ
ベースとなる絶縁膜1と抵抗体3及び電極4が一体的に
形成できるので、薄膜化、微小化及びバッチ処理による
大量生産が可能である。
As described above, in the first embodiment,
Since the resistor 3 is made of single crystal silicon in which impurities are diffused, it has excellent mechanical strength and has a very large gauge factor. Further, since the insulating film 1 serving as the gauge base, the resistor 3 and the electrode 4 can be integrally formed by using the semiconductor manufacturing technique, thinning, miniaturization and mass production by batch processing are possible.

【0023】次に本発明の第2実施例に係る歪みゲージ
について説明する。図5は第2実施例に係る歪みゲージ
の構成を示す平面図である。同図に示すように、第2の
実施例に係る歪みゲージは第1実施例によって得られる
抵抗体22乃至25の4個を使用してホイートストンブ
リッジ回路を構成している。これらは図5に示すように
ゲージリード30によって電極26乃至29に接続され
ている。尚、ゲージリード30及び電極26乃至29
は、図1に示されている電極4と同じ工程により形成さ
れる。
Next, a strain gauge according to a second embodiment of the present invention will be described. FIG. 5 is a plan view showing the configuration of the strain gauge according to the second embodiment. As shown in the figure, the strain gauge according to the second embodiment constitutes a Wheatstone bridge circuit using four resistors 22 to 25 obtained according to the first embodiment. These are connected to electrodes 26 to 29 by gauge leads 30 as shown in FIG. Incidentally, the gauge lead 30 and the electrodes 26 to 29
Are formed by the same process as the electrode 4 shown in FIG.

【0024】図6は図5に示した歪みゲージの回路図で
ある。この図6に示される抵抗体R1は図5における抵
抗体22に、同様に抵抗体R2は抵抗体23、抵抗体R
3は抵抗体24、抵抗体R4は抵抗体25に対応してい
る。そして、E1とE3間に電圧を印加した場合には、
E2とE4間に温度補償された歪み量と比例した歪み出
力電圧が測定できる。
FIG. 6 is a circuit diagram of the strain gauge shown in FIG. The resistor R1 shown in FIG. 6 is the resistor 22 in FIG. 5, and similarly the resistor R2 is the resistor 23 and the resistor R.
3 corresponds to the resistor 24, and resistor R4 corresponds to the resistor 25. When a voltage is applied between E1 and E3,
A strain output voltage proportional to the amount of temperature-compensated strain can be measured between E2 and E4.

【0025】図7(a)は被測定体31に第2実施例の
歪みゲージを実装した状態を示す平面図であり、図7
(b)はその側面図である。この図7(a)に示すよう
に、歪みゲージは被測定体31に接着されて固定する
が、ゲージリードの歪みによる抵抗値変化を消去するた
めに抵抗体の箇所のみが接着されている。そして、被測
定体31は図7(b)に示すように曲げ変形をし、歪み
ゲージによって引っ張り、圧縮歪みを消去した曲げ歪み
のみを測定できる。
FIG. 7A is a plan view showing a state in which the strain gauge of the second embodiment is mounted on the object 31 to be measured.
(B) is the side view. As shown in FIG. 7A, the strain gauge is adhered and fixed to the object 31 to be measured, but only the resistor portion is adhered in order to erase the change in the resistance value due to the strain of the gauge lead. Then, the object 31 to be measured is bent and deformed as shown in FIG. 7B, pulled by a strain gauge, and only the bending strain in which the compressive strain is eliminated can be measured.

【0026】以上説明した第2の実施例では、全ての電
極を上面に形成したことにより外部配線の取り付けが容
易になる。さらに、特に図示しないが、図5において抵
抗体22乃至25の設置する方向を変えることで温度補
償された引っ張り、圧縮歪みのみの測定やねじり歪みの
みの測定が可能である。例えば抵抗体23,25を抵抗
体22,24と直行する方向に設置することにより温度
補償された引っ張り圧縮歪みのみを測定することができ
る。
In the second embodiment described above, since all the electrodes are formed on the upper surface, the external wiring can be easily attached. Further, although not particularly shown, by changing the installation direction of the resistors 22 to 25 in FIG. 5, it is possible to measure only the temperature-compensated tensile and compressive strains or only the torsional strains. For example, by installing the resistors 23 and 25 in a direction perpendicular to the resistors 22 and 24, only the temperature-compensated tensile compression strain can be measured.

【0027】次に本発明の第3実施例に係る歪みゲージ
について説明する。図8(a)は第3実施例に係る歪み
ゲージの構成を示す平面図であり、図8(b)はその断
面図である。第3の実施例は第1実施例によって得られ
る歪みゲージに電子回路43を一体的に形成したもの
で、可撓性のある絶縁膜41とシリコン単結晶に不純物
を拡散したことによる抵抗体42と抵抗体42と電子回
路43を接続するゲージリード44、電圧を印加及び歪
み出力を検出するための電極45、及び固定抵抗値をも
った抵抗体によって構成されるホイートストンブリッジ
回路や抵抗体42からの出力信号を増幅するためのアン
プ等を含む電子回路43とで構成される。
Next, a strain gauge according to a third embodiment of the present invention will be described. FIG. 8A is a plan view showing the configuration of the strain gauge according to the third embodiment, and FIG. 8B is a sectional view thereof. In the third embodiment, an electronic circuit 43 is integrally formed on the strain gauge obtained in the first embodiment, and a resistor 42 is formed by diffusing impurities in a flexible insulating film 41 and a silicon single crystal. From a Wheatstone bridge circuit or resistor 42 configured by a gauge lead 44 connecting the resistor 42 and the electronic circuit 43, an electrode 45 for applying a voltage and detecting a strain output, and a resistor having a fixed resistance value. And an electronic circuit 43 including an amplifier and the like for amplifying the output signal of.

【0028】この電子回路43は電気化学エッチングの
前に公知の半導体製造技術により形成されるが、電気化
学エッチングの際に電子回路領域を残存させる必要があ
る。そして、この電子回路領域を残存させる具体的な手
段としては、電子回路領域より僅かに大きい図3(a)
のマスク6に対応するようなマスクを基板裏面に設ける
ことにより電子回路領域のみのシリコン基板が絶縁膜に
一体化された状態で残存する。若しくは、電子回路を共
通のN型不純物拡散領域内に形成し、電気化学エッチン
グにより不純物拡散領域を残存させる。
The electronic circuit 43 is formed by a known semiconductor manufacturing technique before the electrochemical etching, but it is necessary to leave the electronic circuit region during the electrochemical etching. Then, as a concrete means for leaving this electronic circuit area, a slightly larger area than the electronic circuit area is shown in FIG.
By providing a mask corresponding to the mask 6 on the back surface of the substrate, the silicon substrate only in the electronic circuit region remains in an integrated state with the insulating film. Alternatively, an electronic circuit is formed in a common N-type impurity diffusion region, and the impurity diffusion region is left by electrochemical etching.

【0029】図9は第3の実施例に係る歪みゲージの具
体的な回路例を示す図であり、図8に示した抵抗体42
と抵抗体R1とが対応している。抵抗体Rは電子回路内
に形成された固定抵抗値をもった抵抗体であり、歪みゲ
ージの抵抗体R1と抵抗体Rとによりホイートストンブ
リッジ回路を構成している。また、増幅器Aはホイート
ストンブリッジ回路から出力された歪み信号を増幅して
取り出すためのものである。尚、公知のゲージ及びゲー
ジリードのレイアウトにより温度補償や他の歪みに影響
されない歪み測定が可能である。例えば2個の歪みゲー
ジの抵抗体と電子回路領域に形成された固定抵抗値をも
った抵抗体によって構成され、被測定物の表裏に各々1
個の抵抗体を接着することにより、温度補償された曲げ
歪みのみの測定が可能である。
FIG. 9 is a diagram showing a specific circuit example of the strain gauge according to the third embodiment, and the resistor 42 shown in FIG.
And the resistor R1 correspond to each other. The resistor R is a resistor formed in the electronic circuit and having a fixed resistance value, and the resistor R1 and the resistor R of the strain gauge form a Wheatstone bridge circuit. The amplifier A is for amplifying and extracting the distortion signal output from the Wheatstone bridge circuit. It should be noted that the well-known layout of gauges and gauge leads enables temperature compensation and strain measurement that is not affected by other strains. For example, it is composed of two strain gauge resistors and a resistor having a fixed resistance value formed in the electronic circuit region, and one resistor is provided on each of the front and back sides of the object to be measured.
By bonding the individual resistors, it is possible to measure only the temperature-compensated bending strain.

【0030】また、先に図5に示したように、4個の抵
抗体によってホイートストンブリッジ回路を構成してい
る場合は、増幅器のみを電子回路内に作製する。さら
に、第3の実施例の接着については電子回路領域が歪み
を受けることは望ましくないため、歪みゲージの抵抗体
の周辺のみが接着され、電子回路領域は接着されていな
い構造にすることが望ましい。
When the Wheatstone bridge circuit is composed of four resistors as shown in FIG. 5, only the amplifier is manufactured in the electronic circuit. Further, in the bonding of the third embodiment, it is not desirable that the electronic circuit region is subjected to strain, so it is desirable that only the periphery of the resistor of the strain gauge is bonded and the electronic circuit region is not bonded. .

【0031】以上説明したように、第3の実施例によれ
ば、同一の可撓性のある絶縁基板に歪みゲージの抵抗体
と固定抵抗値をもった抵抗体によって構成されるホイー
トストンブリッジ回路や抵抗体からの出力信号を増幅す
るための増幅器などの電子回路が一体的に形成されるた
め、システム全体の微小化が可能となり、微小な被測定
体や微小管内などの歪み測定が可能となる。
As described above, according to the third embodiment, a Wheatstone bridge circuit and a strain gauge resistor and a resistor having a fixed resistance value are provided on the same flexible insulating substrate. Since an electronic circuit such as an amplifier for amplifying the output signal from the resistor is integrally formed, it is possible to miniaturize the entire system, and it is possible to measure the strain of a minute DUT or inside a microtube. .

【0032】次に本発明の第4実施例に係る歪みゲージ
について説明する。図10(a)は第4実施例に係る歪
みゲージの構成を示す平面図であり、図10(b)はそ
の断面図である。同図に示すように、この歪みゲージ
は、可撓性のある絶縁膜51、シリコン単結晶に不純物
を拡散して得られる抵抗体52、金属薄膜からなる抵抗
体53、各々の抵抗体から出力を検出する電極54,5
5とで構成されている。
Next, a strain gauge according to a fourth embodiment of the present invention will be described. FIG. 10A is a plan view showing the configuration of the strain gauge according to the fourth embodiment, and FIG. 10B is a sectional view thereof. As shown in the figure, this strain gauge has a flexible insulating film 51, a resistor 52 obtained by diffusing impurities in a silicon single crystal, a resistor 53 made of a metal thin film, and outputs from each resistor. Electrodes 5 and 5 for detecting
It is composed of 5 and 5.

【0033】そして、第4の実施例に係る歪みゲージの
具体的な製造方法については、先に図2で示した方法に
抵抗体53の製造工程を付け加えればよく、抵抗体52
を作製した後に第1層目のポリイミドフィルムなどの可
撓性のある絶縁膜を成膜し、金属材料をスパッタ蒸着な
どにより成膜してフォトエッチングにより金属薄膜抵抗
体53を形成する。
As for a concrete method of manufacturing the strain gauge according to the fourth embodiment, the manufacturing process of the resistor 53 may be added to the method shown in FIG.
After forming, a flexible insulating film such as a first layer of polyimide film is formed, a metal material is formed by sputtering vapor deposition, and the metal thin film resistor 53 is formed by photoetching.

【0034】次いで、第2層目のポリイミドフィルムな
どの可撓性のある絶縁膜を成膜し、単結晶シリコン抵抗
体52及び金属薄膜抵抗体53に電気的接続を得るため
にコンタクトホールを形成する。その後、電極54に電
圧を印加した状態で電気化学エッチングを行い抵抗体5
2を残存させることにより、可撓性のある絶縁膜に単結
晶シリコンからなる抵抗体52及び金属薄膜抵抗体53
が一体的に形成された歪みゲージが得られる。
Next, a flexible insulating film such as a second layer of polyimide film is formed, and contact holes are formed in the single crystal silicon resistor 52 and the metal thin film resistor 53 for electrical connection. To do. After that, electrochemical etching is performed with the voltage applied to the electrode 54 to form the resistor 5
By allowing 2 to remain, the resistor 52 and the metal thin film resistor 53 made of single crystal silicon are formed on the flexible insulating film.
A strain gauge integrally formed with is obtained.

【0035】こうして得られた歪みゲージを用いること
により、被測定体が温度及び歪みが同時に変化したとす
ると、半導体抵抗体及び金属薄膜抵抗体は、それぞれ既
知のゲージ率及び温度抵抗係数を持っているので、温度
補償された歪みを求めたい場合は温度を一定として半導
体抵抗体からの出力と金属薄膜抵抗体からの出力を連立
させることにより、歪みはそれぞれのゲージ率及び温度
抵抗係数及び抵抗値により求めることができる。同様
に、歪みを一定とすることにより温度を求めることがで
きる。
By using the strain gauges thus obtained, if the temperature and strain of the object to be measured change at the same time, the semiconductor resistor and the metal thin film resistor have known gauge factors and temperature resistance coefficients, respectively. Therefore, if you want to obtain the temperature-compensated strain, the temperature is kept constant and the output from the semiconductor resistor and the output from the metal thin-film resistor are connected simultaneously. Can be obtained by Similarly, the temperature can be obtained by keeping the strain constant.

【0036】以上説明したように、第4の実施例では、
被測定体表面の温度補償された歪み及び温度の検出が可
能となる。また、金属薄膜抵抗体のゲージ率は通常2程
度であり、半導体抵抗体のゲージ率は金属薄膜抵抗体の
およそ2桁程度大きいので、これら2種類の抵抗体を組
み合わせることにより高精度の歪み及び温度の測定が可
能となる。
As described above, in the fourth embodiment,
It is possible to detect the temperature-compensated strain and temperature of the surface of the measured object. In addition, the gauge factor of the metal thin film resistor is usually about 2, and the gauge factor of the semiconductor resistor is about two orders of magnitude higher than that of the metal thin film resistor. Therefore, by combining these two types of resistors, highly accurate strain and It becomes possible to measure the temperature.

【0037】最後に第5の実施例に係る歪みゲージにつ
いて説明する。第5実施例に係る歪みゲージは、第4実
施例によって得られる半導体抵抗体及び金属薄膜抵抗体
を組み合わせた歪みゲージにおいて、金属材料からなる
金属薄膜抵抗体に電圧を印加することによりジュール熱
が発生することを利用した金属薄膜抵抗体が電熱変換素
子を兼ねることを特徴としたものである。
Finally, the strain gauge according to the fifth embodiment will be described. The strain gauge according to the fifth embodiment is a strain gauge in which the semiconductor resistor and the metal thin film resistor obtained in the fourth embodiment are combined, and Joule heat is generated by applying a voltage to the metal thin film resistor made of a metal material. It is characterized in that the metal thin film resistor that utilizes the generation also serves as an electrothermal conversion element.

【0038】そして、図11(a)は第5の実施例に係
る歪みゲージを、形状記憶合金やバイメタルなどの熱力
学変換素子61に絶縁性のある接着剤62で接着した構
造を示す平面図であり、図11(b)はその断面図であ
る。この図11(a)において、金属薄膜抵抗体に電圧
を印加することによりジュール熱が発生し、図11
(b)に矢印で示したように曲げ変形若しくは伸縮変形
を起こすことができる。尚、変形の方向や大きさなどは
熱力学変換素子61による。
FIG. 11A is a plan view showing a structure in which the strain gauge according to the fifth embodiment is bonded to a thermodynamic conversion element 61 such as a shape memory alloy or bimetal with an insulating adhesive 62. 11B is a sectional view thereof. In FIG. 11A, Joule heat is generated by applying a voltage to the metal thin film resistor.
Bending deformation or expansion / contraction deformation can occur as indicated by the arrow in (b). The direction and size of deformation depend on the thermodynamic conversion element 61.

【0039】以上説明したように、第5の本実施例で
は、ジュール熱により変形した熱力学素子61の温度補
償された歪み及び温度の測定が可能である。さらに、可
撓性のある絶縁膜に歪みゲージと電熱変換素子が一体的
に形成されていることにより、歪み測定のできる微小な
熱力学変換素子が可能となり、しかも可撓性のある膜で
構成されているので熱力学変換素子の変形の妨げとなる
ことはない。
As described above, in the fifth embodiment, it is possible to measure the temperature-compensated strain and temperature of the thermodynamic element 61 deformed by Joule heat. Furthermore, since the strain gauge and the electrothermal conversion element are integrally formed on the flexible insulating film, a minute thermodynamic conversion element capable of measuring strain is possible, and is composed of a flexible film. Therefore, it does not hinder the deformation of the thermodynamic conversion element.

【0040】また、半導体抵抗体に電圧を印加してジュ
ール熱を発生させて電熱変換素子として使用することや
第3実施例に記述したように電子回路の一体化も可能で
あることは勿論である。
Further, it is of course possible to apply a voltage to the semiconductor resistor to generate Joule heat and use it as an electrothermal conversion element, or to integrate an electronic circuit as described in the third embodiment. is there.

【0041】以上詳述したように本発明の歪みゲージと
その製造方法によれば、可撓性のある絶縁膜に不純物を
拡散させた半導体単結晶からなる半導体抵抗体を一体的
に形成したことによって、薄膜化及び小型化が可能で、
高い精度で正確に歪みが測定でき、微小な被測定体や平
面でない形状の被測定体にも適用可能であり、バッチ処
理による大量生産も可能となる。
As described above in detail, according to the strain gauge of the present invention and the method of manufacturing the same, a semiconductor resistor made of a semiconductor single crystal in which impurities are diffused is integrally formed in a flexible insulating film. Can be thinned and miniaturized,
The strain can be accurately measured with high accuracy, and it can be applied to a minute object to be measured or an object to be measured having a non-planar shape, and mass production by batch processing is also possible.

【0042】[0042]

【発明の効果】本発明によれば、可撓性のある絶縁膜に
半導体単結晶からなる半導体抵抗体を一体的形成するこ
とによって、薄膜化及び小型化を可能とし、被測定体の
表裏若しくは平面ではない形状の被測定体にも接着可能
とし、電子回路や電熱変換素子を兼ねることのできる金
属薄膜抵抗体を同一の絶縁膜に形成し得る歪みゲージと
その製造方法を提供することができる。
According to the present invention, by integrally forming a semiconductor resistor made of a semiconductor single crystal on a flexible insulating film, it is possible to reduce the thickness and size of the semiconductor resistor, and A strain gauge capable of adhering to a measured object having a non-planar shape and capable of forming a metal thin film resistor capable of also serving as an electronic circuit or an electrothermal conversion element in the same insulating film, and a manufacturing method thereof. .

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は第1実施例に係る歪みゲージの構成を
示す平面図であり、(b)はその断面図である。
1A is a plan view showing a configuration of a strain gauge according to a first embodiment, and FIG. 1B is a sectional view thereof.

【図2】第1の実施例に係る歪みゲージの製造方法を説
明するための図である。
FIG. 2 is a drawing for explaining the manufacturing method of the strain gauge according to the first embodiment.

【図3】第1の実施例に使用する電気化学エッチングに
ついて説明するための図である。
FIG. 3 is a diagram for explaining electrochemical etching used in the first embodiment.

【図4】第1の実施例に係る歪みゲージをアレイ状に作
製した様子を示す図である。
FIG. 4 is a diagram showing a state where the strain gauges according to the first example are manufactured in an array.

【図5】第2実施例に係る歪みゲージの概略を示す平面
図である。
FIG. 5 is a plan view showing the outline of a strain gauge according to a second embodiment.

【図6】図5に示した歪みゲージの回路図である。6 is a circuit diagram of the strain gauge shown in FIG.

【図7】(a)は被測定体31に第2実施例の歪みゲー
ジを実装した状態を示す平面図であり、図7(b)はそ
の側面図である。
7A is a plan view showing a state in which the strain gauge of the second embodiment is mounted on the device under test 31, and FIG. 7B is a side view thereof.

【図8】(a)は第3実施例に係る歪みゲージの構成を
示す平面図で、図8(b)はその断面図である。
8A is a plan view showing the configuration of a strain gauge according to a third embodiment, and FIG. 8B is a sectional view thereof.

【図9】第3の実施例に係る歪みゲージの具体的な回路
例を示す図である。
FIG. 9 is a diagram showing a specific circuit example of a strain gauge according to a third embodiment.

【図10】(a)は第4実施例に係る歪みゲージの構成
を示す平面図であり、図10(b)はその断面図であ
る。
10A is a plan view showing the structure of a strain gauge according to a fourth embodiment, and FIG. 10B is a sectional view thereof.

【図11】(a)は第5の実施例に係る歪みゲージを、
形状記憶合金やバイメタルなどの熱力学変換素子61に
絶縁性のある接着剤62で接着した構造を示す平面図で
あり、図11(b)はその断面図である。
FIG. 11A shows a strain gauge according to a fifth embodiment,
FIG. 11B is a plan view showing a structure in which a thermodynamic conversion element 61 such as a shape memory alloy or a bimetal is bonded with an insulating adhesive 62, and FIG. 11B is a sectional view thereof.

【符号の説明】[Explanation of symbols]

1,21,41,51…絶縁膜、2,7…保護膜、3,
22〜25,42,52,53…抵抗体、4,10,2
6〜29,45,54,55…電極、5…、6…マス
ク、8…エッチング槽、9…アルカリ性エッチャント、
11…電圧印加装置、30,44…ゲージリード、31
…被測定体、43…電子回路。
1, 21, 41, 51 ... Insulating film, 2, 7 ... Protective film, 3,
22-25, 42, 52, 53 ... Resistors, 4, 10, 2
6 to 29, 45, 54, 55 ... Electrodes, 5 ..., 6 ... Mask, 8 ... Etching bath, 9 ... Alkaline etchant,
11 ... Voltage applying device, 30, 44 ... Gauge lead, 31
... object to be measured, 43 ... electronic circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 可撓性のある絶縁膜と、上記絶縁膜を電
気化学エッチングの際に保護する保護膜と、半導体単結
晶からなる半導体抵抗体と、上記半導体抵抗体に電気化
学エッチングの際に電圧を印加すると共に該半導体抵抗
体より出力信号を取り出す電極とを具備することを特徴
とする歪みゲージ。
1. A flexible insulating film, a protective film for protecting the insulating film during electrochemical etching, a semiconductor resistor made of a semiconductor single crystal, and the semiconductor resistor during electrochemical etching. An electrode for applying a voltage to the semiconductor resistor and taking out an output signal from the semiconductor resistor.
【請求項2】 単結晶半導体基板の半導体抵抗体となる
領域に不純物を拡散させて不純物拡散領域を形成する第
1の工程と、 上記単結晶半導体基板の第1の平面側に電気化学エッチ
ングのストッパを形成する第2の工程と、 上記単結晶半導体基板の第2の平面側に電気化学エッチ
ングのマスクを形成する第3の工程と、 上記単結晶半導体基板にゲージベースとなる可撓性のあ
る絶縁膜を成膜する第4の工程と、 上記不純物拡散領域に電気的に接触している電極を形成
する第5の工程と、 上記電気化学エッチングにより上記不純物拡散領域を除
く上記マスクにより保護されていない単結晶半導体を除
去する第6の工程と、 上記絶縁膜を上記単結晶半導体基板から切り離す第7の
工程と、 からなることを特徴とする歪みゲージの製造方法。
2. A first step of forming an impurity diffusion region by diffusing an impurity in a region of a single crystal semiconductor substrate, which is to be a semiconductor resistor, and electrochemical etching on the first flat surface side of the single crystal semiconductor substrate. A second step of forming a stopper, a third step of forming an electrochemical etching mask on the second flat surface side of the single crystal semiconductor substrate, and a flexible base serving as a gauge base on the single crystal semiconductor substrate. A fourth step of forming an insulating film, a fifth step of forming an electrode in electrical contact with the impurity diffusion region, and protection by the mask excluding the impurity diffusion region by the electrochemical etching. A method for manufacturing a strain gauge, comprising: a sixth step of removing a single crystal semiconductor that has not been formed; and a seventh step of separating the insulating film from the single crystal semiconductor substrate.
JP23111893A 1993-09-17 1993-09-17 Strain gauge and manufacture thereof Withdrawn JPH0786619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23111893A JPH0786619A (en) 1993-09-17 1993-09-17 Strain gauge and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23111893A JPH0786619A (en) 1993-09-17 1993-09-17 Strain gauge and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0786619A true JPH0786619A (en) 1995-03-31

Family

ID=16918574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23111893A Withdrawn JPH0786619A (en) 1993-09-17 1993-09-17 Strain gauge and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0786619A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049512A (en) * 2012-08-30 2014-03-17 Denso Corp Semiconductor device and manufacturing method of the same
WO2017038384A1 (en) * 2015-08-28 2017-03-09 ヤマハ株式会社 Method for manufacturing distortion sensor element, and distortion sensor element
JP2020034399A (en) * 2018-08-29 2020-03-05 株式会社シマノ Sensor and component
JP2022022448A (en) * 2017-11-15 2022-02-03 ミネベアミツミ株式会社 Strain gauge

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049512A (en) * 2012-08-30 2014-03-17 Denso Corp Semiconductor device and manufacturing method of the same
WO2017038384A1 (en) * 2015-08-28 2017-03-09 ヤマハ株式会社 Method for manufacturing distortion sensor element, and distortion sensor element
JPWO2017038384A1 (en) * 2015-08-28 2018-06-21 ヤマハ株式会社 Strain sensor element manufacturing method and strain sensor element
JP2021182004A (en) * 2015-08-28 2021-11-25 ヤマハ株式会社 Method for manufacturing distortion sensor element, and distortion sensor element
JP2022022448A (en) * 2017-11-15 2022-02-03 ミネベアミツミ株式会社 Strain gauge
JP2020034399A (en) * 2018-08-29 2020-03-05 株式会社シマノ Sensor and component

Similar Documents

Publication Publication Date Title
US10775248B2 (en) MEMS strain gauge sensor and manufacturing method
US6973836B2 (en) Semiconductor pressure sensor having diaphragm
US6234027B1 (en) Pressure sensor for semi-conductor
US6642594B2 (en) Single chip multiple range pressure transducer device
US7082834B2 (en) Flexible thin film pressure sensor
JP2890601B2 (en) Semiconductor sensor
KR20080035943A (en) Semiconductor strain sensor
US6838303B2 (en) Silicon pressure sensor and the manufacturing method thereof
EP0407587A1 (en) Pressure sensor
WO2013020275A1 (en) Manufacturing method of mems piezoresistive pressure chip and sensor
US7178403B2 (en) Transducer responsive to pressure, vibration/acceleration and temperature and methods of fabricating the same
JPH11153503A (en) Pressure sensor apparatus
JP2822486B2 (en) Strain-sensitive sensor and method of manufacturing the same
JPH0786619A (en) Strain gauge and manufacture thereof
JP2001264188A (en) Semiconductor strain gauge and method for manufacturing semiconductor strain gauge
JP2000121431A (en) Pyroelectric infrared sensor
GB2034970A (en) Semiconductor pressure transducer
JP4951930B2 (en) Semiconductor integrated sensor
US6308575B1 (en) Manufacturing method for the miniaturization of silicon bulk-machined pressure sensors
JPH09116173A (en) Semiconductor sensor and its manufacture
JPH10256565A (en) Manufacture of semiconductor device having micromechanical structure
JP2864700B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH01236659A (en) Semiconductor pressure sensor
JP2512220B2 (en) Multi-function sensor
JPH0419495B2 (en)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128