JPS61202402A - Surge absorber - Google Patents
Surge absorberInfo
- Publication number
- JPS61202402A JPS61202402A JP4314685A JP4314685A JPS61202402A JP S61202402 A JPS61202402 A JP S61202402A JP 4314685 A JP4314685 A JP 4314685A JP 4314685 A JP4314685 A JP 4314685A JP S61202402 A JPS61202402 A JP S61202402A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- electrodes
- surge absorber
- surge
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明はIC(集積回路)を始めとする半導体素子を静
電気放電、圧電素子衝撃時パルス電圧などの低いエネル
ギーをもった異常高電圧から保護するだめのサージ吸収
器に関するものである。[Detailed Description of the Invention] Industrial Application Field The present invention is used to protect semiconductor devices such as ICs (integrated circuits) from abnormally high voltages with low energy such as electrostatic discharge and pulse voltages when impacting piezoelectric elements. The present invention relates to a surge absorber.
従来の技術 近年、電子機器の多機能化に伴ない、家電機器。Conventional technology In recent years, home appliances have become more and more multi-functional.
情報通信機器、産業機器分野などにおいて電子化が推進
されつつある。この電子化に用いられるIC,LSI(
大規模集積回路)などは優れた機能をもつ反面、静電気
などのパルス状異常電圧に対して極めて敏感であり、そ
のため電子機器の誤動作を招いたり、または破壊に至る
場合も少なくない。そのため、電子機器の信頼性を確保
、向上させる観点からも、これら半導体素子のサージ電
圧対策は極めて重要である。Computerization is being promoted in the fields of information communication equipment and industrial equipment. ICs and LSIs (
Although large-scale integrated circuits (large-scale integrated circuits) have excellent functionality, they are extremely sensitive to pulse-like abnormal voltages such as static electricity, which often leads to malfunction or destruction of electronic equipment. Therefore, from the viewpoint of ensuring and improving the reliability of electronic equipment, measures against surge voltages of these semiconductor elements are extremely important.
従来、この種のサージ吸収器は第5図に示すような構成
であった。第6図において、1は板状をなしたるバリス
タで、一般に酸化亜鉛またはチタン酸ストロンチウムな
どを主原料とするセラミクスである。2および3はバリ
スタ1の表裏の対向する位置に銀ペーストの焼付けなど
によって形成された電極である。4,6は電極2,3上
に半田付けなどで接続されたリード線、6,7は電極2
゜3とリード線4,6とのそれぞれの半田付部である。Conventionally, this type of surge absorber has had a configuration as shown in FIG. In FIG. 6, numeral 1 denotes a plate-shaped varistor, which is generally made of ceramics whose main raw material is zinc oxide or strontium titanate. Reference numerals 2 and 3 denote electrodes formed at opposing positions on the front and back sides of the varistor 1 by baking silver paste or the like. 4 and 6 are lead wires connected to the electrodes 2 and 3 by soldering, etc.; 6 and 7 are the electrodes 2
These are the soldered parts of ゜3 and lead wires 4 and 6, respectively.
以上のように構成された従来のサージ吸収器について、
以下その動作を説明する。Regarding the conventional surge absorber configured as above,
The operation will be explained below.
第6図に示されたサージ吸収器は通常、サージ電圧が侵
入または発生する信号線や電源線の線間に接続され、そ
の非オーム特性によりサージ電圧の吸収抑制に用いられ
る。これらのサージ吸収器の主要な特性であるバリスタ
電圧(急激に電流が流れ始める電圧)は、電極2〜3に
はさまれたバリスタ1の厚みに比例し、さらにサージ耐
量(流すことのできるサージ電流の大きさ)は電極2〜
3の対向面積に同様に比例するという特性をもっている
。The surge absorber shown in FIG. 6 is normally connected between signal lines and power supply lines where surge voltages enter or occur, and is used to suppress absorption of surge voltages due to its non-ohmic characteristics. The main characteristic of these surge absorbers is the varistor voltage (voltage at which current suddenly begins to flow), which is proportional to the thickness of the varistor 1 sandwiched between electrodes 2 and 3, and is also proportional to the surge resistance (the surge that can flow through it). The magnitude of the current) is from electrode 2 to
It has the characteristic that it is similarly proportional to the facing area of 3.
発明が解決しようとする問題点
以上のような従来のサージ吸収器はその構成上、いくつ
かの問題点を有している。まず、適用回路電圧によって
それぞれバリスタの厚みを変える必要があり、工程上、
複雑であり、また超低電圧を得るためにはバリスタ厚み
を極めて薄くしなければならず、十分な機械的強度が得
られないものであった。さらには、サージ吸収器として
静電容量が大きく、高周波回路には不向きであるなどの
問題点があった。Problems to be Solved by the Invention The conventional surge absorber as described above has several problems due to its structure. First, it is necessary to change the thickness of the varistor depending on the applied circuit voltage.
It is complicated, and in order to obtain ultra-low voltage, the thickness of the varistor must be made extremely thin, and sufficient mechanical strength cannot be obtained. Furthermore, as a surge absorber, it has a large capacitance, making it unsuitable for high-frequency circuits.
本発明はこのような問題点を解決しようとするもので、
超低圧から高圧までバリスタ素子厚みを変える必要がな
く、静電容量の小さなサージ吸収器を提供することを目
的としている。The present invention aims to solve these problems,
The purpose is to provide a surge absorber with low capacitance that does not require changing the thickness of the varistor element from ultra-low to high voltage.
問題点を解決するための手段
本発明は上記問題点を解決するため、バリスタの面上に
複数に分割した電極を形成し、それぞれの電極を電気端
子としたものである。Means for Solving the Problems In order to solve the above problems, the present invention forms a plurality of divided electrodes on the surface of the varistor, and each electrode is used as an electric terminal.
作 用
本発明は上記した構成により、バリスタ電圧はバリスタ
の素子厚みに関係なく、単に分割電極間隔距離を制御す
ることによって任意のバリスタ電圧が得られ、またサー
ジ耐量もバリスタ上の対向電極長を制御することによっ
て同様に任意のサージ耐量が可能となり、さらにバリス
タの表面を利用してバリスタ特性を現出しているため、
静電容量も極めて小さくすることができるといった作用
。Effect of the Invention With the above-described configuration, the present invention allows any varistor voltage to be obtained simply by controlling the distance between the divided electrodes, regardless of the element thickness of the varistor, and the surge resistance also depends on the length of the opposing electrodes on the varistor. By controlling it, it is possible to achieve any desired surge resistance, and since the surface of the varistor is used to express the varistor characteristics,
The effect is that the capacitance can also be made extremely small.
特性を有するものである。It has characteristics.
実施例
第1図は本発明のサージ吸収器の一実施例を示し、同図
aは平面図、同図すは正面図である。第1図において、
8は酸化亜鉛などを主原料とする板状のバリスタ、9.
10はバリスタ80片面上に分割形成されたそれぞれの
電極である。通常、電極9,10は銀ペーストのスクリ
ーン印刷後、500〜800℃の焼付けによって形成さ
れるが、その他にアルミニウム、ニッケル、クロム、金
などの蒸着法、メッキ法なども用いられる。そして、t
は電極9,10間の電極間隔であり、lは同様に電極9
,10の対向電極長である。このように形成されたサー
ジ吸収器の電気端子はそれぞれ電極9,10となるが、
半田付けまたはワイヤボンディングなどで外部配線に接
続されて用いられる。Embodiment FIG. 1 shows an embodiment of the surge absorber of the present invention, in which FIG. 1A is a plan view and FIG. 1A is a front view. In Figure 1,
8 is a plate-shaped varistor whose main material is zinc oxide, etc.; 9.
Reference numeral 10 denotes each electrode dividedly formed on one side of the varistor 80. Generally, the electrodes 9 and 10 are formed by screen printing a silver paste and then baking at 500 to 800°C, but other methods such as vapor deposition or plating of aluminum, nickel, chromium, gold, etc. may also be used. And t
is the electrode spacing between electrodes 9 and 10, and l is the electrode spacing between electrodes 9 and 10.
, 10 of the counter electrode length. The electrical terminals of the surge absorber formed in this way become electrodes 9 and 10, respectively.
It is used by being connected to external wiring by soldering or wire bonding.
次に、以上のように構成されたサージ吸収器の動作を説
明する。まず、バリスタ電圧はバリスタ8の厚みには関
係なく電極間隔距離tによって決まり、その関係は従来
例のバリスタ厚みと同様に比例関係にある。例えば、電
極間隔距離tが0.2Uでは約15vのバリスタ電圧が
得られ、1.oflでは75Vが得られる特性となる。Next, the operation of the surge absorber configured as above will be explained. First, the varistor voltage is determined by the electrode spacing distance t regardless of the thickness of the varistor 8, and the relationship is proportional to the thickness of the varistor in the conventional example. For example, when the electrode spacing distance t is 0.2U, a varistor voltage of about 15V is obtained; The characteristic is that 75V can be obtained at ofl.
また、そのバリスタ特性は対極面積の関係から低電流領
域においても高い非直線特性を示す。また、サージ耐量
は対向電極長lに比例し、jを2倍にすればバリスタ電
圧を変えることなくサージ耐量を2倍にすることができ
る。さらに、静電容量もその対極面積から極めて小さな
ものとなる。このようにして本発明によれば、バリスタ
の基板厚みが一定でも、電極間隔距離を制御することに
よって容易に超低圧(数V)から高圧までの対応ができ
、また低い静電容量を有したサージ吸収器を提供するこ
とができるものである。Moreover, the varistor characteristics exhibit highly nonlinear characteristics even in the low current region due to the relationship between the counter electrode areas. Further, the surge resistance is proportional to the length l of the opposing electrode, and by doubling j, the surge resistance can be doubled without changing the varistor voltage. Furthermore, the capacitance is also extremely small due to the area of the opposite electrode. In this way, according to the present invention, even if the substrate thickness of the varistor is constant, by controlling the electrode spacing distance, it is possible to easily handle from ultra-low voltage (several volts) to high voltage, and it also has a low capacitance. It is possible to provide a surge absorber.
次に、本発明の第2の実施例について第2図(a)。Next, FIG. 2(a) shows a second embodiment of the present invention.
中)と共に説明する。上記第1の実施例との違いは、電
極9,1o間のバリスタ表面上に電極対向方向に直角に
溝を設けた点である。11は上記した溝である。このよ
うに形成されたサージ吸収器の作用は第1図と同様であ
るが、電極間隔距離が事実上長くなったため、平面図上
の距離が同一でもより高いバリスタ電圧が得られ、高電
圧通用時の形状寸法面で小形化が可能となる効果を有す
る。(middle)). The difference from the first embodiment is that a groove is provided on the varistor surface between electrodes 9 and 1o at right angles to the direction in which the electrodes face each other. 11 is the groove described above. The action of the surge absorber formed in this way is similar to that shown in Figure 1, but since the distance between the electrodes has become longer in fact, a higher varistor voltage can be obtained even if the distance in the plan view is the same, making it suitable for high voltage applications. This has the effect of enabling miniaturization in terms of shape and size.
次いで、本発明の第3の実施例について第3図(a)、
(ロ)と共に説明する。上記第1図の実施例との違いは
、同サージ吸収器がプリント基板上へフェイスボンディ
ングできるように、各電極の一部からバリスタの側面を
経て反対面の一部に電極が延長されている点である。1
2.13は上述の平面→側面−裏面へ延長して形成され
た電極である。Next, regarding the third embodiment of the present invention, FIG. 3(a),
This will be explained along with (b). The difference from the embodiment shown in Fig. 1 above is that the electrodes extend from part of each electrode to part of the opposite side through the side of the varistor so that the surge absorber can be face-bonded onto the printed circuit board. It is a point. 1
2.13 is an electrode formed extending from the above-mentioned plane to the side surface to the back surface.
このように形成されたサージ吸収器の作用は第1図と同
様であるが、加えてフェイスボンディングが可能という
効果を有するものである。The function of the surge absorber formed in this manner is similar to that shown in FIG. 1, but it also has the additional effect of allowing face bonding.
次いで、本発明の第4の実施例について第4図(4)、
Φ)と共に説明する。上記第1図の実施例との違いは、
電極間の電極対向部ならびに同バリスタ表面上に絶縁コ
ーティングを施した点である。14は上記の絶縁コーテ
ィングであり、通常400〜850℃で焼付けされるガ
ラスまたは1oo〜300℃で硬化する樹脂などが用い
られる。このようにコーティングを施すことによって耐
候性が増し、サージ吸収器としての電気特性が安定する
といった効果を有するものである。Next, regarding the fourth embodiment of the present invention, FIG. 4 (4),
This will be explained together with Φ). The difference from the embodiment shown in Fig. 1 above is as follows.
The point is that an insulating coating is applied to the electrode facing part between the electrodes and the surface of the varistor. 14 is the above-mentioned insulating coating, which is usually made of glass baked at 400 to 850°C or resin cured at 100 to 300°C. By applying the coating in this manner, the weather resistance is increased and the electrical characteristics as a surge absorber are stabilized.
発明の効果
以上のように本発明によれば、バリスタの一平面上に複
数分割電極を形成し、電極間でバリスタ特性を得ること
によって、バリスタの素子寸法が一定でもってバリスタ
電圧を超低圧から高圧まで対応することができ、かつ低
い静電容量を有したサージ吸収器が提供できる。Effects of the Invention As described above, according to the present invention, by forming a plurality of divided electrodes on one plane of the varistor and obtaining varistor characteristics between the electrodes, the varistor voltage can be changed from an ultra-low voltage while keeping the element dimensions of the varistor constant. A surge absorber that can handle up to high voltages and has low capacitance can be provided.
また、分割電極間のバリスタ上に溝を設けることによっ
て、同一寸法で、より高いバリスタ電圧を得ることがで
きる。Furthermore, by providing a groove on the varistor between the divided electrodes, a higher varistor voltage can be obtained with the same dimensions.
さらに、各電極の一部をバリスタの側面、裏面に延長さ
せることによって、フェイスボンディングが可能となる
という効果を有する。Furthermore, by extending a portion of each electrode to the side and back surfaces of the varistor, face bonding is possible.
また、分割電極間上に絶縁コーティングを施すことによ
ってより安定な電気特性が得られるといった効果を有す
る。Further, by applying an insulating coating between the divided electrodes, more stable electrical characteristics can be obtained.
なお、本発明の実施例では2ケの分割電極としたが、3
ケ以上の複数電極で互いに電極間隔が任意に設定された
ものにおいても同様な効果が得られることは言うまでも
ない。In addition, in the embodiment of the present invention, two divided electrodes were used, but three
It goes without saying that the same effect can be obtained even in the case of a plurality of electrodes having an arbitrary number of electrodes and an arbitrary interval between the electrodes.
まだ、実施例では対向電極が互いに直線形状となってい
るが、間隔が一定であれば、摺曲状、ジグザグ状、科目
状でも良く、この場合、対向電極距離が長くなり、サー
ジ耐量が実施例より大きくなるという付加的効果を有す
る。In the example, the opposing electrodes have a linear shape, but as long as the spacing is constant, it may be a sliding shape, a zigzag shape, or a square shape. In this case, the distance between the opposing electrodes becomes longer and the surge resistance is improved. It has the additional effect of being larger than the example.
さらに、実施例では一面のみに分割電極を形成したが、
裏面にも形成することもでき、表裏並列適用も可能であ
る。Furthermore, in the example, split electrodes were formed only on one surface;
It can also be formed on the back side, and parallel application on the front and back sides is also possible.
第1図(a)は本発明におけるサージ吸収器の一実ジ吸
収器を示す對面図である。
8・・・・・・バリスタ、9.10・・・・・・分割電
極、11・・・・・・溝、14・・・・・・絶縁コーテ
ィング。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名8−
−ハ゛ワスグ
(bJ 勿:々/18
#f 4 図
萬 5 図FIG. 1(a) is a side view showing a one-piece surge absorber according to the present invention. 8...Varistor, 9.10...Divided electrode, 11...Groove, 14...Insulating coating. Name of agent: Patent attorney Toshio Nakao and 1 other person8-
- Hawasugu (bJ Muse: 18 #f 4 Figure 5 Figure
Claims (4)
れた電極を有し、上記分割電極間距離にて上記電極間バ
リスタ電圧、ならびに上記分割電極対向長にてサージ耐
量を設定することを特徴とするサージ吸収器。(1) A plate-shaped varistor has a plurality of divided electrodes on one plane, and the inter-electrode varistor voltage is set by the distance between the divided electrodes, and the surge resistance is set by the opposing length of the divided electrodes. A surge absorber characterized by:
と直角に溝を設けたことを特徴とする特許請求の範囲第
(1)項記載のサージ吸収器。(2) The surge absorber according to claim (1), characterized in that a groove is provided on the varistor surface between the divided electrodes at right angles to the direction in which the divided electrodes face each other.
の一部に及んで形成されたことを特徴とする特許請求の
範囲第(1)項記載のサージ吸収器。(3) The surge absorber according to claim (1), wherein a portion of the divided electrode is formed to extend over a side surface of the varistor and a portion of the opposite surface.
に絶縁コーティングを施したことを特徴とする特許請求
の範囲第(1)項記載のサージ吸収器。(4) The surge absorber according to claim (1), characterized in that an insulating coating is applied to the electrode facing portion between the divided electrodes and the surface of the varistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4314685A JPS61202402A (en) | 1985-03-05 | 1985-03-05 | Surge absorber |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4314685A JPS61202402A (en) | 1985-03-05 | 1985-03-05 | Surge absorber |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61202402A true JPS61202402A (en) | 1986-09-08 |
Family
ID=12655697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4314685A Pending JPS61202402A (en) | 1985-03-05 | 1985-03-05 | Surge absorber |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61202402A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05249911A (en) * | 1991-09-02 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | Non-linear inductor, and line time-base circuit including non-linear inductor |
-
1985
- 1985-03-05 JP JP4314685A patent/JPS61202402A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05249911A (en) * | 1991-09-02 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | Non-linear inductor, and line time-base circuit including non-linear inductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61202402A (en) | Surge absorber | |
JP2004040023A (en) | Voltage nonlinear resistor element | |
JP2636214B2 (en) | Static electricity absorber | |
JPS61222205A (en) | Surge absorbor | |
JP2636213B2 (en) | Static electricity absorber | |
JP2007305934A (en) | Surge protection device | |
JPS61234006A (en) | Varistor | |
JPH0334887Y2 (en) | ||
JPS61189604A (en) | Surge absorb | |
JPS60138902A (en) | Face bonding type voltage nonlinear resistance porcelain | |
JPH04315402A (en) | Chip varistor | |
JP2760039B2 (en) | Method of manufacturing surge absorber | |
JPH0834138B2 (en) | Surge absorber | |
JPS61111502A (en) | Chip varister | |
JPH01133301A (en) | Three-terminal varistor | |
JPS6289301A (en) | Surge absorber | |
JPS61234004A (en) | Varistor | |
JPS61234002A (en) | Surge absorbor | |
JPS62256405A (en) | Manufacture of surge absorber | |
JPH0416013A (en) | Noise filter | |
JPS61202401A (en) | Electrostatic absorber | |
JPS61234003A (en) | Varistor | |
JPH01226103A (en) | Surge absorber | |
JPH02156508A (en) | Surge absorber | |
JPS6293903A (en) | Complex circuit including zinc oxide varistor |