JPS611966U - フアクシミリ装置 - Google Patents
フアクシミリ装置Info
- Publication number
- JPS611966U JPS611966U JP8711284U JP8711284U JPS611966U JP S611966 U JPS611966 U JP S611966U JP 8711284 U JP8711284 U JP 8711284U JP 8711284 U JP8711284 U JP 8711284U JP S611966 U JPS611966 U JP S611966U
- Authority
- JP
- Japan
- Prior art keywords
- speed
- low
- transmission data
- sampling clock
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Transmission Control (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の実施例を示すブロック図、第2図は第
1図中の分周回路を示すブロック図である。 1・・・送信データ切替え回路、2・・・分周回路、3
・・・2進カウンタ、4・・・セレクタ。
1図中の分周回路を示すブロック図である。 1・・・送信データ切替え回路、2・・・分周回路、3
・・・2進カウンタ、4・・・セレクタ。
Claims (1)
- 制御信号に応じて高速送信データ、低速送信データの一
方を選択して送信データとして送信する手段と、前記高
速送信データ、低速送信データのタイミングをとる高速
タイミングクロツク、低速タイミングクロツクを供給す
る手段と、受信データサンプリングクロツクから高速サ
ンプリングクロツク、低速サンプリングクロツクを得る
手段と、受信データを前記高速サンプリングクロツク、
低速サンプリングクロツクでサンプリングして前記高速
送信データ、低速送信データを再生する手段とを有する
ことを特徴とするファクシミリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8711284U JPS611966U (ja) | 1984-06-12 | 1984-06-12 | フアクシミリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8711284U JPS611966U (ja) | 1984-06-12 | 1984-06-12 | フアクシミリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS611966U true JPS611966U (ja) | 1986-01-08 |
Family
ID=30639030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8711284U Pending JPS611966U (ja) | 1984-06-12 | 1984-06-12 | フアクシミリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS611966U (ja) |
-
1984
- 1984-06-12 JP JP8711284U patent/JPS611966U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS611966U (ja) | フアクシミリ装置 | |
JPS6076392U (ja) | レベル表示装置 | |
JPS6147557U (ja) | フアクシミリ装置 | |
JPS6047356U (ja) | 信号極性変換回路 | |
JPS5936011U (ja) | グラフイツクイコライザを用いた高速ダビング装置 | |
JPS5911553U (ja) | 直列デ−タ送信装置 | |
JPS5896352U (ja) | 情報収集制御装置 | |
JPS5950146U (ja) | デ−タ受信回路 | |
JPS59195854U (ja) | 1:n情報伝送装置 | |
JPS59121955U (ja) | デ−タサンプリング信号発生回路 | |
JPS59178736U (ja) | 高速通信制御装置 | |
JPS6040121U (ja) | イコライザ装置 | |
JPS6118674U (ja) | フアクシミリ装置 | |
JPS59194013U (ja) | 記録計 | |
JPS6277951U (ja) | ||
JPS5866763U (ja) | フアクシミリ装置 | |
JPS60644U (ja) | デ−タ入力回路 | |
JPS5862447U (ja) | ダビングテ−プレコ−ダ− | |
JPS58191769U (ja) | 同期信号切換回路 | |
JPS60114462U (ja) | 変復調装置 | |
JPS59161185U (ja) | デジタル画像表示回路 | |
JPS5960759U (ja) | キヤプスタンサ−ボ回路 | |
JPS5953547U (ja) | テ−プレコ−ダ | |
JPS6124668U (ja) | レベル表示装置 | |
JPS60635U (ja) | 表示装置 |