JPS6119588Y2 - - Google Patents

Description

【考案の詳細な説明】 例えば、１フイールド分の映像信号をアナログ
信号のままライン単位でアナログメモリに格納す
る場合に、このアナログメモリの容量を極力減ら
すには映像信号のうち例えば有効画面情報のみを
メモリ情報として格納すればよい。しかし、この
ようにすると水平同期信号が削除されて格納され
ていないために、出力側では白レベルなどの基準
レベルを得ることができない。

そのため、温度変化やDCドリフトなどによつ
て出力レベルが変動したとき、この出力レベルを
適切に調整することができない。また、例えば複
数のメモリからの出力を順次読出して数フイール
ド分の映像信号に合成する場合、おのおののメモ
リの温度特性などが一致しないときには、各メモ
リ出力の基準レベルが不揃いになるために合成映
像信号で画面を再生したときにフリツカを生ずる
ことがある。

そこで、この考案ではメモリ容量をあまり増や
すことなく容易に基準レベルが得られるようなメ
モリ装置を提案するもので、この考案によれば
DCドリフトなどに基づく出力レベルの変動に対
し正確に調整できるようになり、また上述のよう
にメモリ出力を合成したもので画面を再生したと
きに生ずるフリツカをほぼ確実に防止することが
できる。

このような効果を得るために、この考案では有
効画面情報のほかに基準レベルの情報を加えた上
でメモリに格納するようにしたもので、第１図に
示すこの考案に係るメモリ装置は、基準レベルと
してペデスタル（又は黒レベル）と白レベルの２
つの基準レベルを使用した場合である。

端子１に供給された映像信号Sa（第２図Ａ）
は基準レベル挿入回路２に供給されて第２図Ｂに
示すような有効画面情報に基準レベルの付加され
たメモリ入力信号Sbが形成される。すなわち、
このメモリ入力信号Sbは、有効画面を形づくる
映像情報Ｓ_Yに対し、この映像情報Ｓ_Yより時間的
に先行する部分で、区間Taのところに第１の基
準レベルとなるペデスタルレベルＰ_Pの情報（直
流信号）が挿入され、区間Tbのところに第２の
基準レベルとなる白レベルＰ_Wの情報（直流信
号）が挿入されて構成され、区間To内の全情報
がメモリへの入力情報となる。

従つて、こうするとメモリ入力信号Sbのため
のメモリ容量は映像情報Ｓ_Yを格納するに要する
メモリ容量よりも若干増えるが、同期信号を含め
た全映像情報Saを格納するために要するメモリ
容量に比べれば遥かに少ない容量で済む。

メモリ入力信号Sbはアナログメモリ３に格納
される。この例ではアナログメモリ３として
CCDなどの電荷転送型のメモリ素子を使用した
場合で、特にこの例では、直列入力→並列転送→
直列出力方式いわゆるSPS方式のメモリ素子が使
用されている。そのため、このアナログメモリ３
は入出力レジスタ３Ａ，３Ｃと信号格納部（記憶
部）３Ｂとで構成され、信号は矢印のように転送
される。

出力レジスタ３Ｃより読出されたメモリ入力信
号SbはAGC回路５に供給されると共に、白レベ
ルＰ_W及びペデスタルレベルＰ_Pの検出回路６，７
に供給され、これらレベルＰ_WとＰ_Pとの相対レベ
ルＰ_Lの変動に基いてAGC回路５が制御される。
このAGC動作により、温度変化などによつて生
ずる出力レベルの変動を抑えることができる。

レベル制御されたメモリ入力信号Sbはさらに
クランプ回路８に供給され、検出回路７の出力で
あるペデスタルレベルＰ_Pによつてその出力レベ
ルがクランプされてメモリ入力信号Sbの直流分
が再生される。クランプ出力はこれに同期信号が
挿入されて出力映像信号となされる。

以上説明したようにこの考案では、有効画面を
形づくる映像情報Ｓ_Yのほかに基準レベルの情報
を格納したので次のような特徴を有する。

まず、映像情報Ｓ_Yのほかには基準レベルの情
報だけをメモリに格納したので、同期信号を含む
全映像情報を格納する場合に比べメモリ容量を少
なくできるから、小容量のアナログメモリを使用
できる。メモリ入力信号Sb中には水平同期信号
が含まれていないので、その分ダイナミツクレン
ジが広がる。

そして、この考案ではペデスタルレベルをクラ
ンプできるので、映像信号の直流分が再生できて
アナログメモリ間の特性上のバラツキを吸収する
ことができる。そのため複数のメモリ出力を合成
しても、ペデスタルレベルの揃つた合成映像信号
となるから、この合成映像信号で画面を再現して
もフリツカは生じない。

【図面の簡単な説明】

第１図はこの考案の一例を示す系統図、第２図
は映像信号と格納すべき信号との関係を示す図で
ある。 ２は基準レベル挿入回路、３はアナログメモ
リ、５はAGC回路、６，７は基準レベルの検出
回路、８はクランプ回路、Sbはメモリ入力信号
である。

Claims (1)

1. 【実用新案登録請求の範囲】 同期信号を含む映像情報のうち有効画面を形づ
   くる映像情報に少なくとも第１及び第２の基準レ
   ベル情報を加え上記同期信号を含む映像情報より
   少ない情報とした同期信号を含まないアナログ情
   報を得る基準レベル挿入回路と、この基準レベル
   挿入回路からの上記アナログ情報を格納するアナ
   ログメモリと、このアナログメモリより読み出し
   た上記アナログ情報が介されるAGC回路及びク
   ランプ回路の直列回路と、上記アナログメモリよ
   り読み出した上記アナログ情報の上記第１及び第
   ２の基準レベル情報より第１及び第２の基準レベ
   ルを検出する検出回路とを有し、 上記検出回路で検出された上記第１及び第２の
   基準レベルの相対レベルの変動に基づいて上記
   AGC回路を制御すると共に、上記検出回路で検
   出された上記第１及び第２の基準レベルのうち一
   方に基づいて上記クランプ回路のクランプ動作を
   行なうことを特徴とするメモリ装置。