JPS61195114U - - Google Patents
Info
- Publication number
- JPS61195114U JPS61195114U JP5904685U JP5904685U JPS61195114U JP S61195114 U JPS61195114 U JP S61195114U JP 5904685 U JP5904685 U JP 5904685U JP 5904685 U JP5904685 U JP 5904685U JP S61195114 U JPS61195114 U JP S61195114U
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- signal
- voltage divider
- divider circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Attenuators (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は従来例を示す回路図である。 ６……信号入力端子、８……抵抗分圧回路、７
，９……抵抗、１０……アナログスイツチ、１１
……信号出力端子。
は従来例を示す回路図である。 ６……信号入力端子、８……抵抗分圧回路、７
，９……抵抗、１０……アナログスイツチ、１１
……信号出力端子。
Claims (1)
- 信号入力端子と、該信号入力端子と所定電位と
の間に複数の第１の抵抗が直列接続された抵抗分
圧回路と、入力端が各々前記抵抗分圧回路の各抵
抗の一端に接続され出力端が共通に信号出力端子
に接続された複数のアナログスイツチとを有する
信号減衰器に於いて、前記抵抗分圧回路の各第１
の抵抗の一端と前記アナログスイツチの入力端と
の間に各々第２の抵抗を挿入したことを特徴とす
る信号減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5904685U JPS61195114U (ja) | 1985-04-19 | 1985-04-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5904685U JPS61195114U (ja) | 1985-04-19 | 1985-04-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61195114U true JPS61195114U (ja) | 1986-12-05 |
Family
ID=30585107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5904685U Pending JPS61195114U (ja) | 1985-04-19 | 1985-04-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61195114U (ja) |
-
1985
- 1985-04-19 JP JP5904685U patent/JPS61195114U/ja active Pending