JPS6119159B2 - - Google Patents

Info

Publication number
JPS6119159B2
JPS6119159B2 JP704678A JP704678A JPS6119159B2 JP S6119159 B2 JPS6119159 B2 JP S6119159B2 JP 704678 A JP704678 A JP 704678A JP 704678 A JP704678 A JP 704678A JP S6119159 B2 JPS6119159 B2 JP S6119159B2
Authority
JP
Japan
Prior art keywords
line
time division
time
highway
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP704678A
Other languages
Japanese (ja)
Other versions
JPS54100610A (en
Inventor
Michimitsu Hatsutori
Yukio Ozawa
Hisao Kono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP704678A priority Critical patent/JPS54100610A/en
Publication of JPS54100610A publication Critical patent/JPS54100610A/en
Publication of JPS6119159B2 publication Critical patent/JPS6119159B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Description

【発明の詳細な説明】 本発明は、時分割交換システム例えばPCM時
分割交換システムで用いられる時分割集線装置の
信号制御方式の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in the signal control method of a time division concentrator used in a time division switching system, such as a PCM time division switching system.

第4図は、PCM時分割電話交換システムの従
来例を示すものであつて、1は時分割集線装置、
2―1ないし2―nは加入者回路、3はマルチプ
レクサ、4はデマルチプレクサ、5―1と5―2
はそれぞれ上りハイウエイおよび下りハイウエ
イ、6は時分割通話路装置、7は通話路制御装
置、8は中央処理装置、9は集線制御メモリ、1
0は信号処理装置をそれぞれ示している。信号処
理装置10は加入者回路2―1ないし2―nの状
態を監視して状態変化やダイヤル信号を中央処理
装置8へ報告すると共に、中央処理装置からの指
令に基づき、加入者回路2―1ないし2―nに対
して各種の制御信号を供給するものである。通話
路制御装置7は、中央処理装置8の指令に基づ
き、時分割通話路装置6内の時分割多重ゲートを
制御するものである。集線制御メモリ9は、時分
割多重化ハイウエイ5―1,5―2のタイムスロ
ツトに対応する複数の番地を有しており、各番地
には対応するタイムスロツトにおいて時分割多重
化ハイウエイ5―1,5―2に接続されるべき回
線番号が書込まれる。この回線番号は、通話路制
御装置7を介して、中央処理装置8から送られて
来る。
FIG. 4 shows a conventional example of a PCM time-division telephone switching system, in which 1 is a time-division concentrator;
2-1 to 2-n are subscriber circuits, 3 is a multiplexer, 4 is a demultiplexer, 5-1 and 5-2
are an up highway and a down highway, respectively, 6 is a time division communication path device, 7 is a communication path control device, 8 is a central processing unit, 9 is a concentrator control memory, 1
0 indicates a signal processing device. The signal processing device 10 monitors the status of the subscriber circuits 2-1 to 2-n and reports status changes and dial signals to the central processing unit 8. Based on instructions from the central processing unit, the signal processing unit 10 monitors the status of the subscriber circuits 2-1 to 2-n. It supplies various control signals to 1 to 2-n. The communication path control device 7 controls the time division multiplexing gates in the time division communication path device 6 based on instructions from the central processing unit 8 . The line concentration control memory 9 has a plurality of addresses corresponding to the time slots of the time division multiplexed highways 5-1 and 5-2, and each address has a plurality of addresses corresponding to the time slots of the time division multiplexed highways 5-1 and 5-2. , 5-2, the line number to be connected is written. This line number is sent from the central processing unit 8 via the communication path control device 7.

第4図に示したような従来の時分割交換システ
ムにおいては、各回線に時分割多重ハイウエイ上
のタイムスロツトを割当てる集線機能の外に、各
回線の監視制御信号の集配信機構を時分割集線装
置に設置して置くことが必要となり、制御のイン
タフエイスが複雑になると共に、不経済になると
いう欠点が存在する。また、第4図に示したよう
な従来方式は、信号処理装置の処理能力により時
分割集線装置の経済的容量が制限され、増設単位
などが任意に選択できず、融通性に乏しいなどの
欠点を有している。
In the conventional time-division switching system as shown in Fig. 4, in addition to the line concentration function that allocates time slots on the time-division multiplex highway to each line, the time-division concentrator also functions as a collection and distribution mechanism for the monitoring and control signals of each line. There are disadvantages in that it needs to be installed in the device, making the control interface complicated and uneconomical. In addition, the conventional method shown in Figure 4 has disadvantages such as the economic capacity of the time division concentrator is limited by the processing capacity of the signal processing device, the expansion unit cannot be arbitrarily selected, and it is not very flexible. have.

本発明は、上記の欠点を除去するものであつ
て、監視制御信号を集配する独立した集配信機構
を時分割集線装置に設備する必要をなくするこ
と、制御インタフエイスが簡単化されること、時
分割集線装置の増設単位を小さく出来ること及び
時分割集線装置を安価に製造可能なこと等の特徴
をねらつた時分割集線装置の信号制御方式を提供
することを目的としている。そしてそのため、本
発明の時分割集線装置の信号制御方式は、複数の
回線対応部と通話路指定メモリとを備え、時分割
多重ハイウエイの通話チヤネルを上記通話路指定
メモリで指定された回線対応部に割当る時分割集
線装置において、上記時分割多重ハイウエイ上の
特定チヤネルを回線の監視制御信号の送受を行う
制御チヤネルとして使用し、上記通話路指定メモ
リを用いて上記制御チヤネルが割当てられる回線
対応部を指定することを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。
The present invention eliminates the above-mentioned drawbacks, and eliminates the need for installing an independent collection and distribution mechanism for collecting and distributing supervisory control signals in a time division concentrator, and simplifies the control interface. It is an object of the present invention to provide a signal control method for a time-division concentrator, which has features such as being able to reduce the unit of time-division concentrator expansion and manufacturing the time-division concentrator at low cost. Therefore, the signal control method of the time-division concentrator of the present invention is provided with a plurality of line correspondence units and a communication route designation memory, and the communication channel of the time division multiplex highway is controlled by the line correspondence unit designated by the communication route designation memory. In the time division concentrator assigned to the time division multiplex highway, the specific channel on the time division multiplex highway is used as a control channel for transmitting and receiving line monitoring control signals, and the communication route designation memory is used to determine the line correspondence to which the control channel is assigned. This feature is characterized by specifying the section.
Hereinafter, the present invention will be explained with reference to the drawings.

第1図は本発明の1実施例のブロツク図、第2
図はその動作を説明するタイムチヤートである。
第1図において、11―1ないし11―nは回線
対応部、12―1ないし12―nは加入者回路、
13―1ないし13―nはセレクタ、14は回線
番号デコーダ、15は集線制御メモリ、16は信
号分岐挿入回路、17は信号処理装置、18―1
ないし18―2は上りハイウエイおよび下りハイ
ウエイをそれぞれ示している。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
The figure is a time chart explaining the operation.
In FIG. 1, 11-1 to 11-n are line corresponding parts, 12-1 to 12-n are subscriber circuits,
13-1 to 13-n are selectors, 14 is a line number decoder, 15 is a line concentration control memory, 16 is a signal add/drop circuit, 17 is a signal processing device, 18-1
18-2 indicate an up highway and a down highway, respectively.

第1図のものにおいては、第4図に示されたよ
うなマルチプレクサ3およびデマルチプレクサ4
が設けられておらず、その代りに各回線対応部1
1―1,11―nにセレクタ13―1…13―n
が設けられている。また、信号処理装置17は、
信号分岐挿入回路16を介してハイウエイ18―
1,18―2に接続される。集線制御メモリ15
は、ハイウエイ18―1,18―2のタイムスロ
ツトに対応した複数の番号を有している。各番地
に書込むべき回線番号は、図示しない中央処理装
置により指示される。
In the one of FIG. 1, a multiplexer 3 and a demultiplexer 4 as shown in FIG.
is not provided, and instead, each line corresponding section 1
Selector 13-1...13-n for 1-1, 11-n
is provided. Further, the signal processing device 17
The highway 18- via the signal drop/add circuit 16
Connected to 1, 18-2. Line concentration control memory 15
has a plurality of numbers corresponding to the time slots of highways 18-1 and 18-2. The line number to be written to each address is instructed by a central processing unit (not shown).

第2図に示すように、1フレームはm個のタイ
ムスロツトを有している。音声データの場合、1
フレーム周期は125μsである。さきに述べたよ
うに、第1タイムスロツトでは集線制御メモリ1
5の第1番地が読出され、第2タイムスロツトで
は集線制御メモリ15の第2番地が読出される。
以下、同様である。図示のように、第1番地に回
線番号#iが書込まれている場合には、第1タイ
ムスロツトで回線対応部11―iから出力される
デイジタル音声データがハイウエイ18―1にの
せられ、また、ハイウエイ18―2上のデイジタ
ル音声データが回線対応部11―iに取込まれ
る。第m番地に回線番号#nが書込まれている場
合には、第mタイムスロツトにおいて回線対応部
11―nとハイウエイ18―1,18―2との間
でデイジタル音声データの送受が行われる。
PCMシステムの場合、アナログ音声データのサ
ンプリング値は、8ビツト構成のデイジタル音声
データ(符号)に変換され、1タイムスロツトに
は、1個のデイジタル音声符号が入る。第2番
地、第3番地などには何も書込まれていないの
で、第2タイムスロツト、第3タイムスロツトな
どはアイドル通話チヤネルとなつている。
As shown in FIG. 2, one frame has m time slots. For audio data, 1
The frame period is 125 μs. As mentioned earlier, in the first time slot, the line concentration control memory 1
5 is read out, and in the second time slot, the second address of line concentration control memory 15 is read out.
The same applies hereafter. As shown in the figure, when the line number #i is written in the first address, the digital audio data output from the line corresponding section 11-i at the first time slot is placed on the highway 18-1, Further, digital audio data on the highway 18-2 is taken into the line corresponding section 11-i. When the line number #n is written in the m-th address, digital voice data is transmitted and received between the line corresponding section 11-n and the highways 18-1 and 18-2 at the m-th time slot. .
In the case of the PCM system, sampling values of analog audio data are converted to digital audio data (code) of 8-bit configuration, and one digital audio code is entered into one time slot. Since nothing is written in the second address, third address, etc., the second time slot, third time slot, etc. are idle communication channels.

第Tiタイムスロツトは、回線の監視制御信号
の送受を行う制御チヤネルとして割当てられてい
る。図示の例では集線制御メモリ15の第Ti番
地に回線番号#1が書込まれているので、回線対
応部11―1に対する監視制御が行われる。
The Ti-th time slot is assigned as a control channel for transmitting and receiving line supervisory control signals. In the illustrated example, since the line number #1 is written in the Ti address of the line concentration control memory 15, monitoring control is performed on the line corresponding section 11-1.

集線制御メモリ15内の回線番号は、デコーダ
14によつてデコードされ、対応する回線対応部
11―1又は…11―nに回線指定イーネブル信
号が供給される。いま、仮りに第1タイムスロツ
トにおいて回線対応部11―1が指定されたとす
ると、セレクタ12―1は音声データ線19を選
択する。これにより、加入者回路12―1とハイ
ウエイ18―1,18―2間で音声データの送受
が行われる。
The line number in the line concentration control memory 15 is decoded by the decoder 14, and a line designation enable signal is supplied to the corresponding line correspondence section 11-1 or...11-n. Now, if the line corresponding section 11-1 is specified in the first time slot, the selector 12-1 selects the audio data line 19. Thereby, voice data is transmitted and received between the subscriber circuit 12-1 and the highways 18-1 and 18-2.

第Tiタイムスロツトにおいては、信号処理装
置17が下りハイウエイ18―2に制御信号をの
せ、また、上りハイウエイ18―1上の状態監視
信号やダイヤル信号を取込む。いま、第2図に示
す如く、仮りに第Tiタイムスロツトで回線対応
部11―1が指定されているとすると、セレクタ
13―1は監視制御信号線20を選択する。この
結果、信号処理装置17から送出された下りハイ
ウエイ18―2上の制御信号は加入者回路12―
1に取込まれ、また、上記制御信号に応じて加入
者回路12―1の状態情報などが、上りハイウエ
イ18―1上の対応する#CTLチヤネルを介し
て信号処理装置17に送出される。例えば、制御
信号がループ検出器を指定しておれば、ループ検
出器の状態が信号処理装置17へ報告され、制御
信号がリンギング・リレーを指定しておれば、リ
ンギング・リレーが附勢され、加入者線にリンギ
ング信号が送出される。
In the Ti-th time slot, the signal processing device 17 puts a control signal on the down highway 18-2, and also takes in the status monitoring signal and dial signal on the up highway 18-1. Now, as shown in FIG. 2, if the line corresponding section 11-1 is specified in the Ti-th time slot, the selector 13-1 selects the supervisory control signal line 20. As a result, the control signal on the down highway 18-2 sent from the signal processing device 17 is transmitted to the subscriber circuit 12-2.
1, and in response to the control signal, status information of the subscriber circuit 12-1 and the like are sent to the signal processing device 17 via the corresponding #CTL channel on the up highway 18-1. For example, if the control signal specifies a loop detector, the state of the loop detector is reported to signal processing device 17, and if the control signal specifies a ringing relay, the ringing relay is energized; A ringing signal is sent to the subscriber line.

制御チヤネルの使用方法は、例えばPCM1チヤ
ネルに64K帯域を割当てるとすれば、8K(125μ
s)周期で監視制御情報の送受が可能であり、1
フレーム単位で意味をもたせる方式が簡単であ
り、8ビツトに制御データおよびデータを含め
る。例えば、制御情報であることを示すために2
ビツト、オーダとして2ビツト、データとして4
ビツト使用する。マルチフレームで意味をもたせ
ることも可能であるが、この場合には信号処理装
置17がマルチフレーム同期処理を行うことが必
要となる。
For example, if you allocate 64K band to PCM1 channel, then 8K (125μ
s) It is possible to send and receive supervisory control information at regular intervals, and
The method of assigning meaning to each frame is simple, and includes control data and data in 8 bits. For example, 2 to indicate control information.
bit, 2 bits as order, 4 as data
Use bits. Although it is possible to give meaning to multiple frames, in this case, it is necessary for the signal processing device 17 to perform multi-frame synchronization processing.

第3図は本発明の第2実施例を示すものであつ
て、15′は集線制御メモリ、17′は信号処理装
置、18―1′と18―2′はハイウエイ、21は
時分割通話路装置をそれぞれ示している。なお、
第1図と同一符号は同一物を示している。第3図
の実施例では集線制御メモリ15′の各番地に
B/Iビツトが附加されている。B/Iビツトと
は、その番地に対応するタイムスロツトがアイド
ル通話チヤネルであるか或はビジーであるかを示
すものである。第3図の実施例は、アイドル通話
チヤネルをも制御チヤネルとして使用するもので
ある。これによつて、アイドル回線の容量に応じ
て監視周期を変更したり、或はセツトアツプ・フ
エイズにおける選択信号即ちダイヤル・パルスの
監視周期を短かくすることが可能となる。第3図
実施例では、複数ハイウエイ18―1,18―2
の特定チヤネルおよびアイドル通話チヤネルを時
分割通話路装置21により特定ハイウエイ18―
1′,18―2′に集束し、このハイウエイ18―
1′,18―2′に信号処理装置17′を接続して
集中信号処理を行つている。
FIG. 3 shows a second embodiment of the present invention, in which 15' is a line concentration control memory, 17' is a signal processing device, 18-1' and 18-2' are highways, and 21 is a time-division communication path. Each device is shown. In addition,
The same reference numerals as in FIG. 1 indicate the same parts. In the embodiment shown in FIG. 3, a B/I bit is added to each address of the line concentration control memory 15'. The B/I bit indicates whether the time slot corresponding to that address is an idle talk channel or busy. The embodiment of FIG. 3 also uses an idle talk channel as a control channel. This makes it possible to change the monitoring cycle depending on the capacity of the idle line, or to shorten the monitoring cycle of the selection signal, ie, the dial pulse, in the setup phase. In the FIG. 3 embodiment, multiple highways 18-1, 18-2
The specific channel of
1', 18-2', this highway 18-
A signal processing device 17' is connected to terminals 1' and 18-2' to perform centralized signal processing.

以上の説明から明らかなように、本発明によれ
ば、監視制御信号を集配信する独立した集配信機
構を時分割集線装置に設ける必要がなくなるこ
と、その増設単位が小さくなること、制御インタ
フエイスが簡単化できること等の効果が得られ
る。また、本発明によれば、時分割集線装置の共
通部を回線対応に分散して回線対応部機能を併合
することが出来、これにより経済化が計れる。従
来はこの機能分散の方向は金物量が分割損により
増加し、経済的とはならなかつた。しかし、近年
のLSI技術の進歩により、例えば同―LSI上に上
記併合された機能を集積化することで容易に経済
化が計れる。
As is clear from the above description, according to the present invention, there is no need to provide an independent collection and distribution mechanism for collecting and distributing supervisory control signals in the time division line concentrator, the unit of expansion becomes smaller, and the control interface Effects such as being able to simplify the process can be obtained. Further, according to the present invention, the common part of the time division line concentrator can be distributed to correspond to lines and the functions of the line corresponding parts can be combined, thereby achieving economicalization. In the past, this direction of functional dispersion was not economical as the amount of gold increased due to split losses. However, with recent advances in LSI technology, economicalization can be easily achieved by, for example, integrating the above-mentioned combined functions on the same LSI.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の1実施例のブロツク図、第2
図はその動作を説明するタイムチヤート、第3図
は本発明の第2実施例のブロツク図、第4図は
PCM時分割電話交換システムの従来例のブロツ
ク図である。 11―1ないし11―n…回線対応部、12―
1ないし12―n…加入者回路、13―1ないし
13―n…セレクタ、14…回線番号デコーダ、
15…集線制御メモリ、16…信号分岐挿入回
路、17…信号処理装置、18―1と18―2…
ハイウエイ、15′…集線制御メモリ、17′…信
号処理装置、18―1′と18―2′…ハイウエ
イ、21…時分割通話路装置。
FIG. 1 is a block diagram of one embodiment of the present invention, and FIG.
The figure is a time chart explaining the operation, Figure 3 is a block diagram of the second embodiment of the present invention, and Figure 4 is a
1 is a block diagram of a conventional example of a PCM time-division telephone switching system. 11-1 to 11-n...Line support section, 12-
1 to 12-n... subscriber circuit, 13-1 to 13-n... selector, 14... line number decoder,
15... Line concentration control memory, 16... Signal branch/add circuit, 17... Signal processing device, 18-1 and 18-2...
Highway, 15'... line control memory, 17'... signal processing device, 18-1' and 18-2'... highway, 21... time division communication path device.

Claims (1)

【特許請求の範囲】 1 複数の回線対応部と通話路指定メモリとを備
え、時分割多重ハイウエイの通話チヤネルを上記
通話路指定メモリで指定された回線対応部に割当
る時分割集線装置において、上記時分割多重ハイ
ウエイ上の特定チヤネルを回線の監視制御信号の
送受を行う制御チヤネルとして使用し、上記通話
路指定メモリを用いて上記制御チヤネルが割当て
られる回線対応部を指定することを特徴とする時
分割集線装置の信号制御方式。 2 時分割多重ハイウエイ上の未使用通話チヤネ
ルをも制御チヤネルとして用いることを特徴とす
る特許請求の範囲第1項記載の時分割集線装置の
信号制御方式。
[Scope of Claims] 1. A time division concentrator comprising a plurality of line correspondence units and a communication path specification memory, which allocates a communication channel of a time division multiplexed highway to a line correspondence unit designated by the communication path specification memory, A specific channel on the time division multiplex highway is used as a control channel for transmitting and receiving line monitoring control signals, and the communication path designation memory is used to specify a line corresponding part to which the control channel is assigned. Signal control method for time division concentrator. 2. A signal control system for a time division concentrator according to claim 1, characterized in that an unused communication channel on a time division multiplex highway is also used as a control channel.
JP704678A 1978-01-25 1978-01-25 Signal control system of time-division line concentrator Granted JPS54100610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP704678A JPS54100610A (en) 1978-01-25 1978-01-25 Signal control system of time-division line concentrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP704678A JPS54100610A (en) 1978-01-25 1978-01-25 Signal control system of time-division line concentrator

Publications (2)

Publication Number Publication Date
JPS54100610A JPS54100610A (en) 1979-08-08
JPS6119159B2 true JPS6119159B2 (en) 1986-05-15

Family

ID=11655100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP704678A Granted JPS54100610A (en) 1978-01-25 1978-01-25 Signal control system of time-division line concentrator

Country Status (1)

Country Link
JP (1) JPS54100610A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315596A (en) * 1986-07-08 1988-01-22 Nec Corp Allocation system for time slot of exchange
JPS6346896A (en) * 1986-08-14 1988-02-27 Nippon Telegr & Teleph Corp <Ntt> Line concentration system
JPS6473897A (en) * 1987-09-14 1989-03-20 Nec Corp Digital exchange
JPH08102972A (en) * 1994-09-30 1996-04-16 Nec Corp Multi-processor exchange and its register arrangement method

Also Published As

Publication number Publication date
JPS54100610A (en) 1979-08-08

Similar Documents

Publication Publication Date Title
US5452286A (en) Digital transmission apparatus for subscribers having switching function from active transmission line to protection transmission line
JPS62189895A (en) Method and apparatus for establishing wide band communication facility through communication network with narrow band channel
JP3448174B2 (en) A device that provides services from multiple telephone service providers to telephone subscribers connected to remote terminals
WO1986005349A1 (en) Time sharing switching system
JPS6119159B2 (en)
US5214638A (en) Digital communication electrical/optical access node having buffer memory matrix for switchable multi-channel bidirectional transmission
AU591987B2 (en) Apparatus and method for tdm data switching
US5761207A (en) Multiplex communication system using variable multiframe format
JPH07193554A (en) Multiplexing device
US6192047B1 (en) Time division multiple equipment
JP3010586B2 (en) Digital communication system for integrated telephone equipment
JP2504736B2 (en) Time division communication system
JPH05500893A (en) digital signal multiplexer
JPS6130799B2 (en)
JP2766039B2 (en) Monitoring test method for remote subscriber accommodation system
JP2002094478A (en) Multiplexing device
JPH0252896B2 (en)
JPH05308341A (en) Multiplexing device
KR830001748B1 (en) Wireless telephone communication system
JPS5839159A (en) Time division transmission system for tone
JPS6340519B2 (en)
JPH088556B2 (en) Time division multiplexer
JPS60121894A (en) Digital subscriber&#39;s line signal processing system
JPH1146171A (en) Time division multiplex signal demultiplexer
JPS62224194A (en) Channel control system in time division communication system