JP2002094478A - Multiplexing device - Google Patents
Multiplexing deviceInfo
- Publication number
- JP2002094478A JP2002094478A JP2000275802A JP2000275802A JP2002094478A JP 2002094478 A JP2002094478 A JP 2002094478A JP 2000275802 A JP2000275802 A JP 2000275802A JP 2000275802 A JP2000275802 A JP 2000275802A JP 2002094478 A JP2002094478 A JP 2002094478A
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- data
- terminal
- bit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多重化装置に係
り、特に、たとえば企業等において高速ディジタル専用
線を利用する際に用いて好適な多重化装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiplexing apparatus, and more particularly to a multiplexing apparatus suitable for use, for example, in a company or the like when using a high-speed digital leased line.
【０００２】[0002]
【従来の技術】近年、通信網のディジタル化が図られ、
電話網からデータ通信網まであらゆるサービス網が統合
されつつある。この場合、ユーザ端末を網に接続する際
には、所定の網終端装置、いわゆるＤＳＵ(digital ser
vice unit)を加入者宅に設置して、網から提供されるデ
ィジタル加入者線を終端していた。これにより、ディジ
タル加入者線を収容する網のノード装置では、網終端装
置からの保守管理情報に基づいてディジタル加入者線の
運用および管理をしていた。2. Description of the Related Art In recent years, digitalization of communication networks has been attempted,
All service networks from telephone networks to data networks are being integrated. In this case, when connecting the user terminal to the network, a predetermined network terminating device, a so-called DSU (digital
vice unit) was installed at the subscriber's house to terminate the digital subscriber line provided from the network. As a result, the node device of the network accommodating the digital subscriber line operates and manages the digital subscriber line based on the maintenance management information from the network terminating device.
【０００３】一方、企業等においては、構内の複数の端
末を時分割多重化装置に収容して、これにより多重化し
たデータを専用線を介して他の地域に伝送するものが知
られている。この場合、上記のようなディジタル網から
提供される、たとえば高速ディジタル専用線を利用する
際には、上記と同様に網から提供される網終端装置が構
内に設置されて、この網終端装置を介して多重化装置と
高速ディジタル専用線を接続していた。On the other hand, it has been known in a company or the like that a plurality of terminals in a premises are accommodated in a time-division multiplexing device and the multiplexed data is transmitted to another area via a dedicated line. . In this case, when using a high-speed digital leased line provided from the digital network as described above, for example, a network terminating device provided from the network is installed in the premises as described above, and this network terminating device is installed. The multiplexer and the high-speed digital leased line were connected via the interface.
【０００４】すなわち、上記のような多重化装置では、
複数の端末からのデータを所要の伝送フレームに多重化
する。多重化されたデータは、網終端装置により終端さ
れてその全体の多重化信号について、保守運用情報が付
加されて網に伝送される。網側では、その専用線を収容
するノード装置により保守運用情報を検出して高速ディ
ジタル専用線の運用および管理をしていた。That is, in the multiplexing apparatus as described above,
Data from a plurality of terminals is multiplexed into required transmission frames. The multiplexed data is terminated by a network terminating device, and the entire multiplexed signal is transmitted to the network with maintenance operation information added thereto. On the network side, the operation and management of the high-speed digital leased line is performed by detecting the maintenance operation information by the node device accommodating the dedicated line.
【０００５】[0005]
【発明が解決しようとする課題】ところで、上述した従
来の技術では、加入者が単独の端末である場合について
は、網終端装置によりそのデータを終端することにより
異常を検出して、網側のノード装置に通知することがで
きる。しかし、多重化装置を介して複数の端末を収容す
る場合には、いずれの端末において異常が発生したかを
網終端装置により検出することができなかった。特に、
専用線のように呼が固定的に設定されている場合は、そ
れらのシグナリング情報が送出されないので、網側では
その特定が困難であった。また、構内において複数の端
末を多重化装置に収容する場合、その収容形態が様々で
あり、さらに端末毎の異常を検出することが困難になる
という問題があった。According to the above-mentioned prior art, when a subscriber is a single terminal, an abnormality is detected by terminating the data by a network terminating device, and the network side detects the abnormality. It can notify the node device. However, when a plurality of terminals are accommodated via a multiplexing device, it has not been possible for the network termination device to detect which terminal has an abnormality. In particular,
When a call is fixedly set as in a leased line, such signaling information is not transmitted, so that it is difficult for the network side to specify it. Further, when a plurality of terminals are accommodated in a multiplexing device in a premises, there are various accommodation modes, and there is a problem that it is difficult to detect an abnormality of each terminal.
【０００６】本発明は、上記のような課題に鑑みてなさ
れたものであり、複数の端末からのデータを多重化する
際にそれぞれの端末の状態を網側のノード装置に有効に
通知することができる多重化装置を提供することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to effectively notify the status of each terminal to a network node device when multiplexing data from a plurality of terminals. It is an object of the present invention to provide a multiplexing device capable of performing the following.
【０００７】[0007]
【課題を解決するための手段】本発明による多重化装置
は上述の課題を解決するために、複数の端末からのデー
タを多重化して、その多重化信号を所定の通信網に接続
された専用線を介して伝送する多重化装置において、そ
れぞれの端末からのデータを入力する入力手段（１０）
であって、それぞれのデータを終端して端末側の異常を
表わす警報ビットをそれぞれ検出する警報検出手段（１
０２Ａ〜１０２Ｎ）を含む入力手段と、入力手段からの
それぞれのデータを多重化する際の所定の順序により選
択するデータ選択手段（１２）と、データ選択手段によ
り選択したデータの順序に応動して警報検出手段によっ
て検出した警報ビットをそれぞれ選択する警報ビット選
択手段（１４）と、データ選択手段からのデータおよび
警報ビット選択手段からの警報ビットを一時蓄積するバ
ッファ手段（１６）と、データ選択手段およびバッファ
手段を制御して所定の並びの多重化信号を形成する制御
手段であって、さらに警報ビット選択手段およびバッフ
ァ手段を制御して警報ビット選択手段により選択した警
報ビットをそれぞれバッファ手段の対応のデータを記憶
した対応のアドレスに書き込みおよび読み出す制御手段
（１８）と、バッファ手段からデータとともに読み出さ
れた警報ビットを網側で識別可能な警報信号にそれぞれ
変換する警報変換手段（２０）と、バッファ手段から読
み出されたデータ列により形成される多重化信号に警報
変換手段からの警報信号を付加して、専用線により伝送
する所定のフレームとして形成するフレーム形成手段
（２２）とを含むことを特徴とする。In order to solve the above-mentioned problems, a multiplexing apparatus according to the present invention multiplexes data from a plurality of terminals and converts the multiplexed signal to a dedicated signal connected to a predetermined communication network. Input means (10) for inputting data from respective terminals in a multiplexing apparatus for transmitting data via a line
Alarm detection means (1) for terminating each data and detecting an alarm bit indicating an abnormality on the terminal side, respectively.
02A to 102N), a data selecting means (12) for selecting each data from the input means in a predetermined order when multiplexing, and an order of the data selected by the data selecting means. Alarm bit selection means (14) for respectively selecting alarm bits detected by the alarm detection means; buffer means (16) for temporarily storing data from the data selection means and alarm bits from the alarm bit selection means; And control means for controlling the buffer means to form a predetermined sequence of multiplexed signals, and further controlling the alarm bit selection means and the buffer means to correspond the alarm bits selected by the alarm bit selection means to the buffer means, respectively. Control means (18) for writing and reading data to and from a corresponding address storing the data of Alarm conversion means (20) for converting the alarm bits read together with the data from the buffer means into alarm signals identifiable on the network side, and an alarm signal for the multiplexed signal formed by the data string read from the buffer means. A frame forming means (22) for adding a warning signal from the converting means and forming the frame as a predetermined frame transmitted by a dedicated line.
【０００８】この場合、警報検出手段（１０２Ａ〜１０
２Ｎ）は、端末からのデータを終端した際に、その同期
ずれあるいはデータ誤りに基づいて端末との間の伝送路
の異常を検出し、それら異常を表わす警報ビットを生成
する警報ビット生成機能を含むとよい。In this case, the alarm detecting means (102A to 102A)
2N) has an alarm bit generation function of detecting, upon termination of data from the terminal, an abnormality in the transmission path with the terminal based on the synchronization deviation or data error, and generating an alarm bit indicating the abnormality. It is good to include.
【０００９】また、制御手段（１８）は、バッファ手段
のいずれのアドレスにいずれの端末からのデータを割り
付けるかをあらかじめ記憶した端末位置記憶手段（１９
０）を含み、その端末位置記憶手段に基づいてデータ選
択手段および警報ビット選択手段を制御して記憶手段の
所定のアドレスにそれぞれの端末からのデータおよび警
報ビットをそれぞれ割り付けると有利である。The control means (18) has a terminal position storage means (19) storing in advance which address of the buffer means data from which terminal is to be allocated.
0), and it is advantageous to control the data selection means and the alarm bit selection means based on the terminal position storage means to allocate data and alarm bits from the respective terminals to predetermined addresses of the storage means.
【００１０】さらに有利には、警報変換手段（２０）
は、端末の種別を表わす種別ビットがあらかじめ記憶さ
れた種別ビット記憶手段（２０４）と、種別ビット記憶
手段からの種別ビットとバッファ手段からの警報ビット
に基づいてこれらを警報信号に変換する変換テーブル
（２０６）とを含み、種別ビット記憶手段は、制御手段
の制御の下にバッファ手段から警報ビットが読み出され
る際にそのアドレスに基づいて対応の端末の種別ビット
が読み出されるとよい。[0010] More preferably, the alarm conversion means (20)
Is a type bit storage means (204) in which type bits indicating the type of the terminal are stored in advance, and a conversion table for converting these into an alarm signal based on the type bits from the type bit storage means and the alarm bits from the buffer means. (206), the type bit storage means may read the type bit of the corresponding terminal based on the address when the alarm bit is read from the buffer means under the control of the control means.
【００１１】また、フレーム形成手段（２２）は、警報
変換手段からのそれぞれの端末毎の警報信号を複数のフ
レームから構成されるマルチフレームの所定の位置にそ
れぞれ割り付けるとよい。It is preferable that the frame forming means (22) allocates the alarm signal for each terminal from the alarm converting means to a predetermined position of a multi-frame composed of a plurality of frames.
【００１２】[0012]
【発明の実施の形態】次に、添付図面を参照して本発明
による多重化装置の実施の形態を詳細に説明する。図１
には、本発明による多重化装置の一実施形態が示されて
いる。本実施形態による多重化装置は、たとえば企業等
の構内に設置されて複数の端末を収容する多重化装置で
あり、本実施形態では、たとえば所定の通信事業者から
提供された６．３Mbpsの高速ディジタル専用線により伝
送する多重化信号を形成する時分割多重化装置を例に挙
げて説明する。特に、本実施形態では、それぞれの端末
からのデータを終端してそれらの警報情報を網側のノー
ド装置においてそれぞれの端末毎に識別可能な情報に変
換して通知する網終端機能を含む点が主な特徴点であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a multiplexing device according to the present invention will be described in detail with reference to the accompanying drawings. FIG.
Shows an embodiment of a multiplexing device according to the present invention. The multiplexing apparatus according to the present embodiment is, for example, a multiplexing apparatus that is installed in a premises of a company or the like and accommodates a plurality of terminals. A time division multiplexing device for forming a multiplexed signal transmitted by a digital leased line will be described as an example. In particular, this embodiment has a network termination function of terminating data from each terminal, converting the alarm information into information identifiable for each terminal in the network-side node device, and notifying the information. This is the main feature.
【００１３】より詳細には、本実施形態による多重化装
置は、図１に示すように、入力変換部１０と、データセ
レクタ回路１２と、警報セレクタ回路１４と、バッファ
メモリ１６と、多重化制御部１８と、警報変換部２０
と、出力変換部２２とを含む。入力変換部１０は、所定
のデータ端末が接続される複数の低速側入力１００Ａ〜
１００Ｎを含み、これらを介して入力するデータをそれ
ぞれのフレーム毎に同期をとって高速側のフレームと同
様の速度にそれぞれ変換する変換回路である。本実施形
態では図に示すように、複数のフレーム終端回路１０２
Ａ〜１０２Ｎと、複数の速度変換回路１０４Ａ〜１０４
Ｎと、複数のデータ側のシリアル−パラレル変換回路
（Ｓ／Ｐ）１０６Ａ〜１０６Ｎと、警報側のシリアル−
パラレル変換回路１０８Ａ〜１０８Ｎとを含む。低速側
入力１００Ａ〜１００Ｎには、（６４×ｎ）kbpsのデー
タ端末がＮ台、たとえば６４kbps端末で最大９６台ま
で、または１．５Mbps端末で最大４台まで、あるいは
２．０Mbps端末で最大３台まで収容される。有利には、
６４kbps〜２．０Mbpsのデータ端末が混在して合計６．
１４４Mbpsまで収容可能となっている。ちなみに、１．
５Mbps端末または２．０Mbps端末などの６４kbpsを越え
る容量の端末は、映像端末などの広帯域端末の他、６４
kbpsをｎ多重した多重化装置を含む。More specifically, as shown in FIG. 1, the multiplexing apparatus according to the present embodiment includes an input conversion unit 10, a data selector circuit 12, an alarm selector circuit 14, a buffer memory 16, Unit 18 and alarm conversion unit 20
And an output conversion unit 22. The input conversion unit 10 includes a plurality of low-speed side inputs 100A to which a predetermined data terminal is connected.
100N, and is a conversion circuit that synchronizes data input via these for each frame and converts the data to the same speed as the high-speed side frame. In the present embodiment, as shown in FIG.
A to 102N and a plurality of speed conversion circuits 104A to 104
N, a plurality of data-side serial-parallel conversion circuits (S / P) 106A to 106N,
Parallel conversion circuits 108A to 108N are included. The low-speed side inputs 100A to 100N include N (64 × n) kbps data terminals, for example, up to 96 at 64 kbps terminals, up to 4 at 1.5 Mbps terminals, or up to 3 at 2.0 Mbps terminals. It is accommodated up to the table. Advantageously,
5. A total of 64 kbps to 2.0 Mbps data terminals are mixed.
It can accommodate up to 144 Mbps. By the way, 1.
Terminals with capacities exceeding 64 kbps, such as 5 Mbps terminals or 2.0 Mbps terminals, are used in addition to broadband terminals such as video terminals and 64 kbps terminals.
Includes a multiplexer that multiplexes kbps by n.
【００１４】フレーム終端回路１０２Ａ〜１０２Ｎは、
端末からのデータをそれぞれのフレーム毎に終端して伝
送データおよび警報情報を検出するインタフェース回路
であり、本実施形態では、データの同期はずれおよびＣ
ＲＣ符号などによる符号誤りを検出して、端末側の異常
を表わす警報ビットを生成する警報ビット生成機能を有
する警報検出回路である。たとえば、警報ビットは、４
ビットにより表わされて、端末故障または伝送路故障あ
るいはそれぞれのエラーの発生状況など１６種類の警報
を識別可能となっている。終端された伝送データはそれ
ぞれデータ速度変換回路１０４Ａ〜１０４Ｎに供給さ
れ、警報ビットは警報側のシリアル−パラレル変換回路
１０８Ａ〜１０８Ｎにそれぞれ供給される。The frame termination circuits 102A to 102N
An interface circuit for terminating data from a terminal for each frame and detecting transmission data and alarm information. In the present embodiment, data synchronization is lost and C
An alarm detection circuit having an alarm bit generation function of detecting a code error caused by an RC code or the like and generating an alarm bit indicating an abnormality on the terminal side. For example, the alarm bit is 4
Expressed by bits, it is possible to identify 16 types of alarms, such as a terminal failure, a transmission line failure, or the state of occurrence of each error. The terminated transmission data is supplied to data rate conversion circuits 104A to 104N, respectively, and the alarm bit is supplied to serial-parallel conversion circuits 108A to 108N on the alarm side, respectively.
【００１５】データ速度変換回路１０４Ａ〜１０４Ｎ
は、フレーム終端回路１０２Ａ〜１０２Ｎを介してそれ
ぞれ所定の速度によりビットシリアルに入力するデータ
をフレーム毎に順次蓄積して高速に読み出す入力バッフ
ァであり、読み出されたデータは対応のシリアル−パラ
レル変換回路１０６Ａ〜１０６Ｎに順次供給される。デ
ータ側のシリアル−パラレル変換回路１０６Ａ〜１０６
Ｎは、速度変換回路１０４Ａ〜１０４Ｎからのシリアル
データを８ビットパラレルに変換する変換回路であり、
変換されたパラレルデータはデータセレクタ回路１２に
順次供給される。警報側のシリアル−パラレル変換回路
１０８Ａ〜１０８Ｎは、フレーム終端回路１０２Ａ〜１
０２Ｎからの警報ビットを４ビットパラレルに変換する
変換回路であり、変換されたパラレルの警報ビットは警
報セレクタ回路１４に順次供給される。Data rate conversion circuits 104A to 104N
Is an input buffer for sequentially accumulating bit-serial input data at predetermined speeds via the frame termination circuits 102A to 102N for each frame and reading the data at high speed. The read data is stored in a corresponding serial-parallel converter. The signals are sequentially supplied to the circuits 106A to 106N. Data side serial-parallel conversion circuits 106A to 106A
N is a conversion circuit that converts serial data from the speed conversion circuits 104A to 104N into 8-bit parallel data,
The converted parallel data is sequentially supplied to the data selector circuit 12. The serial-to-parallel conversion circuits 108A to 108N on the alarm side include the frame termination circuits 102A to 102A.
This is a conversion circuit for converting the alarm bits from 02N into 4-bit parallel, and the converted parallel alarm bits are sequentially supplied to the alarm selector circuit 14.
【００１６】データセレクタ回路１２は、多重化制御部
１８の制御の下に、入力変換部１０を介して入力するそ
れぞれの端末からのデータを８ビットのタイムスロット
毎に時分割する時分割回路であり、本実施形態では、入
力変換部１０のデータ側のシリアル−パラレル変換回路
１０６Ａ〜１０６Ｎからのパラレルデータを所定の順序
により選択的に入力してバッファメモリ１６に供給する
多入力１出力のセレクタ回路である。警報セレクタ回路
１４は、入力変換部１０の警報側のシリアル−パラレル
変換回路１０８Ａ〜１０８Ｎからの４ビットパラレルの
警報ビットを所定の順序により選択的に入力してバッフ
ァメモリ１６に供給する多入力１出力のセレクタ回路で
あり、本実施形態では、多重化制御部１８の制御の下に
データセレクタ回路１２の選択順序に応動して、その選
択したデータに対応する端末毎の警報ビットを選択する
選択回路である。たとえば、データ側の第１のシリアル
パラレル変換回路１０６Ａからのデータが選択されてい
る際には、これに対応する警報側の第１のシリアルパラ
レル変換回路１０８Ａからの警報ビットが選択される。The data selector circuit 12 is a time-division circuit which, under the control of the multiplexing control section 18, time-divides data from each terminal input through the input conversion section 10 for each 8-bit time slot. In this embodiment, the multi-input one-output selector selectively inputs parallel data from the serial-parallel converters 106A to 106N on the data side of the input converter 10 in a predetermined order and supplies the parallel data to the buffer memory 16. Circuit. The alarm selector circuit 14 selectively inputs 4-bit parallel alarm bits from the serial-to-parallel conversion circuits 108A to 108N on the alarm side of the input conversion unit 10 in a predetermined order and supplies the multi-input 1 to the buffer memory 16. In this embodiment, the selector circuit is an output selector circuit that selects an alarm bit for each terminal corresponding to the selected data in response to the selection order of the data selector circuit 12 under the control of the multiplexing controller 18. Circuit. For example, when data from the data-side first serial-parallel conversion circuit 106A is selected, a corresponding alarm bit from the alarm-side first serial-parallel conversion circuit 108A is selected.
【００１７】バッファメモリ１６は、データセレクタ回
路１２からのデータおよび警報セレクタ回路１４からの
警報ビットを一時蓄積する記憶回路であり、本実施形態
では多重化制御部１８の制御の下にそれぞれの端末毎の
データおよび警報ビットが対応のアドレスにそれぞれ書
き込みおよび読み出される。たとえば、本実施形態で
は、少なくとも１２（ビット）×９６の記憶領域が２フ
レーム分用意され、それぞれのアドレス毎に上位８ビッ
トがデータに割り当てられ、下位４ビットがそのデータ
に対応する警報ビットに割り当てられる。それぞれの記
憶領域は、１フレーム毎に書き込みおよび読み出しが交
互に切り替えられる。読み出されたデータは出力変換部
２２に供給され、警報ビットは警報変換部２０を介して
出力変換部２２に供給される。The buffer memory 16 is a storage circuit for temporarily storing data from the data selector circuit 12 and alarm bits from the alarm selector circuit 14. In the present embodiment, each terminal is controlled under the control of the multiplexing controller 18. Each data and alarm bit is written and read to a corresponding address, respectively. For example, in the present embodiment, a storage area of at least 12 (bits) × 96 is prepared for two frames, the upper 8 bits are assigned to data for each address, and the lower 4 bits are assigned to an alarm bit corresponding to the data. Assigned. In each storage area, writing and reading are alternately switched for each frame. The read data is supplied to the output converter 22, and the alarm bit is supplied to the output converter 22 via the alarm converter 20.
【００１８】多重化制御部１８は、セレクタ回路１２，
１４の選択制御ならびにバッファメモリ１６の書込み制
御および読出し制御をそれぞれ司る制御回路であり、本
実施形態では、図に示すように、ライトアドレス制御回
路１８２と、リードアドレス制御回路１８４と、主制御
回路（ＣＰＵ）１８６とを含む。ライトアドレス制御回
路１８２は、主制御回路１８６の制御の下に、データセ
レクタ回路１２および警報セレクタ回路１４にそれぞれ
選択信号を供給するセレクタ制御機能を含み、その際、
選択されたデータおよび警報ビットをバッファメモリ１
６に書き込むための書込み先アドレスをライトクロック
ＷＣＫに応動して生成する書込み制御回路である。The multiplexing control unit 18 includes a selector circuit 12,
14 and a write circuit and a read control of the buffer memory 16, respectively. In this embodiment, as shown in the figure, a write address control circuit 182, a read address control circuit 184, a main control circuit (CPU) 186. The write address control circuit 182 includes, under the control of the main control circuit 186, a selector control function of supplying a selection signal to the data selector circuit 12 and the alarm selector circuit 14, respectively.
The selected data and alarm bit are stored in buffer memory 1
6 is a write control circuit that generates a write destination address for writing in response to the write clock WCK.
【００１９】リードアドレス制御回路１８４は、主制御
回路１８６の制御の下に読出しアドレスを生成して、バ
ッファメモリ１６に蓄積されたデータおよび警報ビット
をそれぞれ読み出す読出し制御回路であり、本実施形態
では、バッファメモリ１６への読出しアドレスと同様の
アドレス、つまりいずれの端末からのデータに対応する
警報ビットであるかを表わす読出しアドレスを警報変換
部２０に供給して指示する端末指示機能を含む。主制御
回路１８６は、ライトアドレス制御回路１８２およびリ
ードアドレス制御回路１８４を制御して所定の多重化規
則に従ってデータを多重化する主制御部であり、本実施
形態では、入力変換部１０のいずれの低速側入力１００
Ａ〜１００Ｎにいずれの種類の端末が収容されているか
を表わす種別ビットを警報変換部２０の警報種別メモリ
２０４にあらかじめ登録しておく登録制御機能を含む。
たとえば、主制御回路１８６には、図示しない入力装置
が接続されて、初期設定の際あるいは端末位置を変更し
た際に、それらの端末の種別ビットの登録を行なう。The read address control circuit 184 is a read control circuit that generates a read address under the control of the main control circuit 186 and reads out the data and the alarm bit stored in the buffer memory 16, respectively. And a terminal instruction function of supplying an address similar to the read address to the buffer memory 16, that is, a read address indicating an alarm bit corresponding to data from which terminal to the alarm conversion unit 20 and instructing it. The main control circuit 186 is a main control unit that controls the write address control circuit 182 and the read address control circuit 184 to multiplex data according to a predetermined multiplexing rule. In the present embodiment, any one of the input conversion units 10 is used. Low speed input 100
It includes a registration control function of preliminarily registering a type bit indicating which type of terminal is accommodated in A to 100N in the alarm type memory 204 of the alarm conversion unit 20.
For example, an input device (not shown) is connected to the main control circuit 186, and registers the type bits of the terminals at the time of initial setting or when the terminal position is changed.
【００２０】警報変換部２０は、バッファメモリ１６か
ら読み出された警報ビットにより表わす端末毎の警報情
報を網側で識別可能な警報信号に変換する変換回路であ
り、本実施形態では、警報種別メモリ２０４と、警報変
換テーブル２０６とを含む。警報種別メモリ２０４は、
収容された端末の種別を表わす種別ビットがその収容位
置に応じてあらかじめ登録された記憶回路であり、本実
施形態では、制御部１８のリードアドレス制御回路１８
４からの読出しアドレスに基づいてその警報ビットに対
応する端末の種別ビットが読み出される。種別ビット
は、たとえば４ビットにより表わされて、１６種類まで
の端末の種別を識別可能となっている。端末種別として
は主に端末の伝送容量あるいは発信情報の種類などを含
む。警報変換テーブル２０６は、バッファメモリ１６か
ら読み出された警報ビットおよび警報種別メモリ２０４
から読み出された種別ビットに基づいて、それらを網側
のノード装置により識別可能な警報信号に変換する変換
回路であり、本実施形態ではたとえば、図２に示すよう
に、４ビットの警報ビット（１〜４）および４ビットの
種別ビット（Ａ〜Ｄ）を読出しアドレスとして受けて、
そのアドレスにより指示された伝送路警報データ（ｄ０
〜ｄ７）が警報信号として読み出される記憶回路であ
る。警報信号は、たとえば８ビットにより表わされて、
警報別および端末種別により２５６種類記憶されてい
る。変換された警報信号は出力変換部２２に供給され
る。The alarm conversion unit 20 is a conversion circuit that converts alarm information for each terminal represented by the alarm bit read from the buffer memory 16 into an alarm signal that can be identified on the network side. It includes a memory 204 and an alarm conversion table 206. The alarm type memory 204
The type bit indicating the type of the accommodated terminal is a storage circuit registered in advance according to the accommodation position. In the present embodiment, the read address control circuit 18 of the control unit 18
Based on the read address from No. 4, the terminal type bit corresponding to the alarm bit is read. The type bit is represented by, for example, 4 bits, and can identify up to 16 types of terminals. The terminal type mainly includes the transmission capacity of the terminal or the type of transmission information. The alarm conversion table 206 stores the alarm bits read from the buffer memory 16 and the alarm type memory 204.
Is a conversion circuit for converting them into an alarm signal identifiable by a node device on the network side based on the type bits read from the network. In the present embodiment, for example, as shown in FIG. (1 to 4) and 4 type bits (A to D) are received as read addresses,
The transmission path alarm data (d0
To d7) are storage circuits that are read as alarm signals. The alarm signal is represented by, for example, 8 bits,
256 types are stored according to alarm type and terminal type. The converted alarm signal is supplied to the output converter 22.
【００２１】図１に戻って、出力変換部２２は、バッフ
ァメモリ１６からのデータと警報変換部２０からの警報
信号とを受けて、これらを専用線により伝送する所定の
伝送フレームに形成して出力する出力回路であり、本実
施形態では、データ側のパラレル−シリアル変換回路
（Ｐ／Ｓ）２２２と、警報側のパラレル−シリアル変換
回路（Ｐ／Ｓ）２２４と、フレーム生成回路２２６とを
含む。データ側のパラレル−シリアル変換回路２２２
は、バッファメモリ１６から８ビットパラレルに読み出
されたデータをビットシリアルに変換する変換回路であ
る。警報側のパラレル−シリアル変換回路２２４は、警
報変換部２０から８ビットパラレルに読み出された警報
信号をビットシリアルに変換する変換回路である。フレ
ーム生成回路２２６は、たとえば図３に示すように、１
フレーム当たり９６タイムスロット（ＴＳ）の多重化デ
ータに、２タイムスロットのステータスビット（ＳＴ）
および５ビットのフレームビット（Ｆ）を付加して６．
３Mbpsの伝送フレームを形成するフレーム形成回路であ
り、本実施形態では、２タイムスロット×６４マルチに
形成されたステータスビットＳＴにおいて、各端末が多
重化されるタイムスロットに対応したビットに警報信号
を挿入する。もちろん、ステータスビットＳＴにはフレ
ーム同期信号を含み、他に９６ＴＳ毎のパリティビット
が付加される。フレームビットＦは４マルチにより構成
され、６Ｍインタフェースに関する通知ビットおよびＣ
ＲＣビットなどが含まれる。Returning to FIG. 1, the output converter 22 receives the data from the buffer memory 16 and the alarm signal from the alarm converter 20 and forms them into a predetermined transmission frame to be transmitted by a dedicated line. In the present embodiment, the output circuit includes a data-side parallel-serial conversion circuit (P / S) 222, an alarm-side parallel-serial conversion circuit (P / S) 224, and a frame generation circuit 226. Including. Data side parallel-serial conversion circuit 222
Is a conversion circuit for converting data read in 8-bit parallel from the buffer memory 16 into bit-serial data. The alarm-side parallel-serial conversion circuit 224 is a conversion circuit that converts an alarm signal read from the alarm conversion unit 20 in 8-bit parallel into bit serial. The frame generation circuit 226, as shown in FIG.
In the multiplexed data of 96 time slots (TS) per frame, the status bits (ST) of two time slots
And 5 frame bits (F) are added.
This is a frame forming circuit that forms a 3 Mbps transmission frame. In the present embodiment, in the status bits ST formed in 2 timeslots × 64 multis, an alarm signal is transmitted to a bit corresponding to a time slot in which each terminal is multiplexed. insert. Of course, the status bit ST includes a frame synchronization signal, and additionally a parity bit for every 96 TS. The frame bit F is composed of 4 multiplexes.
RC bit and the like are included.
【００２２】上記のような構成において、まず、管理者
は、初期設定の際あるいは端末位置を変更した際に入力
変換部１０のいずれの低速側入力１００Ａ〜１００Ｎに
いずれの種別の端末が収容されているかを主制御回路１
８６を介して登録しておく。この際、主制御回路１８６
では、その多重化順序に応じて警報変換部２０の警報種
別メモリ２０４に、それぞれの端末毎のデータ位置に従
ってそれぞれの端末毎の種別ビットをあらかじめ書き込
んでおく。次に、動作状態において、それぞれの端末か
らのデータが入力変換部１０に供給されると、フレーム
終端回路１０２Ａ〜１０２Ｎでは、低速側入力１００Ａ
〜１００Ｎを介して入力するデータをそれぞれフレーム
毎に終端して、その同期検出および誤り検出を実行し
て、端末側に異常が発生しているか否かを検出しつつ、
それぞれ同期をとったデータを速度変換回路１０４Ａ〜
１０４Ｎにそれぞれ供給する。その際、端末側に異常が
発生していると、フレーム終端回路１０２Ａ〜１０２Ｎ
では、その異常を表わす警報ビットを生成して対応の警
報側のシリアルパラレル変換回路１０８Ａ〜１０８Ｎに
供給する。たとえば、第２の入力１００Ｂからのデータ
に同期はずれが発生しているとすると、その警報ビット
が第２の警報側シリアルパラレル変換回路１０８Ｂに供
給される。In the above-described configuration, first, at the time of initial setting or when the terminal position is changed, the administrator stores any type of terminal in any of the low-speed side inputs 100A to 100N of the input conversion unit 10. Main control circuit 1
86 is registered. At this time, the main control circuit 186
Then, the type bits for each terminal are written in advance in the alarm type memory 204 of the alarm conversion unit 20 according to the multiplexing order in accordance with the data position for each terminal. Next, in the operation state, when data from each terminal is supplied to the input conversion unit 10, the frame termination circuits 102A to 102N output the low-speed side input 100A.
Ｎ100N is terminated for each frame, and the synchronization detection and error detection are executed to detect whether or not an abnormality has occurred on the terminal side.
Each of the synchronized data is converted into a speed conversion circuit 104A-
104N. At this time, if an abnormality has occurred on the terminal side, the frame termination circuits 102A to 102N
Then, an alarm bit indicating the abnormality is generated and supplied to the corresponding alarm-side serial / parallel conversion circuits 108A to 108N. For example, assuming that the data from the second input 100B is out of synchronization, the alarm bit is supplied to the second alarm-side serial / parallel conversion circuit 108B.
【００２３】一方、フレーム終端回路１０２Ａ〜１０２
Ｎにより終端されたデータは、データ速度変換回路１０
４Ａ〜１０４Ｎにおいて順次蓄積されてそれぞれ高速に
読み出されてデータ側のシリアルパラレル変換回路１０
６Ａ〜１０６Ｎに順次供給される。これにより、それぞ
れの端末からのデータがデータ側のシリアルパラレル変
換回路１０６Ａ〜１０６Ｎにより８ビットパラレルに変
換されて、データセレクタ回路１２に順次供給される。
他方、警報セレクタ回路１４には、たとえば上記のよう
に第２のフレーム終端回路１０２Ｂにより検出された警
報ビットが第２のシリアルパラレル変換回路１０８Ｂに
おいて４ビットパラレルに変換されて供給される。On the other hand, frame termination circuits 102A-102
The data terminated by N
4A to 104N, which are sequentially stored, read out at high speed, and read from the data side serial / parallel conversion circuit 10.
6A to 106N. As a result, data from each terminal is converted into 8-bit parallel data by the serial / parallel conversion circuits 106A to 106N on the data side and sequentially supplied to the data selector circuit 12.
On the other hand, the alarm bit detected by the second frame termination circuit 102B, for example, is converted to 4-bit parallel by the second serial-parallel conversion circuit 108B and supplied to the alarm selector circuit 14 as described above.
【００２４】次に、主制御回路１８６の制御の下にライ
トアドレス制御回路１８２からデータセレクタ回路１２
および警報セレクタ回路１４に選択信号が供給される
と、データセレクタ回路１２ではたとえば第１〜第Ｎの
順にシリアルパラレル変換回路１０６Ａ〜１０６Ｎから
のデータを選択し、同様に、警報セレクタ回路１４では
第１〜第Ｎの順にシリアルパラレル変換回路１０８Ａ〜
１０８Ｎからの警報ビットを選択する。この場合、デー
タセレクタ回路１２により第２のシリアルパラレル変換
回路１０６Ｂからのデータを選択すると、これに応動し
て警報セレクタ回路１４では第２のシリアルパラレル変
換回路１０８Ｂからの警報ビットを選択して、それぞれ
バッファメモリ１６に供給する。Next, under the control of the main control circuit 186, the write address control circuit 182 sends the data selector circuit 12
When the selection signal is supplied to the alarm selector circuit 14, the data selector circuit 12 selects the data from the serial / parallel conversion circuits 106A to 106N in the first to Nth order, for example. 1st to Nth serial-parallel conversion circuit 108A
Select the alert bit from 108N. In this case, when the data from the second serial / parallel conversion circuit 106B is selected by the data selector circuit 12, the alarm selector circuit 14 selects the alarm bit from the second serial / parallel conversion circuit 108B in response to the selection. Each is supplied to the buffer memory 16.
【００２５】次に、バッファメモリ１６に、ライトアド
レス制御回路１８２から書込みアドレスがライトクロッ
クＷＣＫに応動して供給されると、データセレクタ回路
１２により順次選択されたデータと警報セレクタ回路１
４により選択された警報ビットがそのアドレスに順次蓄
積される。次に、バッファメモリ１６にたとえば９６タ
イムスロット分のデータが蓄積されると、主制御回路１
８６はリードアドレス制御回路１８４を駆動してバッフ
ァメモリ１６に所定の順序により読出しアドレスを供給
する。これにより、バッファメモリ１６から読み出され
たデータは順次出力変換部２２に供給され、これととも
にバッファメモリ１６から読み出された警報ビットは警
報変換部２０に供給される。この際、リードアドレス制
御回路１８４からその読み出し順序に応じていずれの端
末からのデータを読み出したかを区別するアドレスが警
報変換部２０の警報種別メモリ２０４に供給されて、た
とえば、第２の端末からのデータとともにその警報ビッ
トが読み出されると、警報種別メモリ２０４から第２の
端末の種別を表わす種別ビットが読み出されて警報変換
テーブル２０６に供給される。Next, when the write address is supplied from the write address control circuit 182 to the buffer memory 16 in response to the write clock WCK, the data sequentially selected by the data selector circuit 12 and the alarm selector circuit 1
The alarm bits selected by 4 are sequentially stored at that address. Next, when data for, for example, 96 time slots is accumulated in the buffer memory 16, the main control circuit 1
86 drives the read address control circuit 184 to supply read addresses to the buffer memory 16 in a predetermined order. As a result, the data read from the buffer memory 16 is sequentially supplied to the output converter 22, and the alarm bits read from the buffer memory 16 are supplied to the alarm converter 20. At this time, an address for discriminating from which terminal data has been read from the read address control circuit 184 in accordance with the read order is supplied to the alarm type memory 204 of the alarm conversion unit 20, and, for example, from the second terminal. When the alarm bit is read together with the data of the second terminal, the type bit indicating the type of the second terminal is read from the alarm type memory 204 and supplied to the alarm conversion table 206.
【００２６】次に、警報変換テーブル２０６にバッファ
メモリ１６から読み出された警報ビットと警報種別メモ
リ２０４からの種別ビットが供給されると、それらのビ
ットにより表わされるアドレスによって指定された警報
信号が警報変換テーブル２０６から読み出されて出力変
換部２２に供給される。一方、バッファメモリ１６から
読み出されたデータは、出力変換部２２のパラレルシリ
アル変換回路２２２によりビットシリアルに変換されて
フレーム生成回路２２６に供給され、フレーム生成回路
２２６により９６タイムスロットのデータフレームが形
成される。この際、警報変換テーブル２０６から読み出
された警報信号は、パラレルシリアル変換回路２２４に
よりビットシリアルに変換されてフレーム生成回路２２
６に供給される。この結果、フレーム生成回路２２６
は、たとえばデータフレームの第２のタイスロットのデ
ータに対応して警報信号を受けると、これをたとえばそ
の位置に対応した所定のマルチフレームのステータスビ
ットに挿入して、専用線により伝送するフレームを形成
する。形成された伝送フレームは、専用線を介して網に
伝送される。これにより、網のノード装置では、マルチ
フレームのステータスビットの位置からいずれの端末か
を検出して、その警報信号により表わされる警報の種類
および端末の種別を識別して、たとえば第２の端末にお
いて異常が発生していることを検出する。Next, when the alarm bit read from the buffer memory 16 and the type bit from the alarm type memory 204 are supplied to the alarm conversion table 206, the alarm signal specified by the address represented by those bits is output. The information is read from the alarm conversion table 206 and supplied to the output conversion unit 22. On the other hand, the data read from the buffer memory 16 is converted to bit-serial by the parallel-serial conversion circuit 222 of the output conversion unit 22 and supplied to the frame generation circuit 226. It is formed. At this time, the alarm signal read from the alarm conversion table 206 is bit-serial converted by the parallel / serial conversion circuit 224 and
6. As a result, the frame generation circuit 226
When an alarm signal is received, for example, corresponding to the data of the second tie slot of the data frame, the alarm signal is inserted into, for example, a status bit of a predetermined multiframe corresponding to the position, and the frame transmitted by the dedicated line is transmitted. Form. The formed transmission frame is transmitted to the network via a dedicated line. Thereby, the node device of the network detects which terminal is from the position of the status bit of the multiframe, identifies the type of alarm and the type of terminal represented by the alarm signal, and, for example, in the second terminal. Detects that an error has occurred.
【００２７】以下同様に、端末側において異常が発生す
ると、入力変換部１０のフレーム終端回路１０２Ａ〜１
０２Ｎによってその異常を検出して警報ビットを生成
し、警報側のシリアルパラレル変換回路１０８Ａ〜１０
８Ｎに供給する。シリアルパラレル変換回路１０８Ａ〜
１０８Ｎからの警報ビットは、データセレクタ回路１２
においてその対応のデータを選択する際に、警報セレク
タ回路１４によって選択されて、バッファメモリ１６に
そのデータと同じアドレスに書き込まれて、さらにその
データとともに読み出される。データとともに警報ビッ
トが読み出されると、リードアドレス制御回路１８４の
読出し制御により警報種別メモリ２０４からその端末の
種別ビットが読み出されて警報変換テーブル２０６に供
給され、警報ビットおよび種別ビットで表わされるアド
レスにより警報変換テーブル２０６からそれらに対応す
る警報信号が読み出されて出力変換部２２に供給され
る。これにより、出力変換部２２では、バッファメモリ
１６からのデータを専用線により伝送する多重化フレー
ムに形成した際に、警報変換部２０からの警報信号をそ
の端末位置に応じて所定のマルチフレームのステータス
ビットに挿入して、これを専用線に送出する。この結
果、網側のノード装置では、専用線を介して伝送される
ステータスビットを検出して、そのステータスビットの
マルチフレームでの位置からいずれの端末かを検出し
て、その警報信号により表わされる警報の種類および端
末の種別を識別して、いずれの端末においてどのような
異常が発生しているかを検出する。Similarly, if an abnormality occurs on the terminal side, the frame termination circuits 102A to 102A of the input conversion unit 10
02N, the abnormality is detected, an alarm bit is generated, and the alarm-side serial / parallel conversion circuits 108A to 108N are detected.
8N. Serial / parallel conversion circuit 108A-
The alarm bit from 108N is output from the data selector circuit 12
When the corresponding data is selected, the data is selected by the alarm selector circuit 14, written into the buffer memory 16 at the same address as the data, and read out together with the data. When the alarm bit is read together with the data, the type bit of the terminal is read from the alarm type memory 204 by the read control of the read address control circuit 184 and supplied to the alarm conversion table 206, and the address represented by the alarm bit and the type bit is read. Then, the corresponding alarm signals are read from the alarm conversion table 206 and supplied to the output conversion unit 22. Thus, when the data from the buffer memory 16 is formed into a multiplexed frame to be transmitted through the dedicated line, the output conversion unit 22 converts the alarm signal from the alarm conversion unit 20 into a predetermined multi-frame according to the terminal position. This is inserted into the status bit and transmitted to the dedicated line. As a result, the node device on the network side detects the status bit transmitted via the leased line, detects which terminal is in the position of the status bit in the multiframe, and indicates the terminal by the alarm signal. The type of alarm and the type of terminal are identified, and what kind of abnormality has occurred in which terminal is detected.
【００２８】以上のように本実施形態の多重化装置によ
れば、端末側において発生した異常をそれぞれフレーム
終端回路１０２Ａ〜１０２Ｎにより検出して、その警報
ビットをデータセレクタ回路１２に応動した警報セレク
タ回路１４により端末毎のデータに対応して選択して、
バッファメモリ１６に対応のデータとともに書き込みお
よび読み出すので、多重化したデータを読み出す際にそ
のデータに対応した警報ビットを的確に読み出すことが
できる。その際、リードアドレス制御回路１８４の制御
により端末毎にあらかじめ記憶された種別ビットを警報
種別メモリ２０４から読み出してそれら警報ビットおよ
び種別ビットにより表わす警報情報を警報変換テーブル
２０６により網側において識別可能な警報情報に有効に
変換することができる。さらに、出力変換部２２では、
フレーム生成回路２２６において端末毎のデータに応動
して警報信号を受けて、これをマルチフレームにより表
わすステータスビットの所定の位置に割り付けて伝送す
るので、網のノード装置ではマルチフレームのステータ
スビットの位置からいずれの端末の警報信号であるかを
検出することができ、警報信号の内容からどのような端
末にどのような異常が発生したかを有効に識別すること
ができる。したがって、複数の端末からのデータを多重
化して所定のディジタル網に接続された高速ディジタル
専用線を介して伝送する場合に、他の加入者と同様に保
守および管理を網側において有効に実施することができ
る。As described above, according to the multiplexing apparatus of the present embodiment, the abnormalities occurring on the terminal side are detected by the frame termination circuits 102A to 102N, respectively, and the alarm bit corresponding to the data selector circuit 12 is output in response to the alarm bit. Select according to the data for each terminal by the circuit 14,
Since the data is written to and read from the buffer memory 16 together with the corresponding data, the alarm bit corresponding to the multiplexed data can be accurately read when the multiplexed data is read. At this time, under the control of the read address control circuit 184, the type bits stored in advance for each terminal are read from the alarm type memory 204, and the alarm information represented by the alarm bits and the type bits can be identified on the network side by the alarm conversion table 206. It can be effectively converted to alarm information. Further, in the output conversion unit 22,
The frame generation circuit 226 receives the alarm signal in response to the data of each terminal, allocates the alarm signal to a predetermined position of the status bit represented by the multiframe, and transmits it. It is possible to detect which terminal the alarm signal is from, and it is possible to effectively identify which terminal has generated an abnormality from the content of the alarm signal. Therefore, when multiplexing data from a plurality of terminals and transmitting the multiplexed data through a high-speed digital leased line connected to a predetermined digital network, maintenance and management are effectively performed on the network side in the same manner as other subscribers. be able to.
【００２９】次に、図４には本発明による多重化装置の
他の実施形態が示されている。本実施形態においては、
たとえば図５に示すように、企業内の複数の区域ａ〜ｈ
にそれぞれ分散して配置された複数の端末ＴＥからのデ
ータを端末多重化装置５０ａ〜５０ｈにより多重化し
て、さらにその中から実際に配置された端末ＴＥからの
データのみを専用線多重化装置６０により選択して高速
ディジタル専用線３００により伝送する多重化フレーム
に形成する場合を例に挙げて説明する。特に、本実施形
態による多重化装置６０は、端末多重化装置からの有効
データの位置をあらかじめ記憶したデータカウントメモ
リ１９０と、バッファメモリ１６のいずれのアドレス
に、いずれの端末ＴＥからのデータを割り付けるかをあ
らかじめ記憶したライトアドレスメモリ１９４と、を含
み、その割り付け位置に対応して警報変換部２０の警報
種別メモリ２０４に端末毎の種別を表わす種別ビットが
あらかじめ登録される点が主な特徴点である。なお、図
４において、図１と同様の部分には同符号を付してその
説明は簡略化する。Next, FIG. 4 shows another embodiment of the multiplexer according to the present invention. In the present embodiment,
For example, as shown in FIG.
Are multiplexed by the terminal multiplexing devices 50a to 50h, and only the data from the terminal TE actually disposed therein are multiplexed by the dedicated line multiplexing device 60. In the following, an example in which a multiplexed frame is selected and formed into a multiplexed frame transmitted by the high-speed digital dedicated line 300 will be described. In particular, the multiplexing device 60 according to the present embodiment allocates data from any terminal TE to any address of the buffer memory 16 and the data count memory 190 in which the position of valid data from the terminal multiplexing device is stored in advance. And a write address memory 194 in which the type bits indicating the type of each terminal are registered in advance in the alarm type memory 204 of the alarm conversion unit 20 in accordance with the allocation position. It is. In FIG. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be simplified.
【００３０】図５を参照すると、本実施形態では、たと
えば８つの区域ａ〜ｈに、それぞれ６４kbps端末ＴＥが
所望の台数づつ配置されている。たとえば、区域ａに１
０台、区域ｂに３台、区域ｃに３４台、区域ｄに３台、
区域ｅに５台、区域ｆに２５台、区域ｇに４台、区域ｈ
に５台づつ合計８９台の６４kbps端末ＴＥが配置されて
おり、全端末数は、６．３Mbpsの専用線３００の伝送フ
レームに収容可能な６４kbps端末が９６台以下の端末数
となっている。もちろん、全端末の伝送容量が６．３Mb
ps以下であれば、それぞれの区域の端末数は任意の数で
よい。また、たとえば、区域ｂ，ｆなどには２４台また
は３２台の６４kbps端末の代わりに１．５Mbpsあるいは
２．０Mbpsの端末が収容されていてもよい。それぞれの
区域ａ〜ｈに配置された端末ＴＥは、それぞれ端末多重
化装置５０ａ〜５０ｈに収容される。Referring to FIG. 5, in this embodiment, a desired number of 64 kbps terminals TE are arranged in, for example, eight sections a to h. For example, 1
0, 3 in area b, 34 in area c, 3 in area d,
5 in area e, 25 in area f, 4 in area g, area h
A total of 89 64 kbps terminals TE are arranged in five, and the total number of terminals is 96 or less 64 kbps terminals that can be accommodated in the transmission frame of the 6.3 Mbps dedicated line 300. Of course, the transmission capacity of all terminals is 6.3Mb
As long as it is equal to or less than ps, the number of terminals in each area may be any number. In addition, for example, 1.5 or 2.0 Mbps terminals may be accommodated in the areas b, f, etc. instead of 24 or 32 64 kbps terminals. The terminals TE arranged in the respective areas a to h are accommodated in the terminal multiplexers 50a to 50h, respectively.
【００３１】端末多重化装置５０ａ〜５０ｈは、複数の
端末ＴＥからのデータを時分割多重して伝送するそれぞ
れ周知の時分割多重化装置であり、本実施形態では、そ
れぞれの区域ａ〜ｈの所定の個所に設置されて、その区
域に配置された端末容量以上の端末ＴＥを収容可能なそ
れぞれ多重化装置である。より具体的には、たとえば区
域ａの端末多重化装置５０ａは、６４kbps端末を２４台
分収容可能なそれぞれ低速側入力を有し、その区域ａに
配置された１０台の６４kbps端末ＴＥが任意の入力にそ
れぞれ接続されている。その高速側には、端末が接続さ
れていない空きデータを含む２４台分のデータが時分割
多重された２４タイムスロットのフレームを伝送する
１．５Mbpsの伝送容量を有する伝送線５２ａが接続され
ている。この場合、１．５Mbpsの伝送フレームには、フ
レーム同期信号が付加され、さらに符号誤りを検出可能
なＣＲＣ符号などが含まれている。The terminal multiplexing devices 50a to 50h are well-known time division multiplexing devices for transmitting data from a plurality of terminals TE in a time-division multiplexing manner. Each multiplexing device is installed at a predetermined location and can accommodate a terminal TE having a capacity equal to or greater than the terminal capacity arranged in the area. More specifically, for example, the terminal multiplexer 50a in the area a has a low-speed side input capable of accommodating 24 64 kbps terminals, and ten 64 kbps terminals TE arranged in the area a are arbitrary. Each is connected to an input. On the high-speed side, a transmission line 52a having a transmission capacity of 1.5 Mbps for transmitting a frame of 24 time slots obtained by time-division multiplexing data of 24 units including free data to which no terminal is connected is connected. I have. In this case, a transmission frame of 1.5 Mbps includes a frame synchronization signal, and further includes a CRC code capable of detecting a code error.
【００３２】同様に、区域ｂ，ｄ，ｅ，ｇ，ｈには、区
域ａの端末多重化装置５０Ａと同様な６４kbps端末を２
４台分収容可能な時分割多重化装置５０ｂ，５０ｄ，５
０ｅ，５０ｇ，５０ｈがそれぞれ設置されて、その区域
の端末ＴＥを低速側入力にそれぞれ収容し、高速側に
１．５Mbpsの伝送線５２ｂ，５２ｄ，５２ｅ，５２ｇ，
５２ｈがそれぞれ接続されている。一方、区域ｃの端末
多重化装置５０ｃは、６４kbps端末を９６台分収容可能
な時分割多重化装置であり、低速側入力に３４台の６４
kbps端末ＴＥを収容して、高速側に６．３Mbpsの伝送線
５２ｃが接続されている。また、区域ｆの端末多重化装
置５０ｆは、６４kbps端末を３２台分収容可能な時分割
多重化装置であり、低速側に２５台の端末ＴＥを収容し
て、高速側に２．０Mbpsの伝送線５２ｆが接続されてい
る。それぞれの端末多重化装置５０ａ〜５０ｈに収容さ
れた伝送線５２ａ〜５２ｈは、それぞれ本実施形態によ
る専用線多重化装置６０の低速側入力に接続されてい
る。Similarly, in the areas b, d, e, g, and h, two 64 kbps terminals similar to the terminal multiplexer 50A in the area a are used.
Time-division multiplexers 50b, 50d, 5 capable of accommodating four units
0e, 50g, and 50h are installed respectively, and terminals TE in the area are accommodated in the low-speed side input, respectively, and 1.5 Mbps transmission lines 52b, 52d, 52e, 52g,
52h are respectively connected. On the other hand, the terminal multiplexer 50c in the area c is a time division multiplexer capable of accommodating 96 64 kbps terminals, and 34 64
A 6.3 Mbps transmission line 52c is connected on the high-speed side to accommodate the kbps terminal TE. The terminal multiplexer 50f in the area f is a time-division multiplexer capable of accommodating 32 64 kbps terminals, accommodating 25 terminals TE on the low-speed side, and transmitting 2.0 Mbps on the high-speed side. Line 52f is connected. The transmission lines 52a to 52h accommodated in the terminal multiplexers 50a to 50h are connected to the low-speed side inputs of the dedicated line multiplexer 60 according to the present embodiment.
【００３３】本実施形態による専用線多重化装置６０
は、端末多重化装置５０ａ〜５０ｈを介して伝送される
それぞれの区域ａ〜ｈの端末ＴＥからのデータを専用線
３００に多重化して伝送する多重化装置であり、本実施
形態では、それぞれ低速側入力に接続された伝送線５２
ａ〜５２ｈからのフレームのうちそれぞれの実際に配置
されている端末ＴＥに対応するスロットのデータを選択
して、専用線３００により伝送するフレームにそれぞれ
割り付ける多重化装置である。より具体的には、本実施
形態による専用線多重化装置６０は、上記実施形態と同
様に、入力変換部１０と、データセレクタ回路１２と、
警報セレクタ回路１４と、バッファメモリ１６と、多重
化制御部１８と、警報変換部２０と、出力変換部２２と
を含む。この中で上記実施形態と異なる点は、多重化制
御部１８に、バッファメモリ１６のいずれのアドレス
に、いずれの端末ＴＥからのデータを割り付けるかをあ
らかじめ記憶した端末位置記憶手段としてのライトアド
レスメモリ１９４を含む点であり、本実施形態では、多
重化制御部１８は、データカウントメモリ１９０と、デ
ータカウント制御回路１９２と、ライトアドレスメモリ
１９４と、リードアドレスカウンタ１９６と、主制御回
路（ＣＰＵ）１９８とを含む。データカウントメモリ１
９０は、データセレクタ回路１２において選択するスロ
ットの順序があらかじめ記憶された記憶回路であり、本
実施形態では、たとえば図６に示すように、低速側のフ
レームの第１タイムスロットＴＳ１から順次空きスロッ
トを除く選択するチャネルの番号を表わす情報を記憶し
ている。たとえば、第１タイムスロットＴＳ１では、チ
ャネルＣＨ７のスロットを除くチャネルＣＨ１からチャ
ネルＣＨ８までの番号を順次記憶し、第２タイムスロッ
トでは第１のタイムスロットＴＳ２と同様のチャネルの
番号をその順序で記憶し、第３タイムスロットではチャ
ネルＣＨ３，５，８を除くチャネルＣＨ１からチャネル
ＣＨ７までを順次記憶し、以下同様に第４タイムスロッ
トＴＳ４から第９６タイムスロットＴＳ９６まで、それ
ぞれ空きスロットを除く順次選択するチャネルの番号を
記憶している。その記憶内容は、それぞれの区域ａ〜ｈ
において端末ＴＥの増減があった際に、主制御回路１９
８を介して書換可能となっている。データカウントメモ
リ１９０からの選択順序を表わす情報は、データカウン
ト制御回路１９２に供給される。The leased line multiplexer 60 according to the present embodiment
Is a multiplexer that multiplexes the data transmitted from the terminals TE in the respective areas a to h transmitted via the terminal multiplexers 50a to 50h onto the dedicated line 300 and transmits the data. Transmission line 52 connected to the side input
This is a multiplexing device that selects data of a slot corresponding to the terminal TE actually arranged from each of the frames from a to 52h and allocates the data to a frame transmitted by the dedicated line 300. More specifically, the dedicated line multiplexing device 60 according to the present embodiment includes the input conversion unit 10, the data selector circuit 12,
It includes an alarm selector circuit 14, a buffer memory 16, a multiplex control unit 18, an alarm conversion unit 20, and an output conversion unit 22. Among them, the difference from the above embodiment is that the multiplexing control unit 18 previously stores in which address of the buffer memory 16 data is to be allocated from which terminal TE as a write address memory as terminal position storage means. In this embodiment, the multiplexing control unit 18 includes a data count memory 190, a data count control circuit 192, a write address memory 194, a read address counter 196, and a main control circuit (CPU). 198. Data count memory 1
Reference numeral 90 denotes a storage circuit in which the order of slots selected by the data selector circuit 12 is stored in advance. In the present embodiment, as shown in FIG. 6, for example, as shown in FIG. And information indicating the number of the channel to be selected, except for. For example, in the first time slot TS1, the numbers from the channel CH1 to the channel CH8 except for the slot of the channel CH7 are sequentially stored, and in the second time slot, the channel numbers similar to those in the first time slot TS2 are stored in that order. Then, in the third time slot, the channels CH1 to CH7 except for the channels CH3, 5, and 8 are sequentially stored, and similarly in the same manner, the fourth time slot TS4 to the 96th time slot TS96 are sequentially selected except for the empty slots. The channel number is stored. The stored contents are the respective areas a to h
The main control circuit 19
8 is rewritable. Information indicating the selection order from data count memory 190 is supplied to data count control circuit 192.
【００３４】データカウント制御回路１９２は、データ
カウントメモリ１９０からの情報に基づいてデータセレ
クタ回路１２および警報セレクタ回路１４にいずれのデ
ータおよび警報ビットを選択するかを表わす選択信号を
供給するセレクタ制御回路であり、本実施形態では、デ
ータセレクタ回路１２および警報セレクタ回路１４にそ
れぞれのタイムスロット毎に選択信号を供給した際にこ
れに応動するタイミング信号をライトアドレスメモリ１
９４に供給する。ちなみに、選択されないスロットのデ
ータは、データセレクタ回路１２において破棄される。
ライトアドレスメモリ１９４は、バッファメモリ１６に
書込みアドレスを供給する書込み制御回路であり、本実
施形態では、データカウント制御回路１９２からのタイ
ミング信号に応動してその書込みアドレスをバッファメ
モリ１６に供給する。リードアドレスカウンタ１９６
は、バッファメモリ１６に読出しアドレスを供給する読
出し制御回路であり、本実施形態では、専用線３００の
伝送速度６．３Mbpsに応動したリードクロックＲＣＫに
基づいて順次更新した読出しアドレスをバッファメモリ
１６に供給し、これと同様のアドレスを警報種別メモリ
２０４へ供給する。主制御回路１９８は、初期設定の際
または端末の増減があった際に、データカウントメモリ
１９０への端末多重化装置からの有効データの情報の登
録およびライトアドレスメモリ１９４への端末毎のデー
タ位置を表わす情報の登録およびそのデータ位置に対応
した端末毎の種別ビットの警報種別メモリ２０４への登
録を制御する位置登録制御回路を含む。Data count control circuit 192 is a selector control circuit for supplying a selection signal indicating which data and alarm bit to select to data selector circuit 12 and alarm selector circuit 14 based on information from data count memory 190. In this embodiment, when a selection signal is supplied to the data selector circuit 12 and the alarm selector circuit 14 for each time slot, a timing signal corresponding to the selection signal is written to the write address memory 1.
94. Incidentally, the data of the slot not selected is discarded in the data selector circuit 12.
The write address memory 194 is a write control circuit that supplies a write address to the buffer memory 16. In this embodiment, the write address memory 194 supplies the write address to the buffer memory 16 in response to a timing signal from the data count control circuit 192. Read address counter 196
Is a read control circuit for supplying a read address to the buffer memory 16. In the present embodiment, the read address sequentially updated based on the read clock RCK corresponding to the transmission speed 6.3 Mbps of the dedicated line 300 is stored in the buffer memory 16. And the same address is supplied to the alarm type memory 204. The main control circuit 198 registers the information of valid data from the terminal multiplexing device in the data count memory 190 and stores the data position of each terminal in the write address memory 194 at the time of initialization or when the number of terminals increases or decreases. And a position registration control circuit for controlling the registration of the type bit for each terminal corresponding to the data position in the alarm type memory 204.
【００３５】上記のような構成において、まず、それぞ
れの区域ａ〜ｈでは、それぞれの端末ＴＥからのデータ
が端末多重化装置５０ａ〜５０ｈにより時分割されてそ
れぞれのフレームに割り付けられる。たとえば、区域ａ
では、図６に示すように、１フレーム当たり２４タイム
スロットのフレームに、第１の端末ＴＥからのデータが
その接続されたチャネルＣＨ１−１となる第１タイムス
ロットＴＳ１に割り付けられ、第２の端末ＴＥからのデ
ータがチャネルＣＨ１−２となる第２タイムスロットＴ
Ｓ２に割り付けられ、以下第３〜第１０の端末ＴＥから
のデータがそれぞれ接続された位置に相当するタイムス
ロットにそれぞれ割り付けられる。この際、端末が接続
されていないタイムスロットは、空きデータとして割り
付けられる。それぞれのデータが割り付けられたフレー
ムは、フレーム同期信号およびデータ誤りを検出するＣ
ＲＣ符号などが付加されて、伝送線５２ａを介して専用
線多重化装置６０に第１のチャネルＣＨ１として伝送さ
れる。同様に、区域Ｂでは、３台の端末ＴＥからのデー
タが２４タイムスロットのフレームにそれぞれ割り付け
られて伝送線５２ｂを介して第２のチャネルＣＨ２とし
て専用線多重化装置６０に伝送される。In the above configuration, first, in each of the areas a to h, data from each terminal TE is time-divided by the terminal multiplexers 50a to 50h and allocated to each frame. For example, area a
Then, as shown in FIG. 6, data from the first terminal TE is allocated to a first time slot TS1 serving as a connected channel CH1-1 in a frame of 24 time slots per frame, and Second time slot T in which data from terminal TE becomes channel CH1-2
S2, and thereafter, data from the third to tenth terminals TE are respectively allocated to time slots corresponding to the connected positions. At this time, a time slot to which no terminal is connected is allocated as free data. The frame to which each data is allocated is a frame synchronization signal and a C that detects a data error.
An RC code or the like is added and transmitted as the first channel CH1 to the dedicated line multiplexer 60 via the transmission line 52a. Similarly, in the zone B, data from the three terminals TE are respectively allocated to frames of 24 time slots and transmitted to the leased line multiplexer 60 as the second channel CH2 via the transmission line 52b.
【００３６】同様に、区域ｃでは、３４台の端末ＴＥか
らのデータが９６タイムスロットのフレームにそれぞれ
割り付けられて伝送線５２ｃを介して第３のチャネルＣ
Ｈ３として専用線多重化装置６０に伝送される。以下同
様に、区域ｄ，ｅ，ｇ，ｈでは、それぞれ２４タイムス
ロットのフレームにそれぞれの端末ＴＥからのデータが
割り付けられて、それぞれの伝送線５２ｄ，５２ｅ，５
２ｇ，５２ｈを介して第４、第５、第７、第８のチャネ
ルＣＨ４，ＣＨ５，ＣＨ７，ＣＨ８として専用線多重化
装置６０にそれぞれ伝送される。また、区域ｆでは、３
２タイムスロットのフレームに２５台の端末ＴＥからの
データがそれぞれ割り付けられて、その伝送線５２ｆを
介して第６のチャネルＣＨ６として専用線多重化装置６
０に伝送される。Similarly, in the area c, data from 34 terminals TE is allocated to a frame of 96 time slots, respectively, and the third channel C is transmitted via the transmission line 52c.
H3 is transmitted to the dedicated line multiplexer 60. Similarly, in the sections d, e, g, and h, data from each terminal TE is allocated to a frame of 24 time slots, and the transmission lines 52d, 52e, 5
The signals are transmitted to the leased line multiplexer 60 as fourth, fifth, seventh, and eighth channels CH4, CH5, CH7, and CH8 via 2g and 52h, respectively. In the area f, 3
Data from the 25 terminals TE is allocated to each frame of two time slots, and the dedicated line multiplexer 6 is used as the sixth channel CH6 via the transmission line 52f.
0 is transmitted.
【００３７】次に、それぞれの伝送線５２ａ〜５２ｈか
らそれぞれのチャネルＣＨ１〜ＣＨ８のフレームを受け
た専用線多重化装置６０は、入力変換部１０のフレーム
終端回路１０２Ａ〜１０２Ｎによりそれぞれのフレーム
毎に終端して、その同期はずれあるいはデータ誤りがあ
るか否かを検出する。異常があれば、その異常を表わす
警報ビットを生成して、これをそのチャネルのデータ位
置に同期して警報側のシリアルパラレル変換回路１０８
Ａ〜１０８Ｎに供給する。一方、終端されたデータは、
速度変換回路１０４Ａ〜１０４Ｎにより速度変換され
て、それぞれのタイムスロットがデータ側のシリアルパ
ラレル変換回路１０６Ａ〜１０６Ｎにより順次ビットパ
ラレルに変換される。８ビットパラレルに変換されたデ
ータは、データセレクタ回路１２により第１タイムスロ
ットＴＳ１から順次、端末ＴＥに対応するチャネルのデ
ータが選択されてバッファメモリ１６に蓄積され、同時
に警報ビットが発生している場合は、警報セレクタ回路
１４によりそのデータに対応した警報ビットが選択され
てバッファメモリ１６に蓄積される。たとえば、第１タ
イムスロットＴＳ１ではチャネルＣＨ７の空きデータを
除くチャネルＣＨ１からチャネルＣＨ８までのデータが
順次選択されて、バッファメモリ１６に蓄積される。次
いで、第２タイムスロットＴＳ２のそれぞれのチャネル
の端末ＴＥに対応するデータが選択されてバッファメモ
リ１６に順次蓄積され、以降、第３〜第２４のタイムス
ロットのそれぞれのチャネルの端末ＴＥに対応するデー
タが選択されてバッファメモリ１６にそれぞれ蓄積され
る。さらに、第２５タイムスロットＴＳ２５以降では、
第３２タイムスロットＴＳ３２までチャネルＣＨ３とチ
ャネルＣＨ６に端末ＴＥに対応するデータがあれば、そ
れぞれ選択され、第３３タイムスロット以降では第９６
タイムスロットＴＳまでチャネルＣＨ３の端末ＴＥに対
応するデータがそれぞれ選択されてバッファメモリ１６
に蓄積される。同様に、警報ビットはそれぞれのタイム
スロットのデータ位置に応動して選択されてバッファメ
モリ１６に蓄積される。Next, the dedicated line multiplexer 60, which has received the frames of the respective channels CH1 to CH8 from the respective transmission lines 52a to 52h, uses the frame terminating circuits 102A to 102N of the input converter 10 for each frame. At the end, it is detected whether the synchronization is lost or there is a data error. If there is an abnormality, an alarm bit indicating the abnormality is generated, and this is synchronized with the data position of the channel, and the serial-to-parallel conversion circuit 108 on the alarm side is generated.
A to 108N. On the other hand, the terminated data is
The speed is converted by the speed conversion circuits 104A to 104N, and the respective time slots are sequentially converted to bit parallel by the serial / parallel conversion circuits 106A to 106N on the data side. In the data converted into 8-bit parallel data, the data of the channel corresponding to the terminal TE is sequentially selected from the first time slot TS1 by the data selector circuit 12 and stored in the buffer memory 16, and at the same time, an alarm bit is generated. In this case, an alarm bit corresponding to the data is selected by the alarm selector circuit 14 and stored in the buffer memory 16. For example, in the first time slot TS1, data from channel CH1 to channel CH8, excluding the empty data on channel CH7, is sequentially selected and stored in buffer memory 16. Next, data corresponding to the terminal TE of each channel of the second time slot TS2 is selected and sequentially stored in the buffer memory 16, and thereafter, corresponding to the terminal TE of each channel of the third to twenty-fourth time slots. Data is selected and stored in the buffer memory 16 respectively. Further, after the 25th time slot TS25,
If there is data corresponding to the terminal TE in the channel CH3 and the channel CH6 up to the 32nd time slot TS32, they are respectively selected.
The data corresponding to the terminal TE of the channel CH3 is selected up to the time slot TS and the buffer memory 16
Is accumulated in Similarly, the alarm bit is selected and stored in the buffer memory 16 in response to the data position of each time slot.
【００３８】これにより、それぞれのチャネルＣＨ１〜
ＣＨ８に対応するデータおよび警報ビットが選択され
て、バッファメモリ１６に蓄積されると、その蓄積順に
データおよび警報ビットが読み出される。この際、警報
種別メモリ２０４にはバッファメモリ１６への読出しア
ドレスと同様のアドレスが供給されて、その読み出した
データに対応する端末の種別ビットが読み出される。読
み出されたデータは出力変換部２２に順次供給され、警
報ビットおよび種別ビットは上記実施形態と同様に警報
変換部２０により網側のノード装置により識別可能な警
報信号に変換されて出力変換部２２に供給される。次
に、出力変換部２２では、パラレルシリアル変換回路２
２２によりデータをビットシリアルに変換してフレーム
生成回路２２６により９６タイムスロットのデータフレ
ームを生成し、これにパラレルシリアル変換回路２２４
によりビットシリアルに変換した警報信号を所定のマル
チフレームのステータスビットに挿入して専用線３００
により伝送するフレームを生成する。生成されたフレー
ムは、順次専用線３００を介して網に伝送される。網の
ノード装置では、上記実施形態と同様にマルチフレーム
のステータスビットの位置から端末毎の警報信号を検出
して、その種別および警報を識別して異常を検出する。Thus, each of the channels CH1 to CH1
When the data and the alarm bit corresponding to CH8 are selected and stored in the buffer memory 16, the data and the alarm bit are read out in the order of accumulation. At this time, an address similar to the read address to the buffer memory 16 is supplied to the alarm type memory 204, and the terminal type bit corresponding to the read data is read. The read data is sequentially supplied to the output converter 22, and the alarm bit and the type bit are converted by the alarm converter 20 into an alarm signal identifiable by the node device on the network side in the same manner as in the above-described embodiment. 22. Next, in the output conversion unit 22, the parallel-serial conversion circuit 2
22 converts the data into bit-serial, generates a data frame of 96 time slots by the frame generation circuit 226, and converts the data frame into a parallel-serial conversion circuit 224.
The warning signal converted to bit serial by the above is inserted into the status bits of a predetermined multi-frame, and the dedicated line 300
To generate a frame to be transmitted. The generated frames are sequentially transmitted to the network via the dedicated line 300. The node device of the network detects an alarm signal for each terminal from the position of the status bit of the multi-frame, identifies the type and the alarm, and detects an abnormality, as in the above embodiment.
【００３９】以下同様に、それぞれの区域ａ〜ｈにおい
て、それぞれの端末ＴＥからのデータが端末が接続され
ていない空きデータとともに端末多重化装置５０ａ〜５
０ｈにより所定のフレームのタイムスロットに割り付け
られて、それぞれ伝送線５２ａ〜５２ｈを介して専用線
多重化装置６０に伝送されると、専用線多重化装置６０
ではそれぞれのフレームから実際に配置されている端末
ＴＥのデータのみを選択してバッファメモリ１６に蓄積
する。この際、専用線多重化装置６０では、それぞれの
端末多重化装置５０ａ〜５０ｈを介して供給されるフレ
ームを終端してチャネルの異常を検出すると、その異常
を表わす警報ビットを生成して、これをその端末ＴＥの
データとともにバッファメモリ１６に蓄積する。蓄積さ
れたデータおよび警報ビットは同時に読み出されて、デ
ータは９６タイムスロットのフレームに形成される。警
報ビットはその端末の種別ビットとともに警報変換テー
ブル２０６により警報信号に変換され、所定のマルチフ
レームのステータスビットに挿入される。これにより、
専用線３００による伝送フレームが形成されて、網のノ
ード装置に伝送されると、警報信号が挿入されたステー
タスビットのマルチフレームでの位置およびその警報信
号の内容により、いずれの端末にどのような異常が発生
しているかが検出される。Similarly, in each of the areas a to h, the data from the respective terminals TE together with the vacant data to which no terminals are connected are transmitted to the terminal multiplexers 50a to 50a.
0h is allocated to a time slot of a predetermined frame and transmitted to the dedicated line multiplexer 60 via the transmission lines 52a to 52h, respectively.
Then, only the data of the terminal TE actually arranged from each frame is selected and stored in the buffer memory 16. At this time, when the dedicated line multiplexer 60 terminates the frame supplied via each of the terminal multiplexers 50a to 50h and detects a channel abnormality, it generates an alarm bit indicating the abnormality, and Is stored in the buffer memory 16 together with the data of the terminal TE. The stored data and alarm bits are read out simultaneously, and the data is formed into a frame of 96 time slots. The alarm bit is converted into an alarm signal by the alarm conversion table 206 together with the type bit of the terminal, and inserted into a status bit of a predetermined multi-frame. This allows
When a transmission frame formed by the dedicated line 300 is formed and transmitted to the node device of the network, what terminal is assigned to which terminal depending on the position of the status bit in which the alarm signal is inserted in the multiframe and the content of the alarm signal. It is detected whether an error has occurred.
【００４０】以上のように本実施形態によれば、専用線
多重化装置６０によってその低速側のそれぞれのフレー
ムから端末ＴＥに対応するデータのみを選択して、これ
らを専用線３００により伝送するフレームに割り付けて
多重化するので、低速側に接続される伝送線５２（５２
ａ〜５２ｈ）により伝送されるフレームに端末が接続さ
れない空きスロットが含まれる場合であっても、それら
を除いて必要なデータのみを専用線３００に多重化する
ことができる。これにより、専用線多重化装置６０の低
速側に接続される伝送線５２のそれぞれのデータ帯域を
任意のものにすることができ、また、その線数も任意の
数でよい。したがって、端末ＴＥを配置する区域が多い
場合であっても、それぞれの区域に、伝送線５２を布設
して、端末多重化装置５０（５０ａ〜５０ｈ）をそれぞ
れ設置することができる。この場合、それぞれの区域に
配置される端末数が大きく異なる場合であっても、端末
多重化装置６０をその区域の端末数に応じた多重化数と
することができる。この結果、複数の区域に、専用線
（３００）のデータ帯域を越えない範囲であれば、それ
ぞれ任意の数の端末を自在に配置することができる。さ
らに、端末多重化装置に異常が発生した場合、専用線多
重化装置６０によりそれぞれの端末毎のデータに対応し
た警報ビットを検出して、そのデータ位置に応じてバッ
ファメモリ１６に書き込みおよび読み出すので、空きデ
ータを除き必要なデータのみを多重化する場合であって
も、それぞれのデータに対応した警報情報を出力側に転
送して、網側において端末毎に識別可能な警報情報とす
ることができる。As described above, according to the present embodiment, the dedicated line multiplexer 60 selects only data corresponding to the terminal TE from each frame on the low-speed side and transmits these data via the dedicated line 300. Are multiplexed by assigning them to the transmission line 52 (52
Even when a frame transmitted according to a to 52h) includes an empty slot to which a terminal is not connected, only necessary data can be multiplexed on the dedicated line 300 except for the empty slot. Thereby, each data band of the transmission line 52 connected to the low-speed side of the leased line multiplexer 60 can be set to an arbitrary data band, and the number of lines may be set to an arbitrary number. Therefore, even when there are many areas where the terminals TE are arranged, the transmission lines 52 can be laid in each area, and the terminal multiplexers 50 (50a to 50h) can be installed. In this case, even if the number of terminals arranged in each area is significantly different, the terminal multiplexing device 60 can have a multiplexing number corresponding to the number of terminals in that area. As a result, an arbitrary number of terminals can be freely arranged in a plurality of areas as long as they do not exceed the data band of the leased line (300). Further, when an abnormality occurs in the terminal multiplexing device, the dedicated line multiplexing device 60 detects an alarm bit corresponding to the data of each terminal, and writes and reads out to and from the buffer memory 16 according to the data position. Even when only necessary data is multiplexed, excluding empty data, the alarm information corresponding to each data can be transferred to the output side to make the alarm information identifiable for each terminal on the network side. it can.
【００４１】また、専用線多重化装置６０のデータカウ
ントメモリ１９０およびライトアドレスメモリ１９４の
記憶内容を書換可能としたので、専用線（３００）のデ
ータ帯域を越えない範囲であって伝送線５２のデータ帯
域を越えない範囲であれば、それぞれの装置を設置した
後であっても、端末多重化装置５０に収容する端末数を
任意に増減することができる。さらに、データカウント
メモリ１９０およびライトアドレスメモリ１９４の書き
換えに応じて主制御回路１９８の制御の下に警報種別メ
モリ２０４の端末毎の種別ビットを書き換えるので、そ
れぞれの区域において端末の増減があって端末位置が変
わった場合であっても、それらの警報情報を有効に網に
伝達することができる。Further, since the contents stored in the data count memory 190 and the write address memory 194 of the dedicated line multiplexer 60 can be rewritten, the data of the transmission line 52 is not over the data band of the dedicated line (300). As long as it does not exceed the data band, the number of terminals accommodated in the terminal multiplexing device 50 can be arbitrarily increased or decreased even after each device is installed. Further, the type bits for each terminal of the alarm type memory 204 are rewritten under the control of the main control circuit 198 in accordance with the rewriting of the data count memory 190 and the write address memory 194. Even if the position changes, the alarm information can be effectively transmitted to the network.
【００４２】なお、図１または図４に示す各実施形態で
は、専用線３００として６．３Mbpsの高速ディジタル専
用線を適用した場合を例に挙げて説明したが、本発明に
おいては、そのデータ帯域はいずれの値の専用線を適用
してもよい。たとえば、それぞれの区域に配置した全端
末数に応じて５０Mbpsまたは１５０Mbpsなどの超高速専
用線であってもよい。In each of the embodiments shown in FIG. 1 or FIG. 4, a case where a 6.3 Mbps high-speed digital leased line is applied as the leased line 300 has been described as an example. May use a dedicated line of any value. For example, it may be an ultra-high-speed dedicated line such as 50 Mbps or 150 Mbps depending on the total number of terminals arranged in each area.
【００４３】さらに、上記各実施形態では、端末毎のデ
ータおよびこれに対応する警報ビットをバッファメモリ
１６の同じアドレスに蓄積するようにしたが、本発明に
おいては同様のタイミングにより書き込みおよび読み出
すことができる異なるアドレスに蓄積するようにしても
よい。その場合、異なるメモリにそれぞれ蓄積してもよ
い。また、図４に示す実施形態では、専用線多重化装置
６０において、データカウントメモリ１９０に記憶した
情報に基づいてデータカウンタ制御回路１９２からの選
択信号によりセレクタ回路１２に必要なデータのみを選
択させて、そのデータをバッファメモリ１６に順次記憶
させるようにしたが、たとえば、セレクタ回路１２に空
きデータを含むすべてのデータを順次選択させて、その
データのうちデータカウントメモリ１９０の情報に基づ
いてライトアドレスメモリ１９４を制御して、必要なデ
ータが選択された際にのみバッファメモリ１６に書込み
アドレスを供給してそのデータを書き込むようにしても
よい。Further, in each of the above embodiments, data for each terminal and an alarm bit corresponding thereto are stored at the same address in the buffer memory 16, but in the present invention, writing and reading can be performed at the same timing. The information may be stored at a different address where possible. In that case, they may be stored in different memories. Further, in the embodiment shown in FIG. 4, the dedicated line multiplexer 60 allows the selector circuit 12 to select only necessary data based on the information stored in the data count memory 190 by the selection signal from the data counter control circuit 192. Thus, the data is sequentially stored in the buffer memory 16. However, for example, the selector circuit 12 sequentially selects all data including empty data and writes the data based on the information of the data count memory 190. The address memory 194 may be controlled to supply a write address to the buffer memory 16 and write the data only when necessary data is selected.
【００４４】[0044]
【発明の効果】以上説明したように本発明の請求項１に
係る多重化装置によれば、複数の端末からのデータを多
重化して、その多重化信号を所定の通信網に接続された
専用線を介して伝送する多重化装置において、それぞれ
の端末からのデータを入力する入力手段であって、それ
ぞれのデータを終端して端末側の異常を表わす警報ビッ
トをそれぞれ検出する警報検出手段を含む入力手段と、
入力手段からのそれぞれのデータを多重化する所定の順
序により選択するデータ選択手段と、データ選択手段に
より選択したデータの順序に応動して警報検出手段によ
って検出した警報ビットをそれぞれ選択する警報ビット
選択手段と、データ選択手段からのデータおよび警報ビ
ット選択手段からの警報ビットを一時蓄積するバッファ
手段と、データ選択手段およびバッファ手段を制御して
所定の並びの多重化信号を形成する制御手段であって、
さらに警報ビット選択手段およびバッファ手段を制御し
て警報ビット選択手段により選択した警報ビットをそれ
ぞれバッファ手段の対応のデータを記憶した対応のアド
レスに書き込みおよび読み出す制御手段と、バッファ手
段からデータとともに読み出された警報ビットを網側で
識別可能な警報信号にそれぞれ変換する警報変換手段
と、バッファ手段から読み出されたデータ列により形成
される多重化信号に警報変換手段からの警報信号を付加
して、専用線により伝送する所定のフレームとして生成
するフレーム生成手段とを含むので、それぞれの端末毎
の警報情報を有効に網側のノード装置に通知することが
できる。したがって、複数の端末からのデータを専用線
に多重化して伝送する場合にも、個別のユーザ端末と同
様に、それぞれの端末の異常を網側で保守管理すること
ができる優れた効果を奏する。As described above, according to the multiplexing apparatus according to the first aspect of the present invention, data from a plurality of terminals are multiplexed, and the multiplexed signal is transmitted to a dedicated communication network connected to a predetermined communication network. In a multiplexing apparatus for transmitting data via a line, input means for inputting data from each terminal, including alarm detecting means for terminating each data and detecting an alarm bit indicating an abnormality on the terminal side, respectively Input means;
Data selecting means for selecting each data from the input means in a predetermined order for multiplexing, and alarm bit selection for selecting each alarm bit detected by the alarm detecting means in response to the order of the data selected by the data selecting means. Means, buffer means for temporarily storing data from the data selection means and alarm bits from the alarm bit selection means, and control means for controlling the data selection means and the buffer means to form a predetermined sequence of multiplexed signals. hand,
The control means further controls the alarm bit selection means and the buffer means to write and read the alarm bits selected by the alarm bit selection means to and from the corresponding addresses of the buffer means, respectively, at which the corresponding data is stored. Alarm conversion means for converting the generated alarm bits into alarm signals identifiable on the network side, and adding the alarm signal from the alarm conversion means to the multiplexed signal formed by the data string read from the buffer means. And frame generating means for generating a predetermined frame transmitted through a dedicated line, so that the alarm information for each terminal can be effectively notified to the node device on the network side. Therefore, even in the case where data from a plurality of terminals are multiplexed and transmitted on a dedicated line, similar to individual user terminals, there is an excellent effect that the network can maintain and manage abnormalities of each terminal.
【００４５】また、本発明の請求項２に係る多重化装置
によれば、警報検出手段において、端末からのデータを
終端した際に、その同期ずれあるいはデータ誤りに基づ
いて端末との間の伝送路の異常を検出し、それら異常を
表わす警報ビットを生成する警報ビット生成機能を含む
ので、端末の異常あるいはその伝送路の異常に応じた警
報情報を有効に生成して網側に伝達することができる。According to the multiplexing apparatus of the second aspect of the present invention, when the data from the terminal is terminated by the alarm detecting means, the data is transmitted to and from the terminal based on the synchronization deviation or the data error. Includes an alarm bit generation function that detects path abnormalities and generates alarm bits indicating those abnormalities, so that effective generation of alarm information according to terminal abnormalities or transmission line abnormalities is transmitted to the network side. Can be.
【００４６】また、本発明の請求項３に係る多重化装置
によれば、制御手段がバッファ手段のいずれのアドレス
にいずれの端末からのデータを割り付けるかをあらかじ
め記憶した端末位置記憶手段を含み、その端末位置記憶
手段に基づいてデータ選択手段および警報ビット選択手
段を制御して記憶手段の所定のアドレスにそれぞれの端
末からのデータおよび警報ビットをそれぞれ割り付ける
ので、たとえば複数の区域に分散して配置された端末か
らのデータを多重化したフレームをさらに専用線に多重
化する際に、その多重化制御に応じて的確にデータおよ
び警報ビットを割り付けることができる。したがって、
複数の端末の各種の収容形態に応じた多重化およびその
管理を有効に実現することができる。According to the multiplexing apparatus of the third aspect of the present invention, the control means includes a terminal position storage means for storing in advance which address of the buffer means data from which terminal is to be allocated, The data selection means and the alarm bit selection means are controlled based on the terminal position storage means to allocate data and alarm bits from each terminal to predetermined addresses of the storage means, respectively. When further multiplexing a frame obtained by multiplexing data from the terminal onto a dedicated line, data and an alarm bit can be allocated accurately according to the multiplexing control. Therefore,
Multiplexing according to various accommodation modes of a plurality of terminals and management thereof can be effectively realized.
【００４７】さらに、本発明の請求項４に係る多重化装
置によれば、警報変換手段が端末の種別を表わす種別ビ
ットがあらかじめ記憶された種別ビット記憶手段と、種
別ビット記憶手段からの種別ビットとバッファ手段から
の警報ビットに基づいてこれらを警報信号に変換する変
換テーブルとを含み、種別ビット記憶手段は、制御手段
の制御の下にバッファ手段から警報ビットが読み出され
る際にそのアドレスに基づいて対応の端末の種別ビット
が読み出されるので、それぞれの端末の収容位置に応じ
た警報ビットが読み出される際に的確にその端末の種別
を表わす種別ビットを読み出して、これらを網側のノー
ド装置において識別可能な警報信号に変換することがで
きる。Further, according to the multiplexing apparatus of the present invention, the alarm converting means stores the type bit indicating the type of the terminal in advance and the type bit from the type bit storing means. And a conversion table for converting these into an alarm signal based on the alarm bit from the buffer means, wherein the type bit storage means, based on the address when the alarm bit is read from the buffer means under the control of the control means, Since the type bit of the corresponding terminal is read out, when the alarm bit corresponding to the accommodation position of each terminal is read out, the type bits representing the type of the terminal are read out exactly, and these are read out by the network-side node device. It can be converted to an identifiable alarm signal.
【００４８】また、本発明の請求項５に係る多重化装置
によれば、フレーム生成手段が警報変換手段からのそれ
ぞれの端末毎の警報信号を複数のフレームから構成され
るマルチフレームの所定の位置にそれぞれ割り付けるの
で、網側のノード装置において警報信号の位置を検出し
て、いずれの端末の警報であるかを識別することができ
る。According to the multiplexing apparatus of the present invention, the frame generating means transmits the alarm signal for each terminal from the alarm converting means to the predetermined position of the multiframe composed of a plurality of frames. Therefore, the node device on the network side can detect the position of the alarm signal and identify which terminal is the alarm.
【図１】本発明による多重化装置の一実施形態を示すブ
ロック図である。FIG. 1 is a block diagram showing an embodiment of a multiplexing device according to the present invention.
【図２】図１の実施形態に適用される警報変換テーブル
の内容を示す図である。FIG. 2 is a diagram showing the contents of an alarm conversion table applied to the embodiment of FIG. 1;
【図３】図１の実施形態に適用される６．３Mbpsのフレ
ーム例を示す図である。FIG. 3 is a diagram illustrating an example of a 6.3 Mbps frame applied to the embodiment of FIG. 1;
【図４】本発明による多重化装置の他の実施形態を示す
ブロック図である。FIG. 4 is a block diagram showing another embodiment of the multiplexing device according to the present invention.
【図５】図４の実施形態による多重化装置を適用した構
内配線例を示す図である。FIG. 5 is a diagram showing an example of a local wiring to which the multiplexer according to the embodiment of FIG. 4 is applied;
【図６】図４の実施形態による多重化装置の低速側入力
に供給されるフレーム例を示す図である。FIG. 6 is a diagram illustrating an example of a frame supplied to a low-speed input of the multiplexer according to the embodiment of FIG. 4;
【図７】図４の実施形態による専用線多重化装置に対す
る比較例を示すブロック図である。FIG. 7 is a block diagram showing a comparative example of the leased line multiplexer according to the embodiment of FIG. 4;
１０ 入力変換部 １２ データセレクタ回路 １４ 警報セレクタ回路 １６ バッファメモリ １８ 多重化制御部 ２０ 警報変換部 ２２ 出力変換部 １０２Ａ〜１０２Ｎ フレーム終端回路 １８２ ライトアドレス制御部 １８４ リードアドレス制御部 １８６ 主制御部 ２０４ 警報種別メモリ ２０６ 警報変換テーブル DESCRIPTION OF SYMBOLS 10 Input conversion part 12 Data selector circuit 14 Alarm selector circuit 16 Buffer memory 18 Multiplex control part 20 Alarm conversion part 22 Output conversion part 102A-102N Frame termination circuit 182 Write address control part 184 Read address control part 186 Main control part 204 Alarm Type memory 206 Alarm conversion table
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K028 AA14 CC05 EE09 KK01 KK12 MM14 PP03 PP12 PP15 QQ02 5K035 AA03 AA07 BB03 CC10 EE10 JJ03 KK01 MM01 MM07 MM09 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K028 AA14 CC05 EE09 KK01 KK12 MM14 PP03 PP12 PP15 QQ02 5K035 AA03 AA07 BB03 CC10 EE10 JJ03 KK01 MM01 MM07 MM09
Claims (5)
該多重化信号を所定の通信網に接続された専用線を介し
て伝送する多重化装置において、 それぞれの端末からのデータを入力する入力手段であっ
て、それぞれのデータを終端して端末側の異常を表わす
警報ビットをそれぞれ検出する警報検出手段を含む入力
手段と、 該入力手段からのそれぞれのデータを多重化する際の所
定の順序により選択するデータ選択手段と、 該データ選択手段により選択したデータの順序に応動し
て前記警報検出手段によって検出した警報ビットをそれ
ぞれ選択する警報ビット選択手段と、 前記データ選択手段からのデータおよび前記警報ビット
選択手段からの警報ビットを一時蓄積するバッファ手段
と、 前記データ選択手段および前記バッファ手段を制御して
所定の並びの多重化信号を形成する制御手段であって、
さらに前記警報ビット選択手段および前記バッファ手段
を制御して前記警報ビット選択手段により選択した警報
ビットをそれぞれ前記バッファ手段の対応のデータを記
憶した対応のアドレスに書き込みおよび読み出す制御手
段と、 前記バッファ手段からデータとともに読み出された警報
ビットを網側で識別可能な警報信号にそれぞれ変換する
警報変換手段と、 前記バッファ手段から読み出されたデータ列により形成
される多重化信号に前記警報変換手段からの警報信号を
付加して、専用線により伝送する所定のフレームとして
形成するフレーム形成手段とを含むことを特徴とする多
重化装置。1. Multiplexing data from a plurality of terminals,
In a multiplexing device for transmitting the multiplexed signal via a dedicated line connected to a predetermined communication network, an input means for inputting data from each terminal, each data being terminated and Input means including alarm detection means for respectively detecting an alarm bit indicating an abnormality; data selection means for selecting in a predetermined order when multiplexing respective data from the input means; Alarm bit selection means for selecting alarm bits detected by the alarm detection means in response to the order of data; buffer means for temporarily storing data from the data selection means and alarm bits from the alarm bit selection means; Control means for controlling the data selection means and the buffer means to form a predetermined sequence of multiplexed signals. ,
A control unit that controls the alarm bit selection unit and the buffer unit to write and read the alarm bit selected by the alarm bit selection unit to and from a corresponding address in the buffer unit that stores the corresponding data; Alarm conversion means for converting the alarm bits read together with the data into alarm signals identifiable on the network side, and from the alarm conversion means to a multiplexed signal formed by the data string read from the buffer means. And a frame forming means for forming a predetermined frame to be transmitted by a dedicated line by adding the alarm signal of (1).
前記警報検出手段は、端末からのデータを終端した際
に、その同期ずれあるいはデータ誤りに基づいて端末と
の間の伝送路の異常を検出し、それら異常を表わす警報
ビットを生成する警報ビット生成機能を含むことを特徴
とする多重化装置。2. The multiplexing device according to claim 1, wherein
The alarm detecting means, when terminating the data from the terminal, detects an abnormality in the transmission path between the terminal and the terminal based on the synchronization deviation or the data error, and generates an alarm bit indicating the abnormality. A multiplexing device having a function.
装置において、前記制御手段は、前記バッファ手段のい
ずれのアドレスにいずれの端末からのデータを割り付け
るかをあらかじめ記憶した端末位置記憶手段を含み、該
端末位置記憶手段に基づいて前記データ選択手段および
前記警報ビット選択手段を制御して前記記憶手段の所定
のアドレスにそれぞれの端末からのデータおよび警報ビ
ットをそれぞれ割り付けることを特徴とする多重化装
置。3. The multiplexing apparatus according to claim 1, wherein said control means stores in advance a terminal from which terminal to allocate data to which address of said buffer means. And controlling the data selection means and the alarm bit selection means based on the terminal location storage means to allocate data and alarm bits from the respective terminals to predetermined addresses of the storage means, respectively. Multiplexer.
載の多重化装置において、前記警報変換手段は、端末の
種別を表わす種別ビットがあらかじめ記憶された種別ビ
ット記憶手段と、該種別ビット記憶手段からの種別ビッ
トと前記バッファ手段からの警報ビットに基づいてこれ
らを警報信号に変換する変換テーブルとを含み、前記種
別ビット記憶手段は、前記制御手段の制御の下に前記バ
ッファ手段から警報ビットが読み出される際にそのアド
レスに基づいて対応の端末の種別ビットが読み出される
ことを特徴とする多重化装置。4. The multiplexing apparatus according to claim 1, wherein said alarm conversion means includes: a type bit storage means in which a type bit indicating a type of a terminal is stored in advance; A conversion table for converting these into an alarm signal based on the type bit from the storage unit and the alarm bit from the buffer unit, wherein the type bit storage unit outputs an alarm from the buffer unit under the control of the control unit. A multiplexing apparatus, wherein when a bit is read, a type bit of a corresponding terminal is read based on the address.
載の多重化装置において、前記フレーム形成手段は、前
記警報変換手段からのそれぞれの端末毎の警報信号を複
数のフレームから構成されるマルチフレームの所定の位
置にそれぞれ割り付けることを特徴とする多重化装置。5. The multiplexing apparatus according to claim 1, wherein said frame forming means comprises a plurality of frames for each terminal from the alarm conversion means. A multiplexing device, wherein the multiplexing device allocates the data to predetermined positions of a multi-frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275802A JP3952676B2 (en) | 2000-09-12 | 2000-09-12 | Multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275802A JP3952676B2 (en) | 2000-09-12 | 2000-09-12 | Multiplexer |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002094478A true JP2002094478A (en) | 2002-03-29 |
| JP2002094478A5 JP2002094478A5 (en) | 2005-09-15 |
| JP3952676B2 JP3952676B2 (en) | 2007-08-01 |
Family
ID=18761362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000275802A Expired - Fee Related JP3952676B2 (en) | 2000-09-12 | 2000-09-12 | Multiplexer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3952676B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7359331B2 (en) | 2003-02-27 | 2008-04-15 | Nec Corporation | Alarm transfer method and wide area Ethernet network |
| CN100428683C (en) * | 2002-10-24 | 2008-10-22 | 华为技术有限公司 | Failure warning method in network manager's central failure system |
| JP2014116946A (en) * | 2012-12-09 | 2014-06-26 | General Electric Co <Ge> | Systems for synchrophasor data management |
-
2000
- 2000-09-12 JP JP2000275802A patent/JP3952676B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428683C (en) * | 2002-10-24 | 2008-10-22 | 华为技术有限公司 | Failure warning method in network manager's central failure system |
| US7359331B2 (en) | 2003-02-27 | 2008-04-15 | Nec Corporation | Alarm transfer method and wide area Ethernet network |
| JP2014116946A (en) * | 2012-12-09 | 2014-06-26 | General Electric Co <Ge> | Systems for synchrophasor data management |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3952676B2 (en) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999832A (en) | Broadband multirate switching architecture | |
| US6775303B1 (en) | Dynamic bandwidth allocation within a communications channel | |
| US4805172A (en) | Time division multiplex (TDM) switching system especially for pulse code modulated (PCM) telephony signals | |
| US4494231A (en) | Time division switching system for circuit mode and packet mode channels | |
| JPH0441560B2 (en) | ||
| JPS598119B2 (en) | digital switching device | |
| US4797875A (en) | Method for monitoring and controlling the traffic in digital transmission networks | |
| EP0427871A1 (en) | Inter-network connection system | |
| KR920005224B1 (en) | Switching apparatus and channel setting method | |
| EP0111406B1 (en) | Transmission integrity arrangement and method | |
| JP2002094478A (en) | Multiplexing device | |
| JPH07212879A (en) | Subscriber transmission system | |
| JPH04287494A (en) | Time-division switch and connection module composing such switch | |
| CA1266727A (en) | Apparatus and method for tdm data switching | |
| CA2315557A1 (en) | Architecture for increasing density of channel bank in digital carrier system | |
| US6457080B1 (en) | Virtual bearer high-speed communication channel-to-device interface | |
| JPS6119159B2 (en) | ||
| JP3137566B2 (en) | Multiplex signal transmission method | |
| KR100256688B1 (en) | Atm | |
| JP2000333279A (en) | Electronic exchange | |
| JP2002057648A (en) | Cascade multiplexing system and its private line multiplexer | |
| JPS62171357A (en) | Parallel transmission system | |
| JPS61146055A (en) | Electronic exchange | |
| JPH05500893A (en) | digital signal multiplexer | |
| JPS5977793A (en) | Time-division switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |