JPS6119150B2 - - Google Patents

Info

Publication number
JPS6119150B2
JPS6119150B2 JP52154928A JP15492877A JPS6119150B2 JP S6119150 B2 JPS6119150 B2 JP S6119150B2 JP 52154928 A JP52154928 A JP 52154928A JP 15492877 A JP15492877 A JP 15492877A JP S6119150 B2 JPS6119150 B2 JP S6119150B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
winding
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52154928A
Other languages
Japanese (ja)
Other versions
JPS5487018A (en
Inventor
Mitsuru Hosoya
Mikio Iida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15492877A priority Critical patent/JPS5487018A/en
Publication of JPS5487018A publication Critical patent/JPS5487018A/en
Publication of JPS6119150B2 publication Critical patent/JPS6119150B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 本発明はスイツチングレギユレータを用いた安
定化電源水平出力回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a stabilized power supply horizontal output circuit using a switching regulator.

テレビ受像機の水平出力回路に用いられるスイ
ツチングレギユレータとして、従来より第1図に
示すものが知られている。第1図において、トラ
ンジスタQはPWM(パルス巾変調器)2から加
えられるH周期(水平走査周期)に同期したパル
スによつてオン・オフ動作される。これによつて
電源1から出力トランスTの1次側に加えられる
直流電圧がスイツチングされ、2次側に誘起され
た電圧はダイオードD及びコンデンサCで整流平
滑される。この直流出力電圧は水平出力回路を含
む負荷3に加えられると共に、その一部がPWM
2に加えられ、その出力パルスのデユーテイ比を
出力電圧に応じて制御する。これによつて出力電
圧を安定化するようにしている。
2. Description of the Related Art As a switching regulator used in a horizontal output circuit of a television receiver, the one shown in FIG. 1 is conventionally known. In FIG. 1, the transistor Q is turned on and off by a pulse synchronized with the H period (horizontal scanning period) applied from a PWM (pulse width modulator) 2. As a result, the DC voltage applied from the power supply 1 to the primary side of the output transformer T is switched, and the voltage induced on the secondary side is rectified and smoothed by the diode D and the capacitor C. This DC output voltage is applied to the load 3 including the horizontal output circuit, and a part of it is applied to the PWM
2, and the duty ratio of the output pulse is controlled according to the output voltage. This stabilizes the output voltage.

この回路ではトランジスタQを流れる電流i1
第2図Aに示す波形となり、この電流i1によつて
トランスTのコアには第2図Cに示す磁束φ
生じる。またダイオードDを流れる電流i2は第2
図Bに示すような波形となり、この電流i2によつ
てトランスTのコアには第2図Cに示す磁束φ
が生じる。これらの磁束φ,φによつてトラ
ンスTのコアには第2図Cに示すように、常に直
流分磁束φが生じる。この磁束φによつてト
ランジスタTの巻線の透磁率μが減少し、このた
めに電流i1が増大してトランジスタQの破壊を招
くことがある。これを防ぐにはトランスTのコア
を大きくすれば、透磁率μの減少を補償すること
ができるがトランスTが大形となる問題がある。
In this circuit, the current i 1 flowing through the transistor Q has the waveform shown in FIG. 2A, and this current i 1 generates a magnetic flux φ 1 shown in FIG. 2C in the core of the transformer T. Also, the current i 2 flowing through the diode D is the second
The waveform is as shown in Figure B, and this current i 2 causes the core of the transformer T to have a magnetic flux φ 2 as shown in Figure 2C.
occurs. These magnetic fluxes φ 1 and φ 2 always generate a DC component magnetic flux φ 0 in the core of the transformer T, as shown in FIG. 2C. This magnetic flux φ 0 reduces the magnetic permeability μ of the winding of the transistor T, which increases the current i 1 and may lead to destruction of the transistor Q. To prevent this, it is possible to compensate for the decrease in magnetic permeability μ by increasing the core of the transformer T, but there is a problem that the transformer T becomes large.

この問題を解決するために従来より種々の方法
が講じられている。例えばトランスTと電源1と
の間に別のトランス及びスイツチングトランジス
タを設けて一旦電源電圧をスイツチングし、その
出力をトランスTに加えてトランジスタQで再度
スイツチングするようにすることにより磁束φ
を打消すようにしたものがある。しかしながらこ
の方法はトランスを2個必要とすると共に、2個
のトランジスタをスイツチングするために、
PWMを含む互いに独立したドライブ回路を2個
必要とし、回路構成が複雑となる欠点があつた。
また水平偏向回路とスイツチングレギユレータと
を組合わせたベツセル回路と称する回路が知られ
ているが、この回路はスイツチングパワーが大き
くなると共に、テレビ受像機の回路ブロツク間の
絶縁がとりにくい欠点があつた。
Various methods have been used to solve this problem. For example, by providing another transformer and a switching transistor between the transformer T and the power supply 1, switching the power supply voltage once, applying its output to the transformer T, and switching it again with the transistor Q, the magnetic flux φ 0
There is something designed to cancel this. However, this method requires two transformers, and in order to switch two transistors,
This requires two independent drive circuits including PWM, which has the disadvantage of complicating the circuit configuration.
Additionally, a circuit called a Bethssel circuit that combines a horizontal deflection circuit and a switching regulator is known, but this circuit requires large switching power and is difficult to insulate between the circuit blocks of a television receiver. There were flaws.

本発明は上記の欠点を除去することのできるも
ので、以下本発明の実施例を図面と共に説明す
る。
The present invention can eliminate the above-mentioned drawbacks, and embodiments of the present invention will be described below with reference to the drawings.

第3図において、入力端子4a,4bに加えら
れる交流電圧はダイオードブリツジ5及びコンデ
ンサC1により整流平滑される。この整流された
直流電圧E1は、フライバツクトランス等の出力
トランスT1に設けられた巻線N1を通じてサイリ
スタ6のアノードと、抵抗R1及びコンデンサC2
から成るのこぎり波発生回路7とに加えられる。
一方図のa点には後述する動作によつて安定化さ
れた直流出力電圧E2が現われており、この電圧
E2は抵抗R2、可変抵抗R3及び抵抗R4から成る電
圧設定回路11とトランスT1の巻線N2とに加え
られている。可変抵抗R3の摺動子から分圧され
た電圧ERはPWM8に加えられ、巻線N2に加え
られた電圧E2は水平出力回路9のトランジスタ
Q1のオン・オフ動作によつてスイツチングされ
る。水平出力回路9はトランジスタQ1、ダンパ
ーダイオードD1、共振コンデンサC3、水平偏向
コイル10及びS字補正コンデンサC4で構成さ
れている。トランジスタQ1は水平発振器12か
らドライブトランスT2を介して得られる水平同
期信号に同期したパルスによつてオン・オフ動作
が成される。
In FIG. 3, the AC voltage applied to input terminals 4a and 4b is rectified and smoothed by a diode bridge 5 and a capacitor C1 . This rectified DC voltage E 1 is connected to the anode of the thyristor 6, the resistor R 1 and the capacitor C 2 through the winding N 1 provided in the output transformer T 1 such as a flyback transformer.
and a sawtooth wave generating circuit 7 consisting of the following.
On the other hand, at point a in the figure, a DC output voltage E2 stabilized by the operation described later appears, and this voltage
E 2 is applied to the voltage setting circuit 11 consisting of a resistor R 2 , a variable resistor R 3 and a resistor R 4 and to the winding N 2 of the transformer T 1 . The voltage E R divided from the slider of the variable resistor R 3 is applied to the PWM 8, and the voltage E 2 applied to the winding N 2 is applied to the transistor of the horizontal output circuit 9.
Switched by the on/off operation of Q1 . The horizontal output circuit 9 includes a transistor Q 1 , a damper diode D 1 , a resonant capacitor C 3 , a horizontal deflection coil 10 and an S-shaped correction capacitor C 4 . The transistor Q 1 is turned on and off by a pulse synchronized with a horizontal synchronizing signal obtained from the horizontal oscillator 12 via the drive transformer T 2 .

このスイツチングによつて巻線N2には、第4
図Aに示すような波形を有する水平帰線パルスe1
が得られる。また巻線N1とN2とは図示のように
互に逆極性で且つ電磁的結合が密に巻かれている
ために、上記パルスe1によつて巻線N2のサイリス
タ6側には第4図Bに示すような波形を有する負
極性の水平帰線パルスe2が発生する。この場合巻
線N1とN2の巻線比をN/Nとすれば、このパルスe2 の走査期間の電圧は図示のように、N/NE2及び電 圧E1に重畳されたものとなる。このパルスe2はサ
イリスタ6のアノードに加えられると共に、のこ
ぎり波発生回路7によつて積分されて、第4図C
に示すような水平周期ののこぎり波電圧e3とな
る。こののこぎり波電圧e3はc点において前記電
圧ERに重畳されて第2図Dに示す電圧e4とな
る。この電圧e4はPWM8を構成する比較トラン
ジスタQ2のベースに加えられて、このトランジ
スタQ2のエミツタに接続されたツエナーダイオ
ードD2のツエナー電圧VZと比較される。従つて
電圧e4がVZ―VBE(VBE:トランジスタQ2のベ
ース・エミツタ間電圧)より低くなつたときにこ
のトランジスタQ2が導通する。この結果コレク
タに第4図Eに示すような電圧e5が出力され、こ
の電圧e5により次段のドライブトランジスタQ3
が導通して、そのコレクタに第4図Fに示す電圧
e6が出力される。この電圧e6はトランスTBを介
してサイリスタ6のゲートに第4図Gに示すよう
なドライブ電圧e7として加えられる。この電圧e7
はa点の直流出力電圧E2に比例してパルス巾の
変化する電圧となつている。
Due to this switching, winding N2 has a fourth
Horizontal retrace pulse e 1 with a waveform as shown in Figure A
is obtained. In addition, since the windings N 1 and N 2 are wound with opposite polarities and are closely electromagnetically coupled as shown in the figure, the pulse e 1 causes the winding N 2 to be connected to the thyristor 6 side. A negative horizontal retrace pulse e2 having a waveform as shown in FIG. 4B is generated. In this case, if the winding ratio of the windings N 1 and N 2 is N 1 /N 2 , the voltage during the scanning period of this pulse e 2 will be N 1 /N 2 E 2 and the voltage E 1 as shown in the figure. They become superimposed. This pulse e2 is applied to the anode of the thyristor 6 and is integrated by the sawtooth wave generating circuit 7, as shown in FIG.
The result is a sawtooth wave voltage e 3 with a horizontal period as shown in . This sawtooth voltage e 3 is superimposed on the voltage E R at point c to become the voltage e 4 shown in FIG. 2D. This voltage e 4 is applied to the base of a comparison transistor Q 2 constituting the PWM 8 and compared with the Zener voltage V Z of a Zener diode D 2 connected to the emitter of this transistor Q 2 . Therefore, when the voltage e 4 becomes lower than V Z -V BE (V BE : the base-emitter voltage of the transistor Q 2 ), the transistor Q 2 becomes conductive. As a result, a voltage e5 as shown in FIG. 4E is output to the collector, and this voltage e5 drives the drive transistor Q3 of the next stage.
becomes conductive, and the voltage shown in Figure 4F is applied to its collector.
e 6 is output. This voltage e 6 is applied to the gate of the thyristor 6 via the transformer T B as a drive voltage e 7 as shown in FIG. 4G. This voltage e 7
is a voltage whose pulse width changes in proportion to the DC output voltage E2 at point a.

一方サイリスタ6のアノード・カソード間には
第4図Hに示すような電圧e8が加えられている。
このためこのサイリスタ6はそのゲートにドライ
ブ電圧e7が加えられ、且つ上記電圧e8が0レベル
以上となる期間t1の間で導通し、この導通により
このサイリスタ6には第4図Iに示す電流i3が流
れる。この結果サイリスタ6のカソード側には波
高値が(E1+N/NE2)で且つ電圧E2に比例したパ
ル ス巾を有する矩形波電圧e9が得られ、この電圧e9
がチヨークコイルL1及びコンデンサC5からなる
積分回路13で積分されて直流出力電圧E2とな
りa点に現われる。ダイオードD3はフライホイ
ールダイオードであり、サイリスタ6が導通して
いる間にチヨークコイルL1に蓄えられたエネル
ギーを、サイリスタ6がカツトオフした瞬間から
次に導通するまでの間に第4図Jに示すような電
流i4として放出する。
On the other hand, a voltage e8 as shown in FIG. 4H is applied between the anode and cathode of the thyristor 6.
For this reason, this thyristor 6 is conductive during the period t1 when the drive voltage e7 is applied to its gate and the voltage e8 is at the 0 level or higher, and due to this conduction, the thyristor 6 becomes as shown in FIG. A current i 3 shown flows. As a result, a rectangular wave voltage e 9 having a peak value of (E 1 +N 1 /N 2 E 2 ) and a pulse width proportional to the voltage E 2 is obtained on the cathode side of the thyristor 6, and this voltage e 9
is integrated by an integrating circuit 13 consisting of a choke coil L1 and a capacitor C5 , and becomes a DC output voltage E2 , which appears at point a. The diode D3 is a flywheel diode, and the energy stored in the choke coil L1 while the thyristor 6 is conducting is transferred from the moment the thyristor 6 is cut off until the next time it becomes conductive, as shown in FIG. 4J. It is emitted as a current i 4 .

上述のようにして得られたa点の直流出力電圧
E2は、前述のように巻線N2に加えられてトラン
ジスタQ1でスイツチングされると共に、電圧設
定回路11を介してPWM8に加えられ、これに
よりドライブ電圧e7のパルス巾が制御される結果
電圧E2は安定化される。また上記スイツチング
によりトランスT1の2次側巻線N3〜N6に誘起さ
れた電圧は夫々整流されて陰極線管の高圧回路、
ヒータ回路、H・AFC回路等の所定の回路に供
給される。
DC output voltage at point a obtained as described above
E 2 is applied to the winding N 2 and switched by the transistor Q 1 as described above, and is also applied to the PWM 8 via the voltage setting circuit 11, thereby controlling the pulse width of the drive voltage e 7 . The resulting voltage E 2 is stabilized. In addition, the voltages induced in the secondary windings N 3 to N 6 of the transformer T 1 by the above switching are rectified and applied to the high voltage circuit of the cathode ray tube.
It is supplied to predetermined circuits such as a heater circuit and an H/AFC circuit.

水平出力回路9のトランジスタQ1は第4図に
示す期間t2の間で導通する。そこで第4図Hに示
すサイリスタ6の導通期間t1を上記t2と略一致す
るようにすれば、巻線N1とN2とが図示の極性で
巻かれていることから、サイリスタ6の導通によ
り巻線N1に発生する磁束φと、トランジスタ
Q1の導通により巻線N2に発生する磁束φとが
トランスT1のコア内で打消し合う。従つてコア
内の直流分磁束φを略ゼロにすることができる。
尚、このためにドライブ電圧e7のパルス巾が定常
状態で例えば27μsec前後となるようにのこぎり
波発生回路7等の回路定数が選ばれる。また第3
図においてドライブトランスT2の1次側と2次
側とを図示のように別々にアースして互いに絶縁
すると共に、出力トランスT1の巻線N1,N2と他
の巻線N3〜N6とを別々にアースして互いに絶縁
すれば、水平出力回路9の1次側と2次側(負荷
側)とを容易に完全に絶縁することができる。本
実施例ではサイリスタ6を用いているが、これに
代えて逆方向電圧に対して不導通となるような他
のスイツチング素子を用いてもよい。
Transistor Q 1 of horizontal output circuit 9 is conductive during period t 2 shown in FIG. Therefore , if the conduction period t 1 of the thyristor 6 shown in FIG. The magnetic flux φ 1 generated in the winding N 1 due to conduction and the transistor
The magnetic flux φ 2 generated in the winding N 2 due to the conduction of Q 1 cancels each other out within the core of the transformer T 1 . Therefore, the DC component magnetic flux φ in the core can be made approximately zero.
For this purpose, the circuit constants of the sawtooth wave generating circuit 7 and the like are selected so that the pulse width of the drive voltage e7 is, for example, about 27 μsec in a steady state. Also the third
In the figure, the primary and secondary sides of the drive transformer T 2 are separately grounded and insulated from each other as shown, and the windings N 1 and N 2 of the output transformer T 1 and the other windings N 3 - By separately grounding N 6 and insulating each other, the primary side and secondary side (load side) of the horizontal output circuit 9 can be easily and completely insulated. Although the thyristor 6 is used in this embodiment, other switching elements that are non-conductive to reverse voltage may be used instead.

非安定化電流電圧E1を出力トランスT1の第1
の巻線N1を通じてスイツチング素子6の一端
(アノード)と、このスイツチング素子を駆動す
るためののこぎり波発生回路7とPWM回路8と
から成る矩形波電圧発生回路とに加え、上記矩形
波電圧発生回路の出力により上記スイツチング素
子を制御し、このスイツチング素子の他端(カソ
ード)の出力電圧e9を平滑して直流出力電圧E2
成し、この直流出力電圧を上記出力トランスの上
記第1の巻線とは逆極性で巻回された第2の巻線
N2に加えると共に、上記矩形波電圧発生回路の
内の上記PWM回路に加えて矩形波電圧e6,e7
パルス巾を上記直流出力電圧に応じて制御するよ
うに成し、上記第2の巻線に加えられた電圧を水
平出力回路9のトランジスタQ1でスイツチング
し、このトランジスタの導通期間t2と上記スイツ
チング素子の導通期間t1とを略一致させるように
構成した安定化電源水平出力回路に係るものであ
る。
The first of the transformer T 1 outputs the unregulated current voltage E 1
One end (anode) of the switching element 6 is connected through the winding N 1 of The switching element is controlled by the output of the circuit, and the output voltage e9 at the other end (cathode) of the switching element is smoothed to form a DC output voltage E2 , and this DC output voltage is applied to the first output transformer. A second winding is wound with opposite polarity to the winding of
N 2 and in addition to the PWM circuit of the rectangular wave voltage generation circuit, the pulse width of the rectangular wave voltages e 6 and e 7 is controlled according to the DC output voltage, and the second The voltage applied to the winding of the horizontal output circuit 9 is switched by the transistor Q 1 of the horizontal output circuit 9, and the regulated horizontal power supply is configured so that the conduction period t 2 of this transistor and the conduction period t 1 of the switching element are approximately equal to each other. This relates to the output circuit.

従つて本発明によれば、出力トランスのコア内
の直流分磁束を略ゼロにすることができるので、
出力トランスを小形にすることができる。また特
に大電力を必要とせず、回路構成も簡単になる。
さらに水平出力回路の1次側と2次側との絶縁を
容易にとることができるので、例えばVTR等の
他の機器の接続を容易に行うことができる。
Therefore, according to the present invention, the DC component magnetic flux in the core of the output transformer can be reduced to approximately zero.
The output transformer can be made smaller. Furthermore, no particularly large amount of power is required, and the circuit configuration becomes simple.
Furthermore, since the primary side and the secondary side of the horizontal output circuit can be easily insulated, other equipment such as a VTR can be easily connected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のスイツチングレギユレータの概
略的な回路図、第2図は第1図の各部の波形図、
第3図は本発明の実施例を示す回路図、第4図は
第3図の各部の波形図である。 なお図面に用いられている符号において、6は
サイリスタ、7はのこぎり波発生回路、8は
PWM、9は水平出力回路、13は平滑回路、T1
は出力トランス、N1,N2は巻線である。
Figure 1 is a schematic circuit diagram of a conventional switching regulator, Figure 2 is a waveform diagram of each part of Figure 1,
FIG. 3 is a circuit diagram showing an embodiment of the present invention, and FIG. 4 is a waveform diagram of each part in FIG. In addition, in the symbols used in the drawings, 6 is a thyristor, 7 is a sawtooth wave generation circuit, and 8 is a sawtooth wave generating circuit.
PWM, 9 is horizontal output circuit, 13 is smoothing circuit, T 1
is the output transformer, and N 1 and N 2 are the windings.

Claims (1)

【特許請求の範囲】[Claims] 1 非安定化直流電圧を出力トランスの第1の巻
線を通じてスイツチング素子の一端と、このスイ
ツチング素子を駆動するためののこぎり波発生回
路とPWM回路とから成る矩形波電圧発生回路と
に加え、上記矩形波電圧発生回路の出力により上
記スイツチング素子を制御し、このスイツチング
素子の他端の出力電圧を平滑して直流出力電圧と
成し、この直流出力電圧を上記出力トランスの上
記第1の巻線とは逆極性で巻回された第2の巻線
に加えると共に、上記矩形波電圧発生回路内の上
記PWM回路に加えて矩形波電圧のパルス巾を上
記直流出力電圧に応じて制御するように成し、上
記第2の巻線に加えられた電圧を水平出力回路の
トランジスタでスイツチングし、このトランジス
タの導通期間と上記スイツチング素子の導通期間
とを略一致させるように構成した安定化電源水平
出力回路。
1 The unregulated DC voltage is applied to one end of the switching element through the first winding of the output transformer, and a rectangular wave voltage generation circuit consisting of a sawtooth wave generation circuit and a PWM circuit for driving this switching element, as well as the above-mentioned The switching element is controlled by the output of the rectangular wave voltage generating circuit, the output voltage at the other end of the switching element is smoothed to form a DC output voltage, and this DC output voltage is applied to the first winding of the output transformer. In addition to adding it to the second winding wound with the opposite polarity, it is also added to the PWM circuit in the rectangular wave voltage generation circuit to control the pulse width of the rectangular wave voltage according to the DC output voltage. A stabilized power supply horizontal output configured to switch the voltage applied to the second winding by a transistor of the horizontal output circuit, and to substantially match the conduction period of this transistor and the conduction period of the switching element. circuit.
JP15492877A 1977-12-22 1977-12-22 Stabilized power supply horizontal output circuit Granted JPS5487018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15492877A JPS5487018A (en) 1977-12-22 1977-12-22 Stabilized power supply horizontal output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15492877A JPS5487018A (en) 1977-12-22 1977-12-22 Stabilized power supply horizontal output circuit

Publications (2)

Publication Number Publication Date
JPS5487018A JPS5487018A (en) 1979-07-11
JPS6119150B2 true JPS6119150B2 (en) 1986-05-15

Family

ID=15595001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15492877A Granted JPS5487018A (en) 1977-12-22 1977-12-22 Stabilized power supply horizontal output circuit

Country Status (1)

Country Link
JP (1) JPS5487018A (en)

Also Published As

Publication number Publication date
JPS5487018A (en) 1979-07-11

Similar Documents

Publication Publication Date Title
KR0163762B1 (en) A synchronized switch mode power supply
JPH04354266A (en) High voltage stabilization circuit
US4027200A (en) High voltage generating circuit
GB2037462A (en) Stabilised switched mode power supply
JPH05252409A (en) High voltage generating circuit
US4215296A (en) Television deflection circuit
JPS6028471B2 (en) Ferro-resonant power supply for deflection and high voltage circuits
JPH0324150B2 (en)
KR900005363B1 (en) Horizontal output circuit for cathode ray tube
JPS6119150B2 (en)
KR0136876B1 (en) Power supply for television apparatus
JPS6117390B2 (en)
US4319167A (en) High frequency ferroresonant power supply for a deflection and high voltage circuit
JPS5928106B2 (en) Switched mode power supply circuit
JP2570262B2 (en) Horizontal deflection circuit
US4176302A (en) Vertical deflection output circuit
JP2563363B2 (en) Flyback transformer equipment
JPS5910842Y2 (en) television receiver
JP2986981B2 (en) Multi-output type switching power supply
JP2643372B2 (en) Flyback transformer device
JP2516956B2 (en) Flyback transformer device
JPH0516767Y2 (en)
JPH11103574A (en) Flyback transformer
JPS61288729A (en) Power source unit
JPS6241593Y2 (en)