JPS6118826B2 - - Google Patents

Info

Publication number
JPS6118826B2
JPS6118826B2 JP9302479A JP9302479A JPS6118826B2 JP S6118826 B2 JPS6118826 B2 JP S6118826B2 JP 9302479 A JP9302479 A JP 9302479A JP 9302479 A JP9302479 A JP 9302479A JP S6118826 B2 JPS6118826 B2 JP S6118826B2
Authority
JP
Japan
Prior art keywords
level
circuit
switch
automatic
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9302479A
Other languages
Japanese (ja)
Other versions
JPS5616922A (en
Inventor
Masateru Fujimoto
Kazuaki Saga
Hirotaka Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9302479A priority Critical patent/JPS5616922A/en
Publication of JPS5616922A publication Critical patent/JPS5616922A/en
Publication of JPS6118826B2 publication Critical patent/JPS6118826B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明はテープデツキなどに用いて好適な自動
録音レベル設定装置に関し、特に電源投入時に録
音レベルを自動的に設定し、留守録音等において
も最適な録音レベルで録音が行なわれるようにし
たものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic recording level setting device suitable for use in tape decks, etc., and in particular, it automatically sets the recording level when the power is turned on, so that recording can be performed at the optimal recording level even when recording while you are away. It was designed so that

最近テープデツキなどにおいて録音レベルを自
動的に設定することが提案されている。これはス
イツチのワンタツチ操作で自動的に適当な期間に
おける入力信号の最大レベルに応じて利得設定す
るようにされたもので、従来のVUメータを監視
しながら録音レベルを手動で調整するものに比べ
て非常に簡単に最適な録音レベルに設定すること
ができるという特徴がある。
Recently, it has been proposed to automatically set the recording level in tape decks and the like. This is a one-touch switch that automatically sets the gain according to the maximum level of the input signal over a suitable period, compared to the conventional method of manually adjusting the recording level while monitoring a VU meter. The feature is that it is very easy to set the optimum recording level.

本発明はこのような自動録音レベル設定装置に
おいて、留守録音等においても最適な録音レベル
の設定が行なわれるようにしたもので、以下その
一実施例について図面を用いて説明する。
The present invention is an automatic recording level setting device of this kind, in which the optimum recording level can be set even when recording while the user is away, and one embodiment thereof will be described below with reference to the drawings.

まず、第1図は自動録音レベル設定装置の要部
回路ブロツク図で、1および2はそれぞれ信号の
入力端子と出力端子、3は入力端子1と出力端子
2間の利得を変化させる利得制御回路である。
First, Figure 1 is a circuit block diagram of the main part of the automatic recording level setting device, where 1 and 2 are signal input and output terminals, respectively, and 3 is a gain control circuit that changes the gain between input terminal 1 and output terminal 2. It is.

4はレベル検出器で、入力端子1に与えられる
信号のレベルを検出する働きをする。5は最大値
保持回路で、これはレベル検出器4で検出された
レベルのうち最大値を保持し、それに応じた制御
信号を利得制御回路3に供給する働きをする。6
は時間設定回路で、これは自動設定スイツチ7の
操作により一定の時間幅のパルスを発生し、前記
最大値保持回路5に供給する。
4 is a level detector which functions to detect the level of the signal applied to the input terminal 1; Reference numeral 5 denotes a maximum value holding circuit, which functions to hold the maximum value of the levels detected by the level detector 4 and supply a corresponding control signal to the gain control circuit 3. 6
is a time setting circuit which generates a pulse of a constant time width by operating an automatic setting switch 7 and supplies it to the maximum value holding circuit 5.

以上の構成において、操作者が自動設定スイツ
チ7を押すと時間設定回路6は直ちに駆動され、
あらかじめ決められた設定時間に相当する時間幅
のパルスを発生し、これは最大値保持回路5に加
えられる。最大値保持回路5はレベル検出器4で
検出されたレベルのうち、時間設定回路6で設定
された時間内で最大のものを保持し、それに応じ
た制御信号を利得制御回路3に供給する。したが
つて利得制御回路3は入力信号の一定時間内にお
ける最大レベルによつて決められる利得に制御さ
れる。
In the above configuration, when the operator presses the automatic setting switch 7, the time setting circuit 6 is immediately driven.
A pulse with a time width corresponding to a predetermined set time is generated, and this pulse is applied to the maximum value holding circuit 5. The maximum value holding circuit 5 holds the maximum level detected by the level detector 4 within the time set by the time setting circuit 6, and supplies a corresponding control signal to the gain control circuit 3. Therefore, the gain control circuit 3 is controlled to a gain determined by the maximum level of the input signal within a certain period of time.

ここで、出力端子2がテープデツキの録音増幅
器に接続されていて、磁気ヘツドに記録電流が供
給されるようになつているとすると、時間設定回
路6で決められた時間中に計測された最大保持電
圧が、例えばテープの最大録音レベルに入力信号
のピークが記録されるように利得制御回路3を制
御するように設定される。
Here, assuming that the output terminal 2 is connected to the recording amplifier of the tape deck and a recording current is supplied to the magnetic head, the maximum retention time measured during the time determined by the time setting circuit 6 is calculated. The voltage is set to control the gain control circuit 3 so that the peak of the input signal is recorded, for example at the maximum recording level of the tape.

このようにすれば、入力信号の最大レベルが磁
気テープの最大録音レベルに録音され、それ以外
の信号レベルでは最大録音レベル以下に録音され
る。したがつて、入力信号は磁気テープの飽和ひ
ずみを受けることなく、また、入力信号のダイナ
ミツクレンジが圧縮されることもなく録音され
る。そして、その録音レベルの設定には自動設定
スイツチ7を押すだけのワンタツチ操作でよいた
め、従来の録音レベル設定に比較し、極めて容易
な操作となる。
In this way, the maximum level of the input signal is recorded at the maximum recording level of the magnetic tape, and other signal levels are recorded below the maximum recording level. Therefore, the input signal is recorded without being subjected to saturation distortion of the magnetic tape, and without compressing the dynamic range of the input signal. The recording level can be set by simply pressing the automatic setting switch 7, which is an extremely easy operation compared to the conventional recording level setting.

ここで、ワンタツチ操作による自動録音レベル
の設定時間は10秒程度で十分である。
Here, it is sufficient to set the automatic recording level by one-touch operation for about 10 seconds.

第2図は本発明の主要部について、より具体化
した実施例を示すものであり、第1図と同一部分
は同一の符号を付している。第2図において、録
音レベル設定は、自動設定スイツチ7を押すだけ
のワンタツチ操作で行なえる。自動設定スイツチ
7を短絡すると、単安定マルチバイブレータ32
が駆動され、第1図で説明した最大値計測時間に
相当する時間幅のパルスが1つ発生され、AND
ゲート回路12および13に加えられる。入力端
子1に与えられた入力信号はピーク検出器9によ
り信号のピークレベルに応じた直流電圧に変換さ
れ、これはアナログ−デジタル(AD)コンバー
タ11によつてデジタル信号であるパルス数に変
換される。
FIG. 2 shows a more specific embodiment of the main parts of the present invention, and the same parts as in FIG. 1 are given the same reference numerals. In FIG. 2, the recording level can be set by simply pressing the automatic setting switch 7. When automatic setting switch 7 is shorted, monostable multivibrator 32
is driven, one pulse with a time width corresponding to the maximum value measurement time explained in Fig. 1 is generated, and the AND
added to gate circuits 12 and 13. The input signal applied to the input terminal 1 is converted by the peak detector 9 into a DC voltage according to the peak level of the signal, and this is converted by the analog-to-digital (AD) converter 11 into a number of pulses, which is a digital signal. Ru.

そして計測期間中すなわち単安定マルチバイブ
レータ32がパルスを発生している期間はAND
ゲート回路12およびANDゲート回路13を経
てデジタルカウンタ8にパルスが印加され計数が
実行される。デジタルカウンタ8、ラツチ回路1
4、コンパレータ15は第1図で示した最大値保
持回路5を構成し、ADコンバータ11から次々
と送られてくる入力レベルに相当するパルス数の
うち最大値を検出し、かつ保持する働きをする。
すなわち最大値保持動作をデジタル的に行ない、
そのデジタル出力を利得制御回路3に制御信号と
して与える。利得制御回路3はアナログスイツチ
を含む複数個の抵抗減衰器を含んでおり、各抵抗
減衰器はラツチ回路14より与えられるデジタル
出力に応じて減衰または非減衰に制御され、総合
の減衰量が決定される。したがつて、単安定マル
チバイブレータ32がパルスを発生している最大
値計測期間中の最大入力に応じた減衰量が設定さ
れる。すなわち最大入力が大きい時には減衰量が
大きくなるように設定される。計測期間が終了し
て単安定マルチバイブレータ32のパルス発生動
作が止まると、ADコンバータ11からのパルス
はANDゲート回路12で、パルス発生器10か
らのパルスはANDゲート回路13で阻止されて
デジタルカウンタ8に加わらないため、デジタル
カウンタ8は計数を行なわず、計測期間中に計数
された計数値をそのまま保持し続ける。したがつ
て利得制御回路3の減衰量も計測期間に設定され
た最大入力レベルに対応した値に保持される。
During the measurement period, that is, the period when the monostable multivibrator 32 is generating pulses, AND
A pulse is applied to the digital counter 8 via the gate circuit 12 and the AND gate circuit 13 to perform counting. Digital counter 8, latch circuit 1
4. The comparator 15 constitutes the maximum value holding circuit 5 shown in FIG. 1, and has the function of detecting and holding the maximum value among the number of pulses corresponding to the input level successively sent from the AD converter 11. do.
In other words, the maximum value holding operation is performed digitally,
The digital output is given to the gain control circuit 3 as a control signal. The gain control circuit 3 includes a plurality of resistor attenuators including analog switches, and each resistor attenuator is controlled to be attenuated or not attenuated according to the digital output given from the latch circuit 14, and the total amount of attenuation is determined. be done. Therefore, the attenuation amount is set in accordance with the maximum input during the maximum value measurement period during which the monostable multivibrator 32 is generating pulses. That is, when the maximum input is large, the attenuation amount is set to be large. When the measurement period ends and the pulse generation operation of the monostable multivibrator 32 stops, the pulses from the AD converter 11 are blocked by the AND gate circuit 12, and the pulses from the pulse generator 10 are blocked by the AND gate circuit 13, and the pulses are blocked by the digital counter. 8, the digital counter 8 does not perform any counting and continues to hold the count value counted during the measurement period. Therefore, the attenuation amount of the gain control circuit 3 is also maintained at a value corresponding to the maximum input level set during the measurement period.

ピーク検出器9は入力信号のピークレベルを検
出する回路で、通常は絶対値回路と時定数の短か
い平滑回路とで構成される。パルス発生器10は
ADコンバータ11のクロツクパルスとADコンバ
ータ11でサンプルされる毎にデジタルカウンタ
8をクリアするためのクリアパルスとを発生す
る。このクリアパルスは、ADコンバータ11が
一定期間毎にサンプルするのに同期し、かつAD
コンバータ11がサンプル値をパルス数に変換し
て出力する直前に発生される。要するにデジタル
カウンタ8のクリア入力端子(CL)に印加され
るクリアパルスは、それ以前の計数値を累積しな
いようにデジタルカウンタ8の計数値を0にクリ
アし、次のサンプル値に相当する計数に備えさせ
る。したがつて、デジタルカウンタ8は、入力信
号のピークレベルの一定期間毎のサンプル値に相
当する計数値を出力する。
The peak detector 9 is a circuit that detects the peak level of an input signal, and is usually composed of an absolute value circuit and a smoothing circuit with a short time constant. The pulse generator 10 is
A clock pulse for the AD converter 11 and a clear pulse for clearing the digital counter 8 every time the AD converter 11 samples are generated. This clear pulse is synchronized with the AD converter 11 sampling every fixed period, and
It is generated immediately before the converter 11 converts the sample value into a pulse number and outputs it. In short, the clear pulse applied to the clear input terminal (CL) of the digital counter 8 clears the count value of the digital counter 8 to 0 so as not to accumulate the previous count value, and returns the count value corresponding to the next sample value. Prepare. Therefore, the digital counter 8 outputs a count value corresponding to a sample value of the peak level of the input signal every fixed period.

ANDゲート回路12,13は単安定マルチバ
イブレータ32のパルスの有無によつてデジタル
カウンタ8を計数または保持状態に制御する働き
をする。デジタルカウンタ8、ラツチ回路14お
よびコンパレータ15は第1図における最大値保
持回路5を形成し、ラツチ回路14は非ラツチ状
態においてはデジタルカウンタ8の計数値をその
まま出力し、ラツチ状態では入力に関係なく前の
値を維持する働きをする。コンパレータ15はデ
ジタルカウンタ8の計数出力A1,A2,A3,A4
ラツチ回路の出力B1,B2,B3,B4とを比較し、
A>Bなる関係にあるときのみパルスを出力し、
このパルスがラツチ回路14のラツチをはずして
非ラツチ状態にし、デジタルカウンタ8の出力を
ラツチ回路14に出力する。
The AND gate circuits 12 and 13 function to control the digital counter 8 to a counting or holding state depending on the presence or absence of a pulse from the monostable multivibrator 32. The digital counter 8, the latch circuit 14, and the comparator 15 form the maximum value holding circuit 5 in FIG. It functions to maintain the previous value. The comparator 15 compares the counting outputs A 1 , A 2 , A 3 , A 4 of the digital counter 8 with the outputs B 1 , B 2 , B 3 , B 4 of the latch circuit,
Outputs a pulse only when there is a relationship of A>B,
This pulse unlatches the latch circuit 14, rendering it unlatched, and outputs the output of the digital counter 8 to the latch circuit 14.

以上の説明から明らかなように、ラツチ回路1
4とコンパレータ15は、デジタルカウンタ8の
計数出力A1,A2,A3,A4がそれぞれ以前のラツ
チ出力B1,B2,B3,B4より大きい時のみラツチ
出力を更新し、小さい時は前の出力を保持する。
したがつてデジタルカウンタ8から順次送られて
くる計数値の最大値がラツチ回路14の出力に得
られることになる。
As is clear from the above explanation, latch circuit 1
4 and a comparator 15 update the latch output only when the count outputs A 1 , A 2 , A 3 , A 4 of the digital counter 8 are respectively larger than the previous latch outputs B 1 , B 2 , B 3 , B 4 , When it is small, the previous output is retained.
Therefore, the maximum value of the count values sequentially sent from the digital counter 8 is obtained as the output of the latch circuit 14.

利得制御回路3は4段の抵抗減衰器とアナログ
スイツチで構成されている。抵抗16,17、ア
ナログスイツチ18およびバツフア増幅器19は
1段目の抵抗減衰器を構成し、アナログスイツチ
18はそのゲートに与えられるラツチ回路14の
出力B1「H」(TTLロジツクのハイレベル)の時
に導通状態、「L」(TTLロジツクのローレベ
ル)の時に遮断状態となることから、結局、ラツ
チ回路14の出力B1が「H」の時に1段目の抵
抗減衰器は抵抗16と17による分圧比で減衰状
態を呈し、B1が「L」の時は非減衰状態とな
る。バツフア増幅器19は1段目と2段目の抵抗
減衰器の相互影響を防止する働きをする。同様に
抵抗20,21とアナログスイツチ22およびバ
ツフア増幅器23は2段目の抵抗減衰器を、抵抗
24,25とアナログスイツチ26およびバツフ
ア増幅器27は3段目の抵抗減衰器を、そして抵
抗28,29とアナログスイツチ30およびバツ
フア増幅器31は4段目の抵抗減衰器をそれぞれ
構成している。それらの1段目から4段目までの
各抵抗減衰器は縦続接続されて利得制御回路3を
形成し、各抵抗減衰器はそれぞれ減衰状態におい
て異なる減衰量、例えば1dB、2dB、4dB、8
dBに設定されている。
The gain control circuit 3 is composed of a four-stage resistive attenuator and an analog switch. Resistors 16 and 17, analog switch 18, and buffer amplifier 19 constitute a first-stage resistance attenuator, and analog switch 18 receives the output B 1 of latch circuit 14 "H" (high level of TTL logic) applied to its gate. When the output B1 of the latch circuit 14 is "H", the first stage resistor attenuator is connected to the resistor 16. It exhibits a damped state with a partial pressure ratio of 17, and becomes a non-damped state when B1 is "L". The buffer amplifier 19 serves to prevent mutual influence between the first and second stage resistor attenuators. Similarly, resistors 20, 21, analog switch 22, and buffer amplifier 23 form a second stage resistance attenuator, resistors 24, 25, analog switch 26, and buffer amplifier 27 form a third stage resistance attenuator, and resistor 28, 29, analog switch 30, and buffer amplifier 31 constitute a fourth stage resistance attenuator. The resistive attenuators from the first stage to the fourth stage are connected in cascade to form a gain control circuit 3, and each resistive attenuator has a different attenuation amount in the attenuation state, for example, 1 dB, 2 dB, 4 dB, 8 dB, etc.
It is set to dB.

以上のようにこの回路では自動設定スイツチ7
を押すだけのワンタツチ操作で最適な録音レベル
設定をデジタル的に行なうことができる。そして
設定終了後は設定レベルは一定値を保持し続ける
ため、録音中に設定レベルが変化することはなく
良質な録音が行なえるものである。
As mentioned above, in this circuit, automatic setting switch 7
You can digitally set the optimal recording level with just one touch. Since the set level continues to be held at a constant value after the setting is completed, the set level does not change during recording, and high-quality recording can be performed.

本発明はこのような自動録音レベル設定回路が
電源投入時にも動作するようにしたもので、第4
図に示すように前記第1,2図に示した自動録音
レベル設定回路Aの出力端子2は録音増幅器33
を介して録音ヘツド34に接続されており、自動
録音レベル設定回路Aや録音増幅器33等に電源
を供給するテープデツキの電源回路35から得ら
れる直流電圧は微分回路36にも供給されるよう
になつている。
The present invention is such that such an automatic recording level setting circuit operates even when the power is turned on.
As shown in the figure, the output terminal 2 of the automatic recording level setting circuit A shown in FIGS. 1 and 2 is connected to the recording amplifier 33.
The DC voltage obtained from the tape deck power supply circuit 35, which supplies power to the automatic recording level setting circuit A, the recording amplifier 33, etc., is also supplied to the differentiating circuit 36. ing.

前記微分回路36の出力は自動録音レベル設定
回路Aの自動設定スイツチ7と並列に選択スイツ
チ37を介して接続されたトランジスタ等のスイ
ツチング素子38に加えられる。
The output of the differentiation circuit 36 is applied to a switching element 38 such as a transistor connected in parallel to the automatic setting switch 7 of the automatic recording level setting circuit A via a selection switch 37.

これにより、いま選択スイツチ37を閉じた状
態で電源回路35への電源スイツチ39を閉じ、
その電源回路35が動作すると、微分回路36の
出力には1パルスが発生し、このパルスによりス
イツチング素子38が一瞬導通状態となるため、
丁度自動設定スイツチ7を操作した場合と同じ動
作でもつて自動録音レベル設定回路Aが動作し、
録音レベルの自動設定が行なわれるものである。
As a result, with the selection switch 37 currently closed, the power switch 39 to the power supply circuit 35 is closed,
When the power supply circuit 35 operates, one pulse is generated at the output of the differentiating circuit 36, and this pulse causes the switching element 38 to become conductive for a moment.
Automatic recording level setting circuit A operates in the same manner as when automatic setting switch 7 is operated.
The recording level is automatically set.

したがつて、電源スイツチ39を留守録音時の
タイマースイツチとすればこの留守録音において
も最適な録音レベルで録音が行なわれるものであ
る。なお、この電源投入時に録音レベルの自動設
定を行なうか否かは選択スイツチ37により選択
することができる。
Therefore, if the power switch 39 is used as a timer switch for recording when the user is not at home, recording will be performed at the optimum recording level even during this recording when the user is not at home. It should be noted that the selection switch 37 can be used to select whether or not to automatically set the recording level when the power is turned on.

以上のように本発明は、自動設定スイツチの操
作により作動される時間設定回路にて予め定めら
れた一定時間の間入力信号レベルをレベル検出器
にて検出し、その一定時間内の入力信号レベルの
最大レベルに応じて利得制御回路を作動し、出力
信号レベルを自動的に設定するように自動録音レ
ベル設定回路を構成したので、時間設定回路によ
つて定められた一定時間の内にレベル検出のもと
に最大レベルの検出ができ、自動設定スイツチの
操作性を著しくよくすることができ、かつ自動設
定スイツチの操作により前の設定状態をリセツト
し新たにレベル設定を更新することができる。し
かも、自動録音レベル設定回路を構成する自動設
定スイツチに並列に電源投入時のみ作動するスイ
ツチ手段を接続したので、電源投入時、このスイ
ツチ手段にて作動される時間設定回路により予め
定められた一定時間内に自動的に録音レベルを最
適値に設定することができ、留守録音であつても
良好な録音が行なわれるものである。
As described above, the present invention detects the input signal level with a level detector for a predetermined period of time in a time setting circuit activated by the operation of an automatic setting switch, and detects the input signal level within the certain period of time. The automatic recording level setting circuit is configured to operate the gain control circuit and automatically set the output signal level according to the maximum level of the signal, so the level can be detected within a certain period of time determined by the time setting circuit. The maximum level can be detected based on the current setting, the operability of the automatic setting switch can be significantly improved, and the previous setting state can be reset and the level setting can be newly updated by operating the automatic setting switch. Moreover, since a switch means that operates only when the power is turned on is connected in parallel to the automatic setting switch that constitutes the automatic recording level setting circuit, when the power is turned on, a predetermined constant level is set by the time setting circuit that is activated by this switch means. The recording level can be automatically set to the optimum value within the specified time, and good recording can be made even when the user is away from home.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に供する自動録音レベル設定回
路の一例を示すブロツク図、第2図は同回路の詳
細図、第3図は本発明の一実施例のブロツク図で
ある。 A……自動録音レベル設定回路、3……利得制
御回路、4……レベル検出器、7……自動設定ス
イツチ、35……電源回路、37……選択スイツ
チ、38……スイツチング素子、39……電源ス
イツチ。
FIG. 1 is a block diagram showing an example of an automatic recording level setting circuit according to the present invention, FIG. 2 is a detailed diagram of the same circuit, and FIG. 3 is a block diagram of an embodiment of the present invention. A... Automatic recording level setting circuit, 3... Gain control circuit, 4... Level detector, 7... Automatic setting switch, 35... Power supply circuit, 37... Selection switch, 38... Switching element, 39... ...Power switch.

Claims (1)

【特許請求の範囲】 1 自動設定スイツチの操作により作動される時
間設定回路にて予め定められた一定時間の間入力
信号レベルをレベル検出器により検出し、その一
定時間内の入力信号レベルの最大レベルに応じて
利得制御回路を作動し、出力信号レベルを自動的
に設定するように構成した自動録音レベル設定回
路と、前記自動録音レベル設定回路を構成する自
動設定スイツチに並列に接続され電源投入時のみ
作動するスイツチ手段を備えたことを特徴とする
自動録音レベル設定装置。 2 スイツチ手段による自動録音レベル設定回路
の動作を選択する選択スイツチを備えたことを特
徴とする特許請求の範囲第1項記載の自動録音レ
ベル設定装置。
[Claims] 1. The input signal level is detected by a level detector for a predetermined period of time in a time setting circuit activated by the operation of an automatic setting switch, and the maximum input signal level within that period of time is detected. An automatic recording level setting circuit configured to automatically set the output signal level by operating a gain control circuit according to the level is connected in parallel to an automatic setting switch that constitutes the automatic recording level setting circuit. An automatic recording level setting device characterized in that it is equipped with a switch means that operates only at certain times. 2. The automatic recording level setting device according to claim 1, further comprising a selection switch for selecting the operation of the automatic recording level setting circuit by the switch means.
JP9302479A 1979-07-20 1979-07-20 Automatic recording level setting unit Granted JPS5616922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9302479A JPS5616922A (en) 1979-07-20 1979-07-20 Automatic recording level setting unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9302479A JPS5616922A (en) 1979-07-20 1979-07-20 Automatic recording level setting unit

Publications (2)

Publication Number Publication Date
JPS5616922A JPS5616922A (en) 1981-02-18
JPS6118826B2 true JPS6118826B2 (en) 1986-05-14

Family

ID=14070909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9302479A Granted JPS5616922A (en) 1979-07-20 1979-07-20 Automatic recording level setting unit

Country Status (1)

Country Link
JP (1) JPS5616922A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729125B2 (en) 2016-07-21 2020-07-22 株式会社デンソー Ignition coil for internal combustion engine and method of manufacturing the same

Also Published As

Publication number Publication date
JPS5616922A (en) 1981-02-18

Similar Documents

Publication Publication Date Title
US4082998A (en) Dual slope integration circuit
US4306114A (en) Automatic audio mixing selector device
US4297527A (en) Input gain adjusting apparatus and method
US4274117A (en) Digital record level setting system
JPS6118826B2 (en)
US4253122A (en) Automatic adjustment of biasing current for recording sound by three-head type tape-recorder
US3949294A (en) Level indicating system
JPS6148289B2 (en)
JPH0133963B2 (en)
JPS6017172B2 (en) Digital automatic level setting device
JPS6022846B2 (en) automatic level setting device
JPS6245621B2 (en)
JPS6244722B2 (en)
JPS6046886B2 (en) Digital automatic level setting device
JP3100457B2 (en) Analog / digital conversion circuit for multiple inputs
JPS6047646B2 (en) tape recorder
JPS6113302B2 (en)
JPS6258167B2 (en)
JPS62165415A (en) Automatic gain control circuit
JPS58199403A (en) Varying device of signal level
US3769588A (en) Remote control system for a television receiver
JPS6043563B2 (en) tape recorder
JP2770561B2 (en) Mute circuit
JPH0311937Y2 (en)
JPH0748622B2 (en) AGC amplifier