JPS6046886B2 - Digital automatic level setting device - Google Patents

Digital automatic level setting device

Info

Publication number
JPS6046886B2
JPS6046886B2 JP14199178A JP14199178A JPS6046886B2 JP S6046886 B2 JPS6046886 B2 JP S6046886B2 JP 14199178 A JP14199178 A JP 14199178A JP 14199178 A JP14199178 A JP 14199178A JP S6046886 B2 JPS6046886 B2 JP S6046886B2
Authority
JP
Japan
Prior art keywords
level
signal
digital
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14199178A
Other languages
Japanese (ja)
Other versions
JPS5567919A (en
Inventor
雅夫 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14199178A priority Critical patent/JPS6046886B2/en
Publication of JPS5567919A publication Critical patent/JPS5567919A/en
Publication of JPS6046886B2 publication Critical patent/JPS6046886B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明はテープデッキなどに用いて好適なデジタル式自
動レベル設定装置に関するもので、特に入力信号のダイ
ナミックレンジを圧縮することなく自動的に最適レベル
に設定できるようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital automatic level setting device suitable for use in tape decks, etc. In particular, the present invention is capable of automatically setting the optimum level without compressing the dynamic range of an input signal. It is something.

従来、テープデッキなどにおいて録音しようとする場合
、VUメータを無視しながら加えられた入力信号を手動
の可変抵抗器で適当なレベルに調節するか、またはM℃
と称される自動利得制御装置により、入力信号の平均値
に応じて記録レベルを自動的に調節していた。
Conventionally, when trying to record on a tape deck, etc., the input signal was adjusted to an appropriate level with a manual variable resistor while ignoring the VU meter, or the input signal was adjusted to an appropriate level using a manual variable resistor.
The recording level was automatically adjusted according to the average value of the input signal using an automatic gain control device called .

しかし、前者の調節の仕方では操作の煩わしさがあり、
また、後者の場合には入力信号のダイナミックレンジが
圧縮されて記録されるという問題があるため、これらを
克服するものとして、従来、次のような方式が提案され
ている。
However, the former method of adjustment is cumbersome to operate;
Furthermore, in the latter case, there is a problem that the dynamic range of the input signal is compressed and recorded, so the following methods have been proposed to overcome this problem.

その第1は、大きな入力信号が到来すると可変抵抗器に
連結されたモータを駆動して減衰量を増し、歪のない録
音を行なおうとするものである。これは機械的な構成部
品が増えるばかりでなく、精度の点でも十分満足なもの
ではない。第2には、信号レベルに応じた直流電圧を発
生する回路と、その直流電圧を記憶させ、その記憶信号
に応じて信号伝送路の利得を制御する回路とで構成され
、必要に応Jじてスイッチによつて記憶信号を更新し、
大きな入力信号に応じた利得設定を行なう方法がある。
この場合、記憶素子にはコンデンサが用いられるのが普
通であり、電界効果トランジスタなどの入力抵抗の高い
可変抵抗素子を用いたとしてもコン丁デンサのリーク電
流により長時間同一利得を維持するのが困難であつた。
さらに理想的な記憶素子があつたとしても、アナログ量
を扱うため、制御の直線性や制御範囲に限界があるなど
の欠点があつた。本発明は、入力信号レベルを検出し、
それにAD(アナログ−デジタル)コンバータによつて
デジタル量に変換し、信号伝送路に配置された信号減衰
器群の信号減衰量をデジタル的に制御してレベル設定を
行なうように構成することにより、前記従来の問題点を
解決し得るデジタル自動レベル設定装置を提供するもの
である。
The first method is to increase the amount of attenuation by driving a motor connected to a variable resistor when a large input signal arrives, thereby attempting to perform distortion-free recording. This not only increases the number of mechanical components, but also is not completely satisfactory in terms of accuracy. The second circuit consists of a circuit that generates a DC voltage according to the signal level, and a circuit that stores the DC voltage and controls the gain of the signal transmission path according to the stored signal. update the memory signal by the switch,
There is a method of setting the gain according to a large input signal.
In this case, a capacitor is usually used as the memory element, and even if a variable resistance element with high input resistance such as a field effect transistor is used, it is difficult to maintain the same gain for a long time due to leakage current of the capacitor. It was difficult.
Furthermore, even if an ideal memory element were available, there would be drawbacks such as limitations in control linearity and control range because analog quantities were handled. The present invention detects an input signal level;
By converting it into a digital quantity using an AD (analog-digital) converter and digitally controlling the amount of signal attenuation of a group of signal attenuators arranged in the signal transmission path, the level is set. The object of the present invention is to provide a digital automatic level setting device that can solve the above-mentioned conventional problems.

以下、本発明を図示の実施例に基いて説明する。第1図
は本発明の一実施例の要部回路構成を示すブロック図で
、図中の1および2はそれぞれ信号の入力端子と出力端
子、3は信号減衰器群であるところの抵抗減衰器群で、
これは上記入力端子1と出力端子2間に配置されている
Hereinafter, the present invention will be explained based on illustrated embodiments. FIG. 1 is a block diagram showing the main circuit configuration of an embodiment of the present invention, in which 1 and 2 are signal input terminals and output terminals, respectively, and 3 is a resistance attenuator group, which is a group of signal attenuators. in groups,
This is arranged between the input terminal 1 and the output terminal 2.

レベル検出器6は入力端子1に接続され、その出力はA
Dコンバータ7、減算器32、ANDゲート回路12を
経てデジタルカウンタ5に至り、さらにラッチ回路14
を経て抵抗減衰器群3に供給される。この第1図の構成
において、入力端子1には例えば音声信号などのアナロ
グ信号が印加され、出力端子2にはレベル設定されたア
ナログ信号が得られる。第1図において、レベル検出器
6は例えば入力信号のピークレベルを検出する回路で、
通常は絶対値回路と時定数の短かい平滑回路とで構成さ
れる。
Level detector 6 is connected to input terminal 1, and its output is A
It reaches the digital counter 5 via the D converter 7, the subtracter 32, the AND gate circuit 12, and then the latch circuit 14.
The signal is supplied to the resistance attenuator group 3 via the. In the configuration shown in FIG. 1, an analog signal such as an audio signal is applied to the input terminal 1, and an analog signal with a set level is obtained at the output terminal 2. In FIG. 1, the level detector 6 is, for example, a circuit that detects the peak level of an input signal.
It usually consists of an absolute value circuit and a smoothing circuit with a short time constant.

基準レベル発生器4は、レベル設定を行なうための基準
情報を与えるもので、可変減衰回路3が減衰を開始する
入力レベルに相当する値をデジタル値で発生する。減算
器9はレベル検出器6およびADコンバータ7で得られ
た入力信号レベルに対応したデジタル値と基準レベル発
生器4から.のデジタル値との差に相当するデジタル値
を出力する。すなわち減算器9は上記両デジタル値の減
算を実行し、その出力には入力信号が基準レベルを越え
るレベルに相当するデジタル値が現われる。これはAN
Dゲート回路12を経てデジタルjカウンタ5に計数人
力端子(IN)に印加される。パルス発生器10は油コ
ンバータ7のクロックパルスと油コンバータ7でサンプ
ルされる毎にデジタルカウンタ5をクリアするためのク
リアパルスとを発生する。ANDゲート回路12,ク1
3およびインバータ11はスイッチ8の操作によつてデ
ジタルカウンタ5を計数または保持状態に制御する働き
をする。ラッチ回路14とコンパレータ15は最大計数
値を保持する働きをし、ラッチ回路14は非ラッチ状態
においてはデジタルカウンタ5の計数値をそのまま出力
し、ラッチ状態では入力に関係なく前の値を維持する働
きをする。コンパレータ15はデジタルカウンタ5の計
数出力Al,A2,A3,A4とラッチ回路の出力Bi
,B,,八,B4どを比較し、A>Bなる関係にあると
きのみパルスを出力し、このパルスがラッチ回路14の
ラッチをはずして非ラッチ状態にし、デジタルカウンタ
5の出力をラッチ回路14に出力フする。以上の説明か
ら明らかなように、ラッチ回路14とコンパレータ15
は、デジタルカウンタ5の計数出力Al,A2,A3,
A!iがそれぞれ以前のラッチ出力Bl,八,B3,B
4より大きい時のみラッチ・出力を更新し、小さい時は
前の出力を保持する。
The reference level generator 4 provides reference information for level setting, and generates a digital value corresponding to the input level at which the variable attenuation circuit 3 starts attenuation. A subtracter 9 receives a digital value corresponding to the input signal level obtained by the level detector 6 and the AD converter 7 from the reference level generator 4. Outputs a digital value corresponding to the difference from the digital value of . That is, the subtracter 9 performs subtraction between the two digital values, and a digital value corresponding to the level at which the input signal exceeds the reference level appears at its output. This is AN
It is applied to the counting terminal (IN) of the digital J counter 5 via the D gate circuit 12. The pulse generator 10 generates a clock pulse for the oil converter 7 and a clear pulse for clearing the digital counter 5 every time the oil converter 7 samples. AND gate circuit 12, 1
3 and the inverter 11 function to control the digital counter 5 to a counting or holding state by operating the switch 8. The latch circuit 14 and the comparator 15 function to hold the maximum count value, and the latch circuit 14 outputs the count value of the digital counter 5 as it is in the non-latched state, and maintains the previous value regardless of the input in the latched state. do the work. The comparator 15 is connected to the counting outputs Al, A2, A3, A4 of the digital counter 5 and the output Bi of the latch circuit.
. 14. As is clear from the above explanation, the latch circuit 14 and the comparator 15
are the counting outputs Al, A2, A3, of the digital counter 5,
A! i is the previous latch output Bl, 8, B3, B, respectively
The latch/output is updated only when it is larger than 4, and the previous output is held when it is smaller.

したがつてデジタルカウンタ5から順次送られてくる計
数値の最大値がラッチ回路14の出力に得られることに
なる。抵抗減衰器群3は4段の抵抗減衰器とアナログス
イッチで構成されている。
Therefore, the maximum value of the count values sequentially sent from the digital counter 5 is obtained as the output of the latch circuit 14. The resistance attenuator group 3 is composed of four stages of resistance attenuators and analog switches.

抵抗16,17、アナログスイッチ18およびバッファ
増幅器19は1段目の抵抗減衰器を構成し、アナログス
イッチ18はそのゲートに与えられるラッチ回路14の
出力2が「H」(′rl′Lロジックのハイレベル)の
時に導通状態、「L」(TTLロジックのローレベル)
の時に遮断状態となるから、結局、ラッチ回路14の出
力?が「H」の時に1段目の抵抗減衰器は抵抗16と1
7による分圧比て減衰状態を呈し、?が「L」の時は非
減衰状態となる。バッファ増幅器19は1段目と2段目
の抵抗減衰器の相互影響を防止する働きをする。同様に
抵抗20,21とアナログスイッチ22およびバッファ
増幅器23は2段目の抵抗減衰器を、抵抗24,25と
アナログスイッチ26およびバッファ増幅器27は3段
目の抵抗減衰器を、そして抵抗28,29とアナログス
イッチ30およびバッファ増幅器31は4段目の抵抗減
衰器をそれぞれ構成している。それらの1段目から4段
目までの各抵抗減衰器は縦続接続されて抵抗減衰器群3
を形成し、各抵抗減衰器はそれぞれ減衰状態において異
なる減衰量、例えば1dB12c1B14dB..8c
[Bに設定されている。この第1図のデジタル自動レベ
ル設定装置においてレベル設定を行なおうとする時には
スイッチ8を押して設定状態にする。
Resistors 16 and 17, analog switch 18, and buffer amplifier 19 constitute a first-stage resistance attenuator, and output 2 of latch circuit 14 applied to the gate of analog switch 18 is "H"('rl'L logic). High level), conductive state, “L” (TTL logic low level)
Since it becomes a cutoff state when , the output of the latch circuit 14 ends up being ? When is “H”, the first stage resistor attenuator is resistor 16 and 1
It exhibits an attenuated state compared to the partial pressure ratio of 7, and ? When is "L", it is in a non-damped state. The buffer amplifier 19 serves to prevent mutual influence between the first and second stage resistive attenuators. Similarly, resistors 20, 21, analog switch 22, and buffer amplifier 23 form a second stage resistance attenuator; resistors 24, 25, analog switch 26, and buffer amplifier 27 form a third stage resistance attenuator; 29, analog switch 30, and buffer amplifier 31 constitute a fourth stage resistance attenuator. Each of the resistance attenuators from the first stage to the fourth stage is connected in cascade to form the resistance attenuator group 3.
and each resistive attenuator has a different amount of attenuation in its attenuation state, for example, 1dB12c1B14dB. .. 8c
[Set to B. When attempting to set the level in the digital automatic level setting device shown in FIG. 1, the switch 8 is pressed to bring it into the setting state.

入力信号はレベル検出器6により正負いずれかのピーク
レベルに対応した直流電圧に変換され、これはADコン
バータ7によつて一定期間毎にサンプルされ、そのサン
プル値は例えばパルス数に変換され、さらに減算器9で
基準レベル発生器4が発する基準値を越えるレベルに相
当するデジタル値にされ、一定期間毎にANDゲート回
路12に送られる。今、スイッチ8は押されて短絡状態
にあるから、ANDゲート回路12の他方の入力端子に
はインバータ11を経て「H」レベルが印加されており
、前記減算器9の出力パルスはデジタルカウンタ5の計
数人力端子(IN)に与えられることになる。
The input signal is converted by the level detector 6 into a DC voltage corresponding to either a positive or negative peak level, which is sampled at regular intervals by the AD converter 7, and the sampled value is converted into, for example, the number of pulses. The subtracter 9 converts the digital value into a digital value corresponding to a level exceeding the reference value generated by the reference level generator 4, and sends it to the AND gate circuit 12 at regular intervals. Now, since the switch 8 is pressed and is in a short-circuited state, an "H" level is applied to the other input terminal of the AND gate circuit 12 via the inverter 11, and the output pulse of the subtracter 9 is sent to the digital counter 5. will be applied to the counting input terminal (IN).

ANDゲート回路13にはインバータ11を経た「H」
レベルとパルス発生器10からクリア用のパルスとが印
加され、その出力がデジタルカウンタ5のクリア入力に
与えられる。パルス発生器10からのクリア用パルスは
、鳩コンバータ7が一定期間毎にサンプルするのに同期
し、かつADコンバータ7がサンプル値をパルス数に変
換して出力する直前に発生される。要するに、デジタル
カウンタ5のクリア入力端子(CL)に印加されるクリ
アパルスは、それ以前の計数値を累積しないようにデジ
タルカウンタ5の計数値をOにクリアし、次のサンプル
値に相当する計数を備えさせる。したがつて、デジタル
カウンタ5は、入力信号が基準レベルを越えるレベルの
一定期間毎のサンプル値に相当する計数値を出力する。
この計数値は前述したラッチ回路14およびコンパレー
タ15による最大値保持動作により、スイッチ8を押し
ている期間の最大値がラッチ回路14の出力Bl,B2
,B3,B4に得られる。ラッチ回路14の出力は抵抗
減衰器群3の各アナログスイッチ18,22,26,3
0に接続され、1段目から4段目までの抵抗減衰器を減
衰状態もしくは非減衰状態に制御し、抵抗減衰器群3の
総合減衰量を制御する。この例では入力信号のピークレ
ベルが非常に高く、ラッチ回路14の出力Bl,B2,
B3,B4が全て「H」になると各抵抗減衰器は全て減
衰状態となり、その減衰量は15dBとなり、入力端子
1に与えられた信号を15dB減衰させて出力端子2に
送り出すことになる。また、入力信号のピークレベルが
非常に低く、基準レベルに満たない場合は例えばラッチ
回路14の出力が全て「L」となると抵抗減衰器群3は
非減衰状態となり、入力信号を減衰させることなく出力
端子2に送り出すことになる。したがつて出力端子2に
は基準レベルを越える入力信号に対して概略一定レベル
の信号が得られることになる。スイッチ8を離すとAN
Dゲート回路12および13の入力には「L」レベルが
与えられるためデジタルカウンタ5の計数人力端子(I
N)およびクリア入力(CL)にはパルスが印加されず
計数およびクリア動作を行なわない。したがつてラッチ
回路14の出力は以前の計数値を保持し続ける。このよ
うにスイッチ8は短絡時が設定状態、開放時が保持状態
であり、設定状態で入力信号のピーク値を計測し、その
ピーク値に相当したレベル設定を実行し、保持状態では
、そのレベル設定を保持し続ける。第1図で説明したデ
ジタル自動レベル設定装置は、例えばテープデッキの録
音レベル設定に用いることができる。
“H” through the inverter 11 is applied to the AND gate circuit 13.
A level and a clear pulse are applied from the pulse generator 10, and the output thereof is given to the clear input of the digital counter 5. The clearing pulse from the pulse generator 10 is generated in synchronization with the pigeon converter 7 sampling at regular intervals, and immediately before the AD converter 7 converts the sampled value into a pulse number and outputs it. In short, the clear pulse applied to the clear input terminal (CL) of the digital counter 5 clears the count value of the digital counter 5 to O so as not to accumulate the previous count value, and the count value corresponding to the next sample value is cleared. be prepared. Therefore, the digital counter 5 outputs a count value corresponding to a sample value for each fixed period at which the input signal exceeds the reference level.
This count value is determined by the maximum value holding operation by the latch circuit 14 and comparator 15 described above, so that the maximum value during the period when the switch 8 is pressed is the output Bl, B2 of the latch circuit 14.
, B3, and B4. The output of the latch circuit 14 is for each analog switch 18, 22, 26, 3 of the resistance attenuator group 3.
0 and controls the first to fourth stage resistance attenuators to be attenuated or non-attenuated, thereby controlling the total attenuation amount of the resistance attenuator group 3. In this example, the peak level of the input signal is very high, and the outputs Bl, B2, and
When B3 and B4 are all set to "H", each resistor attenuator is all attenuated, and the attenuation amount is 15 dB, so that the signal applied to input terminal 1 is attenuated by 15 dB and sent to output terminal 2. In addition, if the peak level of the input signal is very low and does not meet the reference level, for example, when all the outputs of the latch circuit 14 become "L", the resistor attenuator group 3 becomes a non-attenuating state, and the input signal is not attenuated. It will be sent to output terminal 2. Therefore, a signal at a substantially constant level is obtained at the output terminal 2 with respect to an input signal exceeding the reference level. When switch 8 is released, AN
Since "L" level is given to the inputs of the D gate circuits 12 and 13, the counting manual terminal (I
No pulse is applied to the clear input (CL) and the counting and clearing operations are not performed. Therefore, the output of the latch circuit 14 continues to hold the previous count value. In this way, the switch 8 is in the setting state when it is short-circuited and is in the holding state when it is open. In the setting state, the peak value of the input signal is measured and a level setting corresponding to that peak value is executed, and in the holding state, the level Keep your settings. The digital automatic level setting device described in FIG. 1 can be used, for example, to set the recording level of a tape deck.

この場合、出力端子2がテープデッキの録音増幅器に接
続され、磯気ヘッドに記録電流が供給される。スイッチ
8の設定状態で抵抗減衰器群3の減衰量は例えば磁気テ
ープの最大記録レベルに入力信号のピークが記録される
ように設定される。これは基準レベル発生器4の発生す
るデジタル値を調節することにより容易に設定てきる。
このようにすれば、入力信号のピークレベルが磁気テー
プの最大記録レベルに記録され、それ以外の信号レベル
では最大記録レベル以下に記録さノれる。
In this case, the output terminal 2 is connected to the recording amplifier of the tape deck, and a recording current is supplied to the Isoke head. In the setting state of the switch 8, the attenuation amount of the resistive attenuator group 3 is set so that, for example, the peak of the input signal is recorded at the maximum recording level of the magnetic tape. This can be easily set by adjusting the digital value generated by the reference level generator 4.
In this way, the peak level of the input signal is recorded at the maximum recording level of the magnetic tape, and other signal levels are recorded below the maximum recording level.

したがつて、入力信号は磁気テープの飽和ひずみを受け
ることなく記録され、ひずみの生じない記録が自動的に
行なえることになる。本発明のデジタル自動レベル設定
装置は、スイッチ8を押すだけで最適レベル設定が実行
される7ため操作の煩わしさから解放される上に、入力
信号のダイナミックレンジが圧縮されて記録される心配
もない。
Therefore, the input signal is recorded without being subjected to saturation distortion of the magnetic tape, and distortion-free recording can be automatically performed. The digital automatic level setting device of the present invention performs optimal level setting by simply pressing the switch 7, which frees you from the hassle of operation and also eliminates the worry that the dynamic range of the input signal will be compressed and recorded. do not have.

さらにモータなどの機械部品を使用せず純電子的に行な
えるため、コストダウンも容易である。また、従来のア
ナログ式のものに比較フすれば、デジタル信号による制
御を行なうため、精度が数段優れたものを実現できる上
に、保持状態での保持時間は電源を入れている限り永久
であり、リーク電流による設定レベルのドリフトなどは
全く心配がないなどの数々のすぐれた特長を有する。更
に、もう一つの大きな効果は、基準レベル発生器4の発
生信号は「H」および「L」の組合わせ(実施例では4
つの組合わせ)で与えるだけでよいため極めて簡単な構
成で済み、ステップ状ではあるがレベル設定に便利であ
り、かつ温度特性、電源電圧変動、各種雑音などに対し
て信頼性の高い装置が実現できる点である。第2図は本
発明の他の実施例を示すものであり、第1図と同一部分
は同一の符号を付している。
Furthermore, since it can be performed purely electronically without using mechanical parts such as a motor, it is easy to reduce costs. In addition, compared to conventional analog systems, since control is performed using digital signals, it is possible to achieve much higher precision, and the retention time in the retention state is permanent as long as the power is turned on. It has a number of excellent features, such as the fact that there is no need to worry about setting level drift due to leakage current. Furthermore, another great effect is that the signal generated by the reference level generator 4 is a combination of "H" and "L" (in the embodiment, 4
It has an extremely simple configuration because it only needs to be supplied with a combination of two (1) combination of two (2) combinations), and although it is step-like, it is convenient for level setting, and the device is highly reliable against temperature characteristics, power supply voltage fluctuations, various noises, etc. This is possible. FIG. 2 shows another embodiment of the present invention, and the same parts as in FIG. 1 are given the same reference numerals.

この実施例は基準レベル発生器4が複数種類の基準情報
を発生させ、それを利用して自動レベル設定の設定値を
数種類選択できるように配慮されたものである。基準レ
ベル発生器4は3種類の基準レベルをデジタル値で出力
するように構成され、例えばMSBからLSBにかけて
L..H,.HlHと並ぶ4ビットのデジタル値(W進
数で7に相当)が第1の基準情報として切換スイッチ3
2のa接点に与えられる。ここで、LはTTL(7)L
レベルであり接地することにより得られ、HはTTLの
HレベルてあるVcc(電源電圧)に接続することによ
り得られるから、構成としては極めて簡単になる。同様
に第2の基準情報としてHlL..L..Hのデジタル
値(W進数で9に相当)が切換スイッチ32のb接点に
、そして第3の基準情報としてH.L.H.H(用進数
で11に相当),が切換スイッチ32のc接点にそれぞ
れ与えられる。このようにして与えられた各基準レベル
に相当するデジタル値は切換スイッチ32のd接点(共
通接片)て選択されて減算器9に加えられる。したがつ
て切換スイッチ32のd接点がa接!点に接続されて第
1の基準レベルを選択している場合には、入力信号が第
1の基準レベルを越える大レベルがきた時のみ減算器9
の出力に1以上のデジタル値が現われ、カウンタ5を計
数して抵抗減衰器群3のいずれかの減衰器を減衰状態に
すjる。以下、第2、第3の基準レベルを選択すれば順
次入力信号の高い部分より減衰を開始することになる。
要するに切換スイッチ32に自動レベル設定装置の制御
開始点を選択するもの、換言すれば出力端子2に得られ
るレベルを選択しているこダとになる。テープデッキの
録音回路において、従来の可変抵抗器による減衰器を用
いていたとすると、使用者はVUメータを監視しながら
可変抵抗器を操作してレベル設定するわけであるが、こ
の場合、VUメータは時々刻々と指示値が変化するもの
であり、最高レベルに設定するには相当の熟練を必要と
する。
This embodiment is designed so that the reference level generator 4 generates a plurality of types of reference information, and by using it, several types of setting values for automatic level setting can be selected. The reference level generator 4 is configured to output three types of reference levels as digital values, for example L. .. H,. A 4-bit digital value (equivalent to 7 in W base) along with HlH is used as the first reference information by the selector switch 3.
It is given to the a contact point of 2. Here, L is TTL(7)L
The H level can be obtained by connecting to the ground, and the H level can be obtained by connecting to Vcc (power supply voltage), which is the TTL H level, so the configuration is extremely simple. Similarly, HlL. .. L. .. The digital value of H (corresponding to 9 in W base) is sent to the b contact of the selector switch 32, and the H. L. H. H (corresponding to 11 in decimal notation) is applied to the c contact of the changeover switch 32, respectively. The digital values corresponding to the respective reference levels thus given are selected by the d contact (common contact) of the changeover switch 32 and added to the subtracter 9. Therefore, the D contact of the changeover switch 32 becomes the A contact! If the first reference level is selected by connecting to the point, the subtracter 9 is activated only when the input signal reaches a high level exceeding the first reference level.
When a digital value of 1 or more appears at the output of the resistor 5, the counter 5 is counted and one of the attenuators in the resistive attenuator group 3 is put into an attenuating state. Thereafter, if the second and third reference levels are selected, attenuation will start sequentially from the higher portions of the input signal.
In short, the selector switch 32 selects the control start point of the automatic level setting device, in other words, the level obtained at the output terminal 2 is selected. If a conventional attenuator using a variable resistor was used in the recording circuit of a tape deck, the user would set the level by operating the variable resistor while monitoring the VU meter. The indicated value changes from moment to moment, and it requires considerable skill to set it to the highest level.

これに対し前記実施例に示すごときデジタル自動レベル
設定装置を用いれば、VUメータを監視する必要はなく
、使用者は単にスイッチ8を一定時間押した後離せば自
動的に最適レベル■こ設定されるため極めて容易に良質
な録音を行なうことができる。この装置において、全く
飽和ひずみの生じない録音をしようとすれば、録音しよ
うとするソースを設定状態で一度計測してから保持状態
に切換えて記録するのが理想的であるが、FM放送や通
常の音楽を録音する場合はスイッチ8を数秒から数十秒
設定状態にするだけでなく十分ピークレベルが検知され
る。
On the other hand, if a digital automatic level setting device as shown in the above embodiment is used, there is no need to monitor the VU meter, and the user can simply press and release the switch 8 for a certain period of time, and the optimum level will be automatically set. This makes it extremely easy to make high-quality recordings. If you want to record with this device without any saturation distortion, it would be ideal to measure the source you are trying to record once in the setting state, then switch to the hold state and record. When recording music, the peak level can be detected not only by setting the switch 8 for several seconds to several tens of seconds.

以上詳述したように、本発明は入力信号レベルを検出し
、油コンバータでデジタル量に変換した後、基準レベル
を示すデジタル値との差演算を行ない、その結果の最大
値を求め、その値を保持して信号伝送路に配置された信
号減衰器群の信号減衰量をデジタル的に制御してレベル
設定を行なうように構成したため、テープデッキの録音
回路におけるレベル設定などに利用すれば、テープで飽
和ひずみを生じない良質な録音を自動時に行なうことが
できるという非常にすぐれた効果を得ることができるも
のである。
As described in detail above, the present invention detects the input signal level, converts it into a digital value using an oil converter, calculates the difference between the input signal level and the digital value indicating the reference level, calculates the maximum value of the result, and calculates the maximum value of the result. Since the level is set by digitally controlling the amount of signal attenuation of a group of signal attenuators placed in the signal transmission path, it is possible to set the level in the recording circuit of a tape deck. This provides an excellent effect in that high-quality recording without saturation distortion can be performed automatically.

さらに本発明は利得の設定をデジタル的に行なうため高
精度で、かつ設定利得のドリフトが全くないという優れ
た特長も有する。
Furthermore, the present invention has the excellent feature that the gain is set digitally, so it is highly accurate and there is no drift in the set gain.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の要部回路構成図、第2図は
本発明の他の実施例の要部回路構成図てある。 1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・抵抗減衰器群、4・・・・・・基準レベル
発生器、5・・・・・デジタルカウンタ、6・・・・・
ゼータ検出器、7・・・・・・油コンバータ、8・・・
・・スイッチ、9・・・・・・減算器、10・・・・・
・パルス発生器、14・・・・・ラッチ回路、15・・
コンパレータ、32・・・・・・切換スイッチ。
FIG. 1 is a circuit diagram of a main part of one embodiment of the present invention, and FIG. 2 is a diagram of a circuit diagram of a main part of another embodiment of the invention. 1...Input terminal, 2...Output terminal, 3
... Resistance attenuator group, 4 ... Reference level generator, 5 ... Digital counter, 6 ...
Zeta detector, 7...Oil converter, 8...
...Switch, 9...Subtractor, 10...
・Pulse generator, 14...Latch circuit, 15...
Comparator, 32...changeover switch.

Claims (1)

【特許請求の範囲】 1 アナログ信号伝送路に配置された信号減衰器群と、
前記アナログ信号伝送路の入力信号レベルを検出するレ
ベル検出器と、そのレベル検出器の出力をデジタル信号
に変換するADコンバータと、基準レベルに相当するデ
ジタル信号を発生する基準レベル発生器と、前記ADコ
ンバータの出力と基準レベル発生器の出力の差信号を得
る減算器と、その減算器のデジタル出力が入力され、か
つデジタル入力に応じて計数を実行するデジタルカウン
タと、そのデジタルカウンタの計数最大値を保持し、前
記信号減衰器群の信号減衰量を制御するラッチ回路およ
びコンパレータを具備し、前記アナログ信号伝送路の入
力信号が基準レベルを越えるレベルに応じて前記信号減
衰器群の信号減衰量を制御するように構成したことを特
徴とするデジタル自動レベル設定装置。 2 特許請求の範囲第1項の記載において、前記基準レ
ベル発生器は複数種類の基準レベルを発生し、かつスイ
ッチの切換えにより、それらの基準レベルの一つが選択
されて使用されるように構成されていることを特徴とす
るデジタル自動レベル設定装置。
[Claims] 1. A group of signal attenuators disposed on an analog signal transmission path;
a level detector that detects the input signal level of the analog signal transmission path; an AD converter that converts the output of the level detector into a digital signal; a reference level generator that generates a digital signal corresponding to a reference level; A subtracter that obtains the difference signal between the output of the AD converter and the output of the reference level generator, a digital counter to which the digital output of the subtracter is input and that performs counting according to the digital input, and a maximum count of the digital counter. a latch circuit and a comparator that hold a value and control the amount of signal attenuation of the signal attenuator group, and attenuate the signal of the signal attenuator group in accordance with the level at which the input signal of the analog signal transmission path exceeds a reference level. A digital automatic level setting device characterized in that it is configured to control the amount. 2. In the statement of claim 1, the reference level generator is configured to generate a plurality of types of reference levels, and to select and use one of the reference levels by switching a switch. Digital automatic level setting device.
JP14199178A 1978-11-16 1978-11-16 Digital automatic level setting device Expired JPS6046886B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14199178A JPS6046886B2 (en) 1978-11-16 1978-11-16 Digital automatic level setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14199178A JPS6046886B2 (en) 1978-11-16 1978-11-16 Digital automatic level setting device

Publications (2)

Publication Number Publication Date
JPS5567919A JPS5567919A (en) 1980-05-22
JPS6046886B2 true JPS6046886B2 (en) 1985-10-18

Family

ID=15304845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14199178A Expired JPS6046886B2 (en) 1978-11-16 1978-11-16 Digital automatic level setting device

Country Status (1)

Country Link
JP (1) JPS6046886B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420226Y2 (en) * 1987-07-03 1992-05-08

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420226Y2 (en) * 1987-07-03 1992-05-08

Also Published As

Publication number Publication date
JPS5567919A (en) 1980-05-22

Similar Documents

Publication Publication Date Title
US4082998A (en) Dual slope integration circuit
US4873492A (en) Amplifier with modulated resistor gain control
US4494212A (en) Variable gain amplifier
JPH09326698A (en) Offset correction method and device
US4274117A (en) Digital record level setting system
JP2543177B2 (en) Clamping device and automatic gain control device
JP3142915B2 (en) Analog-to-digital converter
JPS6046886B2 (en) Digital automatic level setting device
US4503396A (en) Circuit and method for generating a ramp signal
US5923768A (en) Digital audio processing
JPS6017172B2 (en) Digital automatic level setting device
US4398158A (en) Dynamic range expander
JPS6022846B2 (en) automatic level setting device
JPS6339125B2 (en)
JPH0133963B2 (en)
GB2116793A (en) Variable gain amplifier
US4145661A (en) Precision measuring amplifier
US4535300A (en) Extended range sample and hold circuit
JPS6244722B2 (en)
US3997914A (en) Analog encoder decoder circuit
JPH04192705A (en) Automatic gain control circuit
JPS6148289B2 (en)
JPS6118826B2 (en)
JPS6342592Y2 (en)
JP3100457B2 (en) Analog / digital conversion circuit for multiple inputs