JPS61184918A - Switching device - Google Patents

Switching device

Info

Publication number
JPS61184918A
JPS61184918A JP2365285A JP2365285A JPS61184918A JP S61184918 A JPS61184918 A JP S61184918A JP 2365285 A JP2365285 A JP 2365285A JP 2365285 A JP2365285 A JP 2365285A JP S61184918 A JPS61184918 A JP S61184918A
Authority
JP
Japan
Prior art keywords
current
load
threshold value
transistors
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2365285A
Other languages
Japanese (ja)
Inventor
Ikuo Fushimi
伏見 郁夫
Kosei Sakuragi
孝正 桜木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2365285A priority Critical patent/JPS61184918A/en
Publication of JPS61184918A publication Critical patent/JPS61184918A/en
Priority to US07/026,476 priority patent/US4758773A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To prevent malfunction of a load due to an input current and to increase in power consumption and to protect the input circuit and load to a load current exceeding the upper limit value or over by providing a switch means supplying a current to the load only when the input current is less than a threshold value and setting the threshold value to a desired level and a current suppressing means to the load current. CONSTITUTION:When the input current I is a threshold value or below, since the emitter area of a TrQ4 is larger than that of a Q5, a collector current Ic has a relation of Ic4>Ic5. A current equal to the Ic4 flows to a TrQ3 biased by a TrQ2, the collector potential of the TrQ5 rises near the power supply voltage and a TrQ7 keeps the off state. When the current I is increased, the current Ic4 is increased and the voltage drop across a resistor R2 is increased, so long as the current I does not reach the threshold value Ith decided the emitter area ratio (n) of the Trs Q4, Q5 and the resistor R2, the TrQ7 keeps the off-state. When the current I exceeds the value Ith, the relation of Ic4<Ic5 is obtained, the collector potential of the TrQ5 is lowered and the TrQ7 is turned on. When the current I is increased further, the collector current of the TrQ6 is increased, the Ic4, Ic5 are decreased and then the current I is decreased. Further, the relation of Ic4>Ic5 is obtained to limit the load current.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はスイッチング装置に係り、特に入力端子に流れ
る電流のしきい値の設定により負荷への電流を制御し、
かつ負荷に流れる電流の上限値を設定して、入力回路お
よび負荷に流れる電流を抑制するスイッチング装置に・
関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a switching device, and in particular, a switching device that controls current to a load by setting a threshold value for the current flowing to an input terminal,
Also, it is a switching device that sets the upper limit of the current flowing to the load and suppresses the current flowing to the input circuit and load.
related.

[発明の目的] 本発明の目的は、入力端子に流れる電流による負荷の誤
動作及び装置全体の消費電力の増大を防ぎ、また入力回
路の電流レベルにより任意に電流レベルを設定すること
ができ、かつ負荷へ流れる電流のあると限値以上の電流
に対しては入力回路及び負荷を保護する機能を有するス
イッチング装置を提供することにある。
[Objective of the Invention] The object of the present invention is to prevent malfunction of the load due to current flowing through the input terminal and increase in power consumption of the entire device, and also to be able to arbitrarily set the current level according to the current level of the input circuit. An object of the present invention is to provide a switching device having a function of protecting an input circuit and a load when the current flowing to the load exceeds a limit value.

[発明の概要] 上記の目的は。[Summary of the invention] The purpose of the above is.

入力端子に流れる電流があるしきい値に達した時又は該
しきい値を超えた時にのみ負荷に電流を供給し、且つ前
記しきい値を所望レベルに設定可能なスイッチ手段と、 前記負荷に流れる電流にある上限値を設ける電流抑制手
段と。
a switch means that supplies current to a load only when a current flowing through an input terminal reaches or exceeds a certain threshold value, and is capable of setting the threshold value to a desired level; Current suppressing means for setting a certain upper limit on the flowing current.

から成ることを特徴とするスイッチング装置によって達
成される。
This is achieved by a switching device characterized in that it consists of:

[発明の実施例] 以下1本発明の実施例を図面を用いて詳細に説明する。[Embodiments of the invention] Hereinafter, one embodiment of the present invention will be described in detail using the drawings.

第1図は、本発明によるスイッチング装置の一実施例の
回路図である。
FIG. 1 is a circuit diagram of an embodiment of a switching device according to the present invention.

同図において、PNP トランジスタQ2およびQ3は
電流ミラー型定電流回路を形成し、Q2およびQ3の各
コレクタ電極はNPNトランジスタQ4およびQ5のコ
レクタ電極に各々t1c続されている。ただし、Q4お
よびQ5のエミッタ面積の比率はnilである。Q4お
よびQ5の各ベース電極は共にNPN トランジスタQ
lのコレクタ電極に接続されているとともに、抵抗R1
を介して電源2の正電極に接続され、Q4およびQ5が
バイアスされている。抵抗R1は高抵抗であればよいが
、FET等の定電流性素子を用いてもよい。
In the figure, PNP transistors Q2 and Q3 form a current mirror type constant current circuit, and the collector electrodes of Q2 and Q3 are connected to the collector electrodes of NPN transistors Q4 and Q5 by t1c, respectively. However, the ratio of the emitter areas of Q4 and Q5 is nil. The base electrodes of Q4 and Q5 are both NPN transistors Q
The resistor R1 is connected to the collector electrode of R1.
Q4 and Q5 are biased. The resistor R1 only needs to have a high resistance, but a constant current element such as an FET may also be used.

Q4のエミッタ電極は抵抗R2を介して、Q5のエミッ
タ電極は直接、入力端子lに接続されている。
The emitter electrode of Q4 is connected to the input terminal l via the resistor R2, and the emitter electrode of Q5 is directly connected to the input terminal l.

また、Q5のコレクタ電極はPNP トランジスタQ6
およびQ7のベース電極に接続されている。Q6および
Q7のエミッタ電極は電源2の正電極に接続され、Q6
のコレクタ電極は抵抗R3を介して、Q7のコレクタ電
極は負荷回路3を介して、各々接地されている。また、
Qlのベース電極もR3を介して接地され、エミッタ電
極は直接接地されている。
Also, the collector electrode of Q5 is a PNP transistor Q6
and connected to the base electrode of Q7. The emitter electrodes of Q6 and Q7 are connected to the positive electrode of power supply 2, and Q6
The collector electrode of Q7 is grounded via the resistor R3, and the collector electrode of Q7 is grounded via the load circuit 3. Also,
The base electrode of Ql is also grounded via R3, and the emitter electrode is directly grounded.

電源2の負電極は接地されているから、負荷回路3はQ
7のオン・オフ動作によって駆動される。また、Q2お
よびQ3のエミッタ電極は共に電[2の正電極に接続さ
れ、電流が供給される。
Since the negative electrode of power supply 2 is grounded, load circuit 3 has Q
It is driven by the on/off operation of 7. Further, the emitter electrodes of Q2 and Q3 are both connected to the positive electrode of the electrode 2, and a current is supplied thereto.

このような回路構成において、入力端子lに流れる電流
工がしさい値Ith未満ではQ7はオフ状態、しきい値
Ith以上ではオン状態となるが、そのしきい値Ith
は、後述するように、Q5に対するQ4のエミッタ面積
比nと、Q4のエミッタ電極に接続された抵抗R2とに
よって設定される。
In such a circuit configuration, when the current flowing to the input terminal l is less than the difficult value Ith, Q7 is in the off state, and when it is above the threshold value Ith, it is in the on state.
As will be described later, is set by the emitter area ratio n of Q4 to Q5 and the resistor R2 connected to the emitter electrode of Q4.

また、負荷回路に流れる電流の上限値はQlと、R3と
によって設定される。
Further, the upper limit value of the current flowing through the load circuit is set by Ql and R3.

次に、このような構成を有する本実施例のスイッチ動作
を説明する。
Next, the switch operation of this embodiment having such a configuration will be explained.

まず電流Iがしきい値より小さい場合は、Q4のエミッ
タ面積がQ5のそれより大きいために、Q4のコレクタ
電流Ic4はQ5のコレクタ電流Ic5より大きくなる
(Ic4>Ic5)、Lかし、Q2およびQ3は電流ミ
ラー型定電流回路を形成しているために、Q2によりバ
イアスされたQ3は、Q4のコレクタ電流Ic4と同等
の電流が流れる状態となり、その結果Q5のコレクタ電
位はTrt源2の電圧近くまで上昇する。このために、
Q7はオフ状態を保持し、負荷回路3へ電流は供給され
ない。この時、Q6のベースもQ7と同電位であるから
オフ状態を保持する。
First, when the current I is smaller than the threshold value, the emitter area of Q4 is larger than that of Q5, so the collector current Ic4 of Q4 is larger than the collector current Ic5 of Q5 (Ic4>Ic5), L Since Q3 and Q3 form a current mirror type constant current circuit, Q3 biased by Q2 is in a state where a current equivalent to the collector current Ic4 of Q4 flows, and as a result, the collector potential of Q5 is the same as that of the Trt source 2. It rises to near the voltage. For this,
Q7 remains off and no current is supplied to the load circuit 3. At this time, since the base of Q6 is also at the same potential as Q7, the off state is maintained.

電流工が次第に大きくなると、電流Ic4も増大してR
2における電圧降下分が増大する。そのために、Q5の
ベース・エミッタ間電圧がQ4のベースφエミッタ間電
圧に比べて次第に大きくなる。しかし、電流IがQ4と
Q5とのエミッタ面端比nとR2とで決定されるしきい
値Ithに達しない限り、IC4>IC5の状態が続き
、Qlはオフ状態を保持する。
As the electric current gradually increases, the current Ic4 also increases and R
The voltage drop at 2 increases. Therefore, the base-emitter voltage of Q5 gradually becomes larger than the base-emitter voltage of Q4. However, as long as the current I does not reach the threshold value Ith determined by the emitter surface edge ratio n of Q4 and Q5 and R2, the state of IC4>IC5 continues, and Ql remains off.

次に4電流工がしきい値Ithを超えると、Q4および
Q5のコレクタ電流に関してはI c4 <Ic5の状
態となる。しかし、QlによりバイアスされたQ3のコ
レクタ電輪状態はIc4であるために、Q5のコレクタ
電位は低下し、Qlはオン状態となって負荷回路3へ電
TA2から電流が供給される。この時、Q6にもコレク
タ電流I「が流れ、QlのベースにはIr φR3なる
電圧がかかることとなる。
Next, when the four-current current exceeds the threshold value Ith, a state of I c4 <Ic5 occurs with respect to the collector currents of Q4 and Q5. However, since the collector voltage state of Q3 biased by Ql is Ic4, the collector potential of Q5 decreases, Ql is turned on, and current is supplied to the load circuit 3 from the voltage TA2. At this time, collector current I'' also flows through Q6, and a voltage of IrφR3 is applied to the base of Ql.

入力端子1に流れる電流■がさらに増加すると、Qlを
通して負荷回路3へ流れ込む電流が増加するとともに、
Q6のコレクタ電流Irも増大し、Qlのベース電位を
上昇させる。Qlのベース電位が高くなると、Qlのコ
レクタ電流が増加し、Q4およびQ5のベース電位を低
下させる。
When the current ■ flowing into the input terminal 1 further increases, the current flowing into the load circuit 3 through Ql increases, and
The collector current Ir of Q6 also increases, raising the base potential of Ql. When the base potential of Ql increases, the collector current of Ql increases, lowering the base potentials of Q4 and Q5.

Q4およびQ5のベース電位の低下により、Ic4およ
びIc5が減少し、入力端子電流Iは減少する。また、
Q4およびQ5のベース電位が低下すると、Ic4<I
cs状態からI c4 >Ic5状態となり、Q5のコ
レクタ電位を上昇させる事となり、負荷回路に流入する
電流を抑制する。すなわち、Q5のコレクタ電位の上昇
によりQ6のベース電位が上昇し、Q6のコレクタ電流
が抑制されると、Qlのベース電位は低下する。
As the base potentials of Q4 and Q5 decrease, Ic4 and Ic5 decrease, and the input terminal current I decreases. Also,
When the base potential of Q4 and Q5 decreases, Ic4<I
The state changes from the cs state to I c4 >Ic5, increasing the collector potential of Q5 and suppressing the current flowing into the load circuit. That is, when the base potential of Q6 increases due to the increase in the collector potential of Q5, and the collector current of Q6 is suppressed, the base potential of Ql decreases.

これによって、Qlはオフ状態となり、Q4およびQ5
のベース電位を上昇させ、Q4およびQ5は再びIC4
<IC5状態となる。このような動作によって、負荷回
路3へ流入する電流に上限が     1設けられる。
This puts Ql in the off state, and Q4 and Q5
increases the base potential of IC4, Q4 and Q5 again
<IC5 state is reached. This operation sets an upper limit of 1 on the current flowing into the load circuit 3.

以上のスイッチ動作におけるしきい値rthの決定方法
を電流関係式および第2図を用いて説明する。
A method for determining the threshold value rth in the above switch operation will be explained using the current relational expression and FIG. 2.

第2図は、エミッタ面積の異なる2個のトランジスタの
ベース・エミッタ間電圧とコレクタ電流との関係を示す
グラフである。
FIG. 2 is a graph showing the relationship between base-emitter voltage and collector current of two transistors having different emitter areas.

Q4のエミッタ面積はQ5のそれのn倍であるから、Q
4およびQ5のコレクタ電流Ic4およびIC5は、次
式で表わされる。
Since the emitter area of Q4 is n times that of Q5, Q
Collector currents Ic4 and IC5 of Q4 and Q5 are expressed by the following equations.

I c4 = n Is exp(qVbe4 /に↑
)−−−(1)IC5;ISe!p(qvbe5/に丁
)・・・(2)ただし、kはポルツマン定数、qは単位
電荷、Tは絶対温度、V be4およびV be5は各
々Q4およびQ5のベース01577間電圧である。
I c4 = n Is exp (qVbe4 /↑
) --- (1) IC5; ISe! p(qvbe5/nicho) (2) where k is Portzmann's constant, q is unit charge, T is absolute temperature, and V be4 and V be5 are the base-01577 voltages of Q4 and Q5, respectively.

ところで、Q4のエミッタには抵抗R2が接続されてい
るために、Vbe4とV be5との間には次式の関係
がある。
By the way, since the resistor R2 is connected to the emitter of Q4, the following relationship exists between Vbe4 and Vbe5.

Vbe4 +I c4 *R2=Vbe5 m * *
(3)したがって、(3)式を(1)式へ代入して次式
を得る。
Vbe4 +I c4 *R2=Vbe5 m * *
(3) Therefore, by substituting equation (3) into equation (1), the following equation is obtained.

I C4= nf exp (q(Vbe5− I C
40R2)/kT)  ・ ・ ・(4) 上式(2)および(4)の関係式をグラフに表わしたち
のが第2図における曲線101および曲線102である
。ただし、曲線103はVbe4を横軸とした場合の式
(1)を表わしている。
I C4=nf exp (q(Vbe5- I C
40R2)/kT) (4) Curves 101 and 102 in FIG. 2 graphically represent the relational expressions (2) and (4) above. However, the curve 103 represents Equation (1) with Vbe4 as the horizontal axis.

同グラフから明らかなように、Q4のコレクタIc4を
表わす曲線102とQ5のコレクタ電流Ic5を表わす
曲線101 トは、Vbe5 = V t (7)時交
わっている。すなわち、このときを境にしてIC4とI
c5との大小関係が逆転している。この時、Ic4=I
c5=Itであるから、式(2)と(4)を連立させる
ことで次の関係式を得る。
As is clear from the graph, the curve 102 representing the collector current Ic4 of Q4 and the curve 101 representing the collector current Ic5 of Q5 intersect when Vbe5 = Vt (7). That is, after this time, IC4 and I
The magnitude relationship with c5 is reversed. At this time, Ic4=I
Since c5=It, the following relational expression is obtained by combining equations (2) and (4).

T −log n = I t * R2会m e (5)
したがって、電流Ic4およびIc5の大小関係が変化
するVbe5=Vtの時の電流Itの2倍をしきい値1
thとすることができる。すなわち、しきい値1thは
、上式(5)の関係式を用いて、エミッタ面積比nおよ
び抵抗R2の抵抗値を定めることで所望のレベルに設定
することができる。
T-log n = I t * R2 meeting (5)
Therefore, the threshold value 1 is twice the current It when Vbe5=Vt, where the magnitude relationship of the currents Ic4 and Ic5 changes.
It can be th. That is, the threshold value 1th can be set to a desired level by determining the emitter area ratio n and the resistance value of the resistor R2 using the relational expression (5) above.

なお、式(5)から明らかなように、しきい値I th
= 2 I tは温度Tの関数である。したがって、電
流Iを一定にすれば、温度変化によってQ7のオン・オ
フ動作を行わせる温度スイッチとして用いることもでき
る。
Note that, as is clear from equation (5), the threshold value I th
= 2 I t is a function of temperature T. Therefore, if the current I is kept constant, it can also be used as a temperature switch that turns Q7 on and off depending on temperature changes.

なお、本実施例の消費電力を抑えるには、Q4およびQ
5を駆動するのに必要な電流を与える程度に抵抗R1を
大きくすればよい、また、電源2の電圧および入力端子
lの電圧に依存することなく本実施例の消費電流を決定
するためには、抵抗R1の代わりにJ FET等を用い
た定電流素子又は定電流回路を用いればよい。
Note that in order to reduce power consumption in this embodiment, Q4 and Q
In order to determine the current consumption of this embodiment without depending on the voltage of the power supply 2 and the voltage of the input terminal l, , a constant current element or a constant current circuit using a JFET or the like may be used instead of the resistor R1.

第3図は、本実施例の使用方法の一例を示すブロック図
である。
FIG. 3 is a block diagram showing an example of how to use this embodiment.

同図において、スイッチング装置110a、10b、φ
・は第1図に示す回路構成を有し、複数個設けられてい
る。各スイッチング装3110には第1図における負荷
回路3として負荷3a 、 3b 、・優・等が接続さ
れ、これらの負荷は、たとえばアンプ等の電子回路、モ
ータ等の電動装置などである。また、第1図における電
源1として電圧Vccが各スイッチング装置に印加され
、 CPU 11からの制御信号が各スイッチング装置
の入力端子2a、2b、・・・に入力している。
In the figure, switching devices 110a, 10b, φ
* has the circuit configuration shown in FIG. 1, and a plurality of them are provided. Loads 3a, 3b, . Further, a voltage Vcc is applied to each switching device as the power supply 1 in FIG. 1, and control signals from the CPU 11 are input to input terminals 2a, 2b, . . . of each switching device.

すでに述べた動作説明かられかるように、CPU11か
らハイレベル又はローレベルの制御信号が入力すること
で各入力端子2a 、 2b 、・・・に流れる電流が
変化し、その電流が設定されたしきい値Ithより下で
あるか、又はしきい値Ith以上であるかによって、各
スイッチング装置のオン又はオフ動作が行われる。
As can be seen from the operation explanation already described, the current flowing through each input terminal 2a, 2b, . . . changes when a high-level or low-level control signal is input from the CPU 11, and the current is set. Each switching device is turned on or off depending on whether it is below the threshold value Ith or above the threshold value Ith.

このように構成することで、たとえば負荷3aとしての
アンプを動作させず、負荷3bとしてのモータのみを動
作させるモードの時、cpu uはスイッチング装置1
0aをオフ、スイッチング装置10bをオンとして電流
をモータ3bにのみ供給することができる。したがって
、目的とする機能に必要な回路および装置だけに電流を
供給することができ、全体として消費電力を節約するこ
とができる。
With this configuration, for example, in a mode in which the amplifier as the load 3a is not operated and only the motor as the load 3b is operated, the CPU u is switched to the switching device 1.
0a is turned off and switching device 10b is turned on, current can be supplied only to motor 3b. Therefore, current can be supplied only to the circuits and devices necessary for the intended function, and overall power consumption can be saved.

また、しきい値Ithが容易に設定可能であるために、
制御信号の電流レベルが異なるCPUに対しても互換性
があり、スイッチ手段として広く用いることができる。
In addition, since the threshold value Ith can be easily set,
It is also compatible with CPUs with different current levels of control signals, and can be widely used as a switch means.

また、負荷回路に流れる電流値が上限値を超えると、入
力電流及び負荷回路へ流れる電流を抑制する手段を設け
られているために、過電流に対する負荷回路及び入力回
路の保護機能を有し、例えば負荷3aのアンプに過電流
が流れても、スイッチング装置の入力2aの電流が制限
されるだけであり、CPUIIの動作には影響なく、負
荷3bのモータを通常に動作させることができる。
In addition, when the current value flowing through the load circuit exceeds the upper limit, a means is provided to suppress the input current and the current flowing to the load circuit, so it has a protection function for the load circuit and input circuit against overcurrent. For example, even if an overcurrent flows through the amplifier of the load 3a, the current at the input 2a of the switching device is only limited, and the operation of the CPU II is not affected, and the motor of the load 3b can be operated normally.

なお、第1図におけるNPN トランジスタQl。Note that the NPN transistor Ql in FIG.

Q4およびQ5をPNP )ランジスタに、PNP ト
ランジスタQ2、Q3、Q6およびQ7をNPN トラ
ンジスタに置きかえ、さらに電源2の極性を逆にして入
力端子lに流れる電流を逆方向としたスイッチング装置
は、第1図における回路から極めて容易に想到するもの
である。
A switching device in which Q4 and Q5 are replaced with PNP transistors, PNP transistors Q2, Q3, Q6, and Q7 are replaced with NPN transistors, and the polarity of the power supply 2 is reversed so that the current flowing to the input terminal l is in the opposite direction is the first switching device. This can be easily arrived at from the circuit shown in the figure.

[発明の効果] 以上詳細に説明したように、本発明によるスイッチング
装置は、入力端子に流れる電流の太きさが設定されたし
きい値に達した時又はそれより大きくなった時のみ負荷
回路へ電流を供給するために、入力端子にリーク電流等
の微小電流が存在しても、また雑音等による電流が発生
しても、負荷回路へ電流が供給されることがなく、確実
なスイッチ動作を行うことができるとともに、消費電力
を抑えることができる。また、負荷に流れ込む以外の電
流は全て入力端子に流れる。
[Effects of the Invention] As explained in detail above, the switching device according to the present invention closes the load circuit only when the thickness of the current flowing through the input terminal reaches or exceeds a set threshold value. In order to supply current to the load circuit, even if there is a small current such as leakage current at the input terminal, or even if current is generated due to noise etc., current will not be supplied to the load circuit, ensuring reliable switch operation. In addition, power consumption can be reduced. Further, all currents other than those flowing into the load flow to the input terminals.

また、しきい値を所望レベルに設定できるために、入力
端子に接続する外部装置の電流レベルを考慮する必要が
なく、スイッチング手段として広い範囲で用いることが
できる。
Further, since the threshold value can be set to a desired level, there is no need to consider the current level of an external device connected to the input terminal, and the device can be used in a wide range of applications as a switching means.

また、負荷に流れる電流値の上限を超える時は、入力回
路及び負荷へ流れる電流を抑制するために、負荷への過
電流に対して入力回路および負荷を保護し、複数の負荷
を駆動する場合に、一つの負荷の破損の影響を他の負荷
の動作に影響を与えることがなく、さらに多種の負荷に
対して容易に適用しうるスイッチング装置を提供するこ
とができる。
In addition, when the upper limit of the current flowing through the load is exceeded, in order to suppress the current flowing to the input circuit and load, protect the input circuit and load from overcurrent to the load, and when driving multiple loads. Furthermore, it is possible to provide a switching device that does not cause damage to one load to affect the operation of other loads and can be easily applied to a wide variety of loads.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明によるスイッチング装置の一実施例の
回路図、 第2図は、エミッタ面積の異なる2個のトランジスタの
ベース−エミッタ間電圧とコレクタ電流との関係を示す
グラフ、 第3図は、本実施例の使用方法の一例を示すブロック図
である。 l・・・入力端子  3・・・負荷回路Q2、Q3.Q
6、Ql ・・・PNP )ランジスタ Ql、Q4、Q5 ・・・NPN )ランジスタ R1、R2、R3・争・抵抗 代理人  弁理士 山 下 積 平 第1図 第2図 l
FIG. 1 is a circuit diagram of an embodiment of a switching device according to the present invention. FIG. 2 is a graph showing the relationship between base-emitter voltage and collector current of two transistors with different emitter areas. FIG. 1 is a block diagram showing an example of how to use this embodiment. l...Input terminal 3...Load circuit Q2, Q3. Q
6, Ql...PNP) Transistor Ql, Q4, Q5...NPN) Transistor R1, R2, R3/Dispute/Resistance Agent Patent Attorney Sekihira Yamashita Figure 1 Figure 2 l

Claims (3)

【特許請求の範囲】[Claims] (1)入力端子に流れる電流があるしきい値に達した時
又は該しきい値を超えた時にのみ負荷に電流を供給し、
且つ前記しきい値を所望レベルに設定可能なスイッチ手
段と、 前記負荷に流れる電流にある上限値を設 ける電流抑制手段と、 から成ることを特徴とするスイッチング 装置。
(1) Supplying current to the load only when the current flowing to the input terminal reaches or exceeds a certain threshold,
A switching device comprising: a switch device that can set the threshold value to a desired level; and a current suppressor device that sets a certain upper limit on the current flowing through the load.
(2)上記スイッチ手段は、エミッタ面積の異なる2個
のトランジスタと、エミッタ面積の大きいトランジスタ
のエミッタに接続された第一の抵抗器と、エミッタ面積
の小さいトランジスタのコレクタ側に制御電極が接続さ
れた駆動トランジスタと、前記2個のトランジスタへ等
しい電流を供給しようとする定電流回路とを有し、前記
2個のトランジスタのベースは同等に一定バイアスされ
、前記2個のトランジスタのエミッタに流れる電流が上
記入力端子に流れる電流であり、該電流が上記しきい値
を超えることで、前記2個のトランジスタの各コレクタ
電流特性の大小関係が変化し、該変化に基づいて前記エ
ミッタ面積の小さいトランジスタのコレクタ側での電位
変化によって前記駆動トランジスタを動作させて上記負
荷への電流供給を制御し、 上記電流抑制手段は、前記負荷に流れる 電流が上記上限値に達した時又は該上限値を超えた時、
該負荷に流れる電流を検出して前記2個のトランジスタ
のベース電流を減少させることで、前記負荷および前記
入力端子に流れる電流を抑制する、 ことを特徴とする特許請求の範囲第1項 記載のスイッチング装置。
(2) The switch means includes two transistors with different emitter areas, a first resistor connected to the emitter of the transistor with a large emitter area, and a control electrode connected to the collector side of the transistor with a small emitter area. and a constant current circuit that attempts to supply equal current to the two transistors, the bases of the two transistors are equally biased at a constant level, and the current flowing to the emitters of the two transistors is is a current flowing to the input terminal, and when the current exceeds the threshold value, the magnitude relationship between the collector current characteristics of the two transistors changes, and based on this change, the transistor with a small emitter area The drive transistor is operated by a potential change on the collector side of the drive transistor to control the current supply to the load, and the current suppressing means is configured to operate the drive transistor when the current flowing through the load reaches the upper limit value or exceeds the upper limit value. When
Claim 1, wherein the current flowing through the load and the input terminal is suppressed by detecting the current flowing through the load and reducing the base current of the two transistors. switching device.
(3)上記しきい値は、上記2個のトランジスタのエミ
ッタ面積比および上記第一の抵抗器の抵抗値によって所
望のレベルに設定されたことを特徴とする特許請求の範
囲第2項記載のスイッチング装置。
(3) The threshold value is set to a desired level by the emitter area ratio of the two transistors and the resistance value of the first resistor. switching device.
JP2365285A 1985-02-08 1985-02-12 Switching device Pending JPS61184918A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2365285A JPS61184918A (en) 1985-02-12 1985-02-12 Switching device
US07/026,476 US4758773A (en) 1985-02-08 1987-03-16 Switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2365285A JPS61184918A (en) 1985-02-12 1985-02-12 Switching device

Publications (1)

Publication Number Publication Date
JPS61184918A true JPS61184918A (en) 1986-08-18

Family

ID=12116462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2365285A Pending JPS61184918A (en) 1985-02-08 1985-02-12 Switching device

Country Status (1)

Country Link
JP (1) JPS61184918A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348975U (en) * 1976-09-30 1978-04-25
JPS5723634B2 (en) * 1976-08-10 1982-05-19
JPS6137631B2 (en) * 1978-06-12 1986-08-25 Canon Kk

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5723634B2 (en) * 1976-08-10 1982-05-19
JPS5348975U (en) * 1976-09-30 1978-04-25
JPS6137631B2 (en) * 1978-06-12 1986-08-25 Canon Kk

Similar Documents

Publication Publication Date Title
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
JPH0265409A (en) Voltage clamp differential single end comparator
JPH03242942A (en) Semiconductor integrated circuit
JP2706721B2 (en) Voltage regulator
JPS61184918A (en) Switching device
JPH0637553A (en) Dynamic limiting circuit for amplifier
US5075577A (en) Tristate output circuit with input protection
US4758773A (en) Switching device
JPS61182323A (en) Switching device
JP2501789B2 (en) Control circuit for electrical equipment
JPH04167813A (en) Semiconductor integrated circuit device
JPS61182326A (en) Switching device
JPH09138247A (en) Overcurrent detection circuit
JPS61182324A (en) Gate driver
JPH051153Y2 (en)
JPH01268050A (en) Diffused resistor element
JP3314696B2 (en) Power supply voltage detection circuit
JPH0513064Y2 (en)
JP2001258148A (en) Overvoltage protective circuit
JPH04175002A (en) Bias circuit for field effect transistor
JPS6119536Y2 (en)
JPS63148822A (en) Excessive power protection circuit
JPH0749542Y2 (en) Constant voltage device
JPH09135158A (en) P-cannel fet gate driving circuit
JPH04372218A (en) Semiconductor switch