JPS61176867A - Terminal resistance checking circuit for ttl level interface - Google Patents

Terminal resistance checking circuit for ttl level interface

Info

Publication number
JPS61176867A
JPS61176867A JP60018003A JP1800385A JPS61176867A JP S61176867 A JPS61176867 A JP S61176867A JP 60018003 A JP60018003 A JP 60018003A JP 1800385 A JP1800385 A JP 1800385A JP S61176867 A JPS61176867 A JP S61176867A
Authority
JP
Japan
Prior art keywords
resistor
resistors
logic
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60018003A
Other languages
Japanese (ja)
Inventor
Shigenori Nishizawa
西沢 茂典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60018003A priority Critical patent/JPS61176867A/en
Publication of JPS61176867A publication Critical patent/JPS61176867A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PURPOSE:To make the easy checking of the packaging state of terminal resistors possible by providing the resistors between signal wires to which the terminal resistors are connected and earth and checking the voltage at both terminals of the resistors by utilizing the threshold level of an IC. CONSTITUTION:A controller A and a floppy disk device B are connected by the signal wires 1 and the terminal resistors 2 are connected between the wires 1 and a +5V power source as part of a TTL level interface. A check circuit C is connected to the wires 1 and resistors 4 having the same resistance value as the resistance value of the resistors 2 are connected between the wires 1 and the earth. The voltage at both terminals of the resistors 4 is inputted to a multiinput NOR gate IC 5. A logic 1 is outputted from the controller A to the wires 1 as a check signal, then if all the resistors 2 are normally connected to the +5V power source, the +5V is divided down to a half and the voltage at the wires 1 is +2.5V. Since the threshold voltage of the TTL level IC is about 1.4V, the output terminal 6 of an NOR gate IC 5 is a logic 0.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はTTLレベルのインターフェイス回路において
、TTLレベルにプルアップするための終端抵抗の抵抗
値の異常や断線のチェックを行う回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit for checking for an abnormality in the resistance value or disconnection of a terminating resistor for pulling up to the TTL level in a TTL level interface circuit.

〔従来の技術〕[Conventional technology]

第3図は従来のTTLレベルインターフェイスの終端抵
抗チェック回路を示すものである。破線Aで囲まれてい
る部分はコントローラで、破線Bで囲まれている部分の
例えばフロッピィディスク装置が、信号線1を介して制
御される。この信号線1と+5V電源との間に終端抵抗
2が接続され、信号線1とアース間に電圧計31が、あ
るいは終端抵抗2の両端に電圧計32が接続される。
FIG. 3 shows a conventional termination resistance check circuit for a TTL level interface. The part surrounded by a broken line A is a controller, and the part surrounded by a broken line B, for example, a floppy disk device, is controlled via a signal line 1. A terminating resistor 2 is connected between the signal line 1 and the +5V power supply, and a voltmeter 31 is connected between the signal line 1 and the ground, or a voltmeter 32 is connected between both ends of the terminating resistor 2.

この図において、例えば装置としてフロッピィディスク
を制御するときに、コントローラAからの制御信号がT
TLレベルの場合、論理“1”のときは確実に論理“1
”、論理“0”−のときは確実に論理″0”となるよう
に、一般に各フロッピィディスク装置内にTTLレベル
インターフェイス回路の一部として、信号線1と+5V
電源間に終端抵抗2を接続し、信号線1をプルアップし
ている。しかしながら時として、終端抵抗2の接続不良
やプリント基板のパターン切れなどの製造過程上の不具
合で、信号線1がプルアンプされないときがある。
In this figure, when controlling a floppy disk as a device, for example, the control signal from controller A is T.
In the case of TL level, when the logic is “1”, it is definitely the logic “1”.
”, logic “0” - to ensure logic “0”, signal line 1 and +5V are generally connected as part of the TTL level interface circuit in each floppy disk drive.
A terminating resistor 2 is connected between the power supplies to pull up the signal line 1. However, sometimes the signal line 1 is not pulled-amplified due to a defect in the manufacturing process such as a poor connection of the terminating resistor 2 or a broken pattern on the printed circuit board.

この欠陥を発見するために、従来は信号線1とアース間
に電圧計31を、あるいは終端抵抗2の両端に電圧計3
2を接続して、その指示値から終端抵抗2の接続不良あ
るいはパターン切れを発見していた。すなわち正常時に
は、制御信号が論理“1”のとき電圧計31は5vを、
電圧計32はOvを示し、逆に論理“0”のときは電圧
計31は0■を、電圧計32は5■を示す。ところが接
続不良やパターン切れなどの故障があると、電圧計31
或いは32の指示値は不確定となり、回路の異常が発見
できる。
In order to discover this defect, conventionally a voltmeter 31 was placed between the signal line 1 and the ground, or a voltmeter 31 was placed between both ends of the terminating resistor 2.
2 was connected, and from the indicated value it was discovered that the termination resistor 2 had a poor connection or a broken pattern. In other words, under normal conditions, when the control signal is logic "1", the voltmeter 31 outputs 5V;
The voltmeter 32 indicates Ov, and conversely, when the logic is "0", the voltmeter 31 indicates 0■, and the voltmeter 32 indicates 5■. However, if there is a malfunction such as a poor connection or a broken pattern, the voltmeter 31
Alternatively, the indicated value of 32 becomes uncertain, and an abnormality in the circuit can be discovered.

〔発明が解決しようする問題点〕[Problem that the invention aims to solve]

このように従来のTTLレベルインターフェイスの終端
抵抗チェック回路は、電圧計を用いて信号線の電圧を測
定する構成のため、デジタルボルトメータなどの測定器
が必要な上に、フロッピィディスク装置などのように大
量に生産される装置について、1台ずつチェックを行う
のは大変な手間を必要とし、能率的でない。
In this way, the conventional TTL level interface termination resistance check circuit uses a voltmeter to measure the voltage of the signal line, so it requires a measuring device such as a digital voltmeter, and it also requires a measuring device such as a floppy disk device. Checking devices one by one, which are produced in large quantities, requires a great deal of effort and is inefficient.

また終端抵抗の抵抗値は、使用するICなどに応じて設
定されるが、従来のチェック回路では、接続不良やパタ
ーン切れなどの断線のチェックは行えても、抵抗値の異
常についてはチェックできない。しかし最近の抵抗器の
抵抗値表示は、数字ではなくカラーコードで行なわれて
いるため、誤用することがあり、このような場合抵抗値
の異常を発見する必要がある。
Furthermore, the resistance value of the terminating resistor is set depending on the IC used, etc., but although conventional check circuits can check for disconnections such as poor connections and broken patterns, they cannot check for abnormalities in the resistance value. However, the resistance values of recent resistors are displayed using color codes rather than numbers, which can lead to misuse, and in such cases it is necessary to discover abnormalities in the resistance values.

本発明の技術的課題は、従来のTTLレベルインターフ
ェイスの終端抵抗チェック回路におけるこのような問題
を解消し、簡易な回路構成により短時間の内に容易にか
つ自動的に終端抵抗の実装状態を確認できるようにする
ことにある。
The technical problem of the present invention is to solve such problems in conventional TTL level interface termination resistance check circuits, and to easily and automatically check the termination resistance mounting state within a short time using a simple circuit configuration. The goal is to make it possible.

〔問題点を解決するための手段〕[Means for solving problems]

この問題点を解決するために講じた本発明による技術的
手段は、TTLレベルインターフェイスのプルアップ用
終端抵抗の信号端を、ICから成るゲート回路の各入力
端に接続し、かつ該信号端とアース間に抵抗を設け、該
抵抗の両端からゲート回路に入力される電圧がICのス
レッシッルド電圧より低下したときに、該ゲート回路の
出力を反転して異常を通知する構成を採っている。
The technical means of the present invention taken to solve this problem is to connect the signal end of the pull-up terminating resistor of the TTL level interface to each input end of a gate circuit consisting of an IC, and to A resistor is provided between the ground, and when the voltage input to the gate circuit from both ends of the resistor falls below the threshold voltage of the IC, the output of the gate circuit is inverted to notify an abnormality.

またTTLレベルインターフェイスのプルアップ用終端
抵抗の信号端を、2つのコンパレータのそれぞれの比較
入力端に接続し、かつ該信号端とアース間に抵抗を設け
、2つのコンパレータの内の一方は許容電圧範囲の上限
に設定し、他方は許容電圧範囲の下限に設定し、それぞ
れのコンパレータの出力端を、ICから成るゲート回路
のそれぞれの入力端に接続した構成を採っている。
In addition, the signal end of the pull-up terminating resistor of the TTL level interface is connected to the comparison input end of each of the two comparators, and a resistor is provided between the signal end and the ground, and one of the two comparators is connected to the allowable voltage. One voltage is set at the upper limit of the range, and the other is set at the lower limit of the allowable voltage range, and the output end of each comparator is connected to the input end of a gate circuit composed of an IC.

〔作用〕[Effect]

この技術的手段によれば、終端抵抗が接続されている信
号線とアース間に、終端抵抗とほぼ同等の抵抗値の抵抗
を接続することにより、信号線が本来論理“1”である
べきにもかかわらず、終端抵抗が接続されずプルアップ
されていない場合は、対アース間の抵抗を介して信号線
の電位はアース側につり込まれ、論理“0”となる、従
ってこの信号をNORゲートやNANDゲート等の入力
信号とすれば、該ゲート回路の出力信号が論理“1”に
なり、入力信号のいずれかにおいて終端抵抗の接続不良
などの故障が生じていることがわかる。終端抵抗が接続
されている場合は、信号線の電位は論理“1″となるた
め、ゲート回路の出力信号は、反転して論理“0”とな
り、異常の無いことが通知される。
According to this technical means, by connecting a resistor with approximately the same resistance value as the terminating resistor between the signal line to which the terminating resistor is connected and the ground, the signal line should be logically "1". However, if the terminating resistor is not connected and pulled up, the potential of the signal line will be pulled to the ground side via the resistance between ground and becomes logic "0". Therefore, this signal is NOR'ed. If the input signal is an input signal of a gate or a NAND gate, the output signal of the gate circuit becomes logic "1", indicating that a failure such as a poor connection of a terminating resistor has occurred in one of the input signals. When the terminating resistor is connected, the potential of the signal line becomes logic "1", so the output signal of the gate circuit is inverted and becomes logic "0", indicating that there is no abnormality.

また前記プルアンプ用終端抵抗の信号端を、2つのコン
パレータのそれぞれの比較入力端に接続し、かつ該信号
端とアース間に抵抗を設け、2つのコンパレータの内の
一方は許容電圧範囲の上限に設定し、他方は許容電圧範
囲の下限に設定して、それぞれのコンパレータの出力端
を、ICから成るゲート回路のそれぞれの入力端に接続
した構成とすることで、終端抵抗の抵抗値の異常も発見
できる。すなわちいま正常時において、信号線を論理“
1”にすると、信号線の電位は終端抵抗と、信号線とア
ース間に設けた抵抗とで分圧された値となる。従って信
号線の電位、つまり対アース間の抵抗の両端の電圧が、
上限検出用および下限検出用の2つのコンパレータに入
力し、上限電圧より大きい場合および下限電圧より低い
場合に、論理“0”をゲート回路に出力し、ゲート回路
から異常信号を論理“1”として出力する。したがって
、正常な終端抵抗のときに生ずる電圧に対し、終端抵抗
の許容誤差を含めた上限の電圧および下限の電圧と比較
することにより、接続不良やパターン切れに加えて、終
端抵抗の値が異常なことも検出できる。
In addition, the signal end of the pull amplifier termination resistor is connected to the comparison input end of each of the two comparators, and a resistor is provided between the signal end and the ground, so that one of the two comparators is connected to the upper limit of the allowable voltage range. By setting the output terminal of each comparator to the input terminal of the gate circuit consisting of an IC with the other set to the lower limit of the allowable voltage range, abnormalities in the resistance value of the terminating resistor can be prevented. Can be discovered. In other words, in normal conditions, the signal line is
When set to 1", the potential of the signal line becomes a value divided by the terminating resistor and the resistor installed between the signal line and the ground. Therefore, the potential of the signal line, that is, the voltage across the resistor between the ground and the ground, is ,
It is input to two comparators for upper limit detection and lower limit detection, and when the voltage is higher than the upper limit voltage or lower than the lower limit voltage, a logic "0" is output to the gate circuit, and the abnormal signal is output from the gate circuit as a logic "1". Output. Therefore, by comparing the voltage that occurs when a normal terminating resistor is used with the upper and lower voltage limits, including the tolerance of the terminating resistor, it is possible to determine whether the value of the terminating resistor is abnormal, in addition to poor connections or broken patterns. It can also detect things.

〔実施例〕〔Example〕

次に、本発明によるTTLレベルインターフェイスの終
端抵抗チェック回路が実際上どのように具体化されるか
を、実施例で説明する。第1図は本発明によるTTLレ
ベルインターフェイスの終端抵抗チェック回路の実施例
を示す回路図である。
Next, how the termination resistance check circuit for a TTL level interface according to the present invention is actually implemented will be explained using an example. FIG. 1 is a circuit diagram showing an embodiment of a termination resistance check circuit for a TTL level interface according to the present invention.

この図において破線Aおよび破線Bで囲まれている部分
は、それぞれコントローラおよび例えばフロッピィディ
スク装置で、信号線lで結ばれており、該信号線1と+
5v電源間に終端抵抗2が接続されている。この信号線
1に、破線で囲まれた本発明によるチェック回路Cが接
続され、信号線1とアース間に抵抗4が接続され、この
抵抗4の両端の電圧が、多入力NORゲートIC5に入
力される。
The parts surrounded by broken lines A and B in this figure are a controller and, for example, a floppy disk device, and are connected by a signal line 1, and the signal line 1 and +
A terminating resistor 2 is connected between the 5V power supplies. A check circuit C according to the present invention surrounded by a broken line is connected to this signal line 1, a resistor 4 is connected between the signal line 1 and the ground, and the voltage across this resistor 4 is input to a multi-input NOR gate IC5. be done.

コントローラAから装置Bへ、信号線1によって、装置
の選択信号やモータ制御信号、書き込みデータ等をTT
Lレベルで出力するが、論理“l”あるいは論理“0”
の2値が正確に伝達されるように、装置B内でTTLレ
ベルインターフェイスの一部として、信号線1と+5v
電源の間に終端抵抗2が接続され、信号線1をプルアッ
プしている。しかしプリント基板のパターン切れなどに
より、終端抵抗2が適切に接続されていない場合は、T
TLレベルの信号伝達が正確に行われず、誤動作する。
TT transmits device selection signals, motor control signals, write data, etc. from controller A to device B via signal line 1.
Outputs at L level, but logic “L” or logic “0”
As part of the TTL level interface within device B, signal lines 1 and +5V are
A terminating resistor 2 is connected between the power supplies and pulls up the signal line 1. However, if the termination resistor 2 is not connected properly due to a cut in the printed circuit board pattern, etc.
TL level signal transmission is not performed accurately, resulting in malfunction.

そこで終端抵抗2のチェック信号として、信号線1に論
理“1”をコントローラAから出力すると、いま終端抵
抗2が正常に+5v電源と信号線1に接続され、抵抗4
が終端抵抗2と同一抵抗値とした場合、信号線1は+5
vが2分の1に分圧され、+ 2.5Vとなる。TTL
レベルICにおいて論理“1”か論理“0″になるかの
スレッショルド電圧は約1.4vであるため、信号線1
は論理“l”となる、したがって複数のフロッピィディ
スク装置などの終端抵抗2について同様な接続を行い、
多入力端子を有するNORゲー)IC5へ、抵抗4の両
端電圧をそれぞれ入力することにより、NORゲートI
C5は、その総ての入力信号が論理“l”のときのみ出
力端6が論理60”となる、そのためNORゲートIC
5の出力端6が論理“0”のときは、装置Bの終端抵抗
、2は総て正常に接続されていると言える。
Therefore, when the controller A outputs logic "1" to the signal line 1 as a check signal for the terminating resistor 2, the terminating resistor 2 is now normally connected to the +5V power supply and the signal line 1, and the resistor 4
If the resistance value is the same as that of terminating resistor 2, signal line 1 is +5
v is divided by half, resulting in +2.5V. TTL
In a level IC, the threshold voltage for logic "1" or logic "0" is approximately 1.4V, so the signal line 1
becomes logic "l", therefore, connect the terminal resistors 2 of multiple floppy disk devices in the same way,
By inputting the voltages across the resistor 4 to the NOR gate IC5 (which has multiple input terminals), the NOR gate I
C5 has an output terminal 6 of logic 60 only when all its input signals are logic "1", so it is a NOR gate IC.
When the output terminal 6 of the device B is logic "0", it can be said that all the terminal resistors 2 of the device B are connected normally.

一方終端抵抗2が適切に接続されていない場合は、信号
線1は、コントローラAから論理“l”のチェック信号
を出力したにもかかわらず、抵抗4を介して論理“O”
につり込まれる。そしてNORゲートIC5は、その入
力信号の1つでも論理“O”になれば、出力信号6は論
理“1”となるため、NORゲートIC5の出力端6が
論理“1”のときは、装置Bのいずれかの終端抵抗2の
接続に異常があることを現す。
On the other hand, if the terminating resistor 2 is not properly connected, the signal line 1 is connected to the logic "O" via the resistor 4 even though the controller A outputs a logic "L" check signal.
get caught up in If even one of the input signals of the NOR gate IC5 becomes a logic "O", the output signal 6 becomes a logic "1", so when the output terminal 6 of the NOR gate IC5 is a logic "1", the device This indicates that there is an abnormality in the connection of one of the terminating resistors 2 of B.

また第2図に示すように、信号線1からチェック回路り
に信号を導き、信号線1とアース間に可変抵抗7を設け
る。該可変抵抗7の両端の電圧をコンパレータ8の相入
力端子aおよびコンパレータ9の差入力端子すに入力し
、これらコンパレータ8.9の出力信号線11.12を
NORゲートIC10の入力端に接続する。いま仮に、
終端抵抗2の規定値をαΩとし、可変抵抗7の抵抗値も
αΩに調整したとすると、チェック信号としてコントロ
ーラAから信号線1上に論理″1”を出力すると、信号
線1の電位すなわち可変抵抗70両端の電圧は、+5V
が終端抵抗2と可変抵抗7で分圧され、+ 2.5Vと
なる。ここに終端抵抗2の抵抗値αΩの誤差を±8%許
し0.92αないし1.08αの範囲だとすると、可変
抵抗7の両端の電圧も2.6vないし2.4vの範囲と
なる。従って終端抵抗2の最低限界値0.92αΩに対
応する電圧2.6■を、可変抵抗13を調節してコンパ
レータ8の差入力端子Cに設定してお(と、該コンパレ
ータ8の相入力端子aの電圧が2.6vを超えない範囲
で、その出力信号線11は論理“1”となる。また終端
抵抗2の最高限界値1.02αΩに対応する可変抵抗7
の両端の電圧2.4■を、可変抵抗14を調節してコン
パレータ9の相入力端子dに設定すると、該コンパレー
タ9の差入力端子すの電圧が2.4vを下らない範囲で
、その出力信号線12は論理“1”となる。従って終端
抵抗2が適切に接続され、かつその抵抗値も許容値内に
あるときは、コンパレータ8.9の出力信号線11.1
2は論理“1”となる。これらの出力信号線IL 12
は、NORゲートICl0の入力端子eSfにそれぞれ
接続されている。
Further, as shown in FIG. 2, a signal is guided from the signal line 1 to a check circuit, and a variable resistor 7 is provided between the signal line 1 and the ground. The voltage across the variable resistor 7 is input to the phase input terminal a of the comparator 8 and the difference input terminal S of the comparator 9, and the output signal lines 11 and 12 of these comparators 8 and 9 are connected to the input terminal of the NOR gate IC 10. . Now, hypothetically,
Assuming that the specified value of the terminating resistor 2 is αΩ, and the resistance value of the variable resistor 7 is also adjusted to αΩ, when a logic “1” is output from the controller A to the signal line 1 as a check signal, the potential of the signal line 1, that is, the variable The voltage across the resistor 70 is +5V
is divided by the terminating resistor 2 and variable resistor 7, resulting in +2.5V. If the resistance value αΩ of the terminating resistor 2 is allowed to have an error of ±8% and is in the range of 0.92α to 1.08α, the voltage across the variable resistor 7 will also be in the range of 2.6v to 2.4v. Therefore, the voltage 2.6■ corresponding to the lowest limit value 0.92αΩ of the terminating resistor 2 is set at the difference input terminal C of the comparator 8 by adjusting the variable resistor 13 (and the phase input terminal of the comparator 8). As long as the voltage of a does not exceed 2.6V, its output signal line 11 becomes logic "1".Also, the variable resistor 7 corresponding to the maximum limit value of 1.02αΩ of the terminating resistor 2
By adjusting the variable resistor 14 and setting the voltage 2.4V across the voltage at the phase input terminal d of the comparator 9, the output signal of Line 12 becomes a logic "1". Therefore, when the terminating resistor 2 is properly connected and its resistance value is within the allowable value, the output signal line 11.1 of the comparator 8.9
2 becomes logic "1". These output signal lines IL12
are respectively connected to the input terminal eSf of the NOR gate ICl0.

この可変抵抗7と一対のコンパレータ8.9の組み合わ
せを一組として、同様に他の装置の終端抵抗のチェック
を行うべく並列に配線し、各コンパレータの出力をNO
RゲートICl0の他の入力端子に入力することにより
、総ての終端抵抗2が適切に接続されているときはNO
Rゲー)ICIOの全入力端子が論理“1”となり、該
ICl0の出力端15は論理“O”となる、また終端抵
抗2の抵抗値が適切でなく、最低限界値0.92αΩよ
りも小さい場合は、コンパレータ8の相入力端子aの電
圧が2.6vを超過し、該コンパレータ8の出力信号が
論理″O”となる、或いは逆にパターン切れなどを含め
て終端抵抗2の抵抗値が最高限界値1゜08αΩよりも
大きい場合は、コンパレータ9の差入力端子すの電圧が
2.4vよりも小さくなり、該コンパレータ9の出力信
号が論理“0″となる。
This combination of variable resistor 7 and pair of comparators 8.9 is wired in parallel to check the termination resistance of other devices in the same way, and the output of each comparator is connected to NO.
By inputting it to the other input terminal of the R gate ICl0, it becomes NO when all the termination resistors 2 are properly connected.
R game) All the input terminals of ICIO become logic "1", the output terminal 15 of said ICl0 becomes logic "O", and the resistance value of terminating resistor 2 is inappropriate and is smaller than the minimum limit value 0.92αΩ In this case, the voltage at the phase input terminal a of the comparator 8 exceeds 2.6V, and the output signal of the comparator 8 becomes logic "O", or conversely, the resistance value of the terminating resistor 2 increases due to pattern breakage, etc. If it is larger than the maximum limit value 1°08αΩ, the voltage at the differential input terminal of the comparator 9 becomes smaller than 2.4V, and the output signal of the comparator 9 becomes logic “0”.

従ってNORゲー)ICIOの出力端15は論理“1”
となり、いずれかの終端抵抗に異常が生じていることが
わかる。NORゲート5.10に代えてNANDゲート
を使用しても同様な作用が行なわれる。
Therefore, the output terminal 15 of ICIO (NOR game) is logic "1"
This indicates that an abnormality has occurred in one of the terminating resistors. A similar effect can be achieved by using a NAND gate in place of the NOR gate 5.10.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、TTLレベルインターフ
ェイスの終端抵抗をチェックするのに、信号線とアース
間に抵抗を設け、該抵抗の両端の電圧確認をゲート回路
のICのスレッショルドレベルを利用して行っているた
め、終端抵抗の抵抗値のいかんを問わず、単に接続され
ているか否かのみの判断をするには、非常に簡単な回路
構成で安価に実現できる。また計測器を必要としないた
め、チェックを簡単かつ迅速に行うことができ、自動化
も可能である。
As described above, according to the present invention, in order to check the terminal resistance of a TTL level interface, a resistor is provided between the signal line and the ground, and the voltage across the resistor is checked using the threshold level of the IC of the gate circuit. Therefore, regardless of the resistance value of the terminating resistor, simply determining whether or not it is connected can be realized at low cost with a very simple circuit configuration. Additionally, since no measuring instruments are required, checks can be performed easily and quickly, and automation is also possible.

さらに信号線とアース間に設けた抵抗の両端の電圧を、
2つのコンパレータを用いてその範囲を確認することに
より、計測器を用いることなく終端抵抗の抵抗値の誤差
もチェックすることができる。
Furthermore, the voltage across the resistor placed between the signal line and the ground is
By checking the range using two comparators, it is possible to check the error in the resistance value of the terminating resistor without using a measuring device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるTTLレベルインターフェイスの
終端抵抗チェック回路の実施例を示す図、第2図は本発
明回路の別の実施例を示す図、第3図は従来のTTLレ
ベルインターフェイスの終端抵抗チェック回路を示す図
である。 図において、1は信号線、2は終端抵抗、31.32は
電圧計、4は抵抗、5、lOはNORゲー)IC17は
可変抵抗、8.9はコンパレータをそれぞれ示す。 特許出願人      富士通株式会社代理人 弁理士
    青 柳   稔第1図 本茫朗の史施例 第2図
FIG. 1 is a diagram showing an embodiment of a termination resistance check circuit for a TTL level interface according to the present invention, FIG. 2 is a diagram showing another embodiment of the circuit of the present invention, and FIG. 3 is a diagram showing a conventional termination resistance check circuit for a TTL level interface. FIG. 3 is a diagram showing a check circuit. In the figure, 1 is a signal line, 2 is a terminating resistor, 31.32 is a voltmeter, 4 is a resistor, 5 and 10 are NOR gates) IC17 is a variable resistor, and 8.9 is a comparator. Patent Applicant: Fujitsu Limited Representative, Patent Attorney Minoru Aoyagi Figure 1 History of Honsakuro Example 2

Claims (2)

【特許請求の範囲】[Claims] (1)TTLレベルインターフェイスのプルアップ用終
端抵抗の信号端を、ICから成るゲート回路の各入力端
に接続し、かつ該信号端とアース間に抵抗を設け、該抵
抗の両端からゲート回路に入力される電圧がICのスレ
ッショルド電圧より低下したときに、該ゲート回路の出
力を反転する回路構成としたことを特徴とするTTLレ
ベルインターフェイスの終端抵抗チェック回路。
(1) Connect the signal end of the pull-up termination resistor of the TTL level interface to each input end of the gate circuit consisting of an IC, and provide a resistor between the signal end and the ground, and connect the gate circuit from both ends of the resistor. A terminal resistance check circuit for a TTL level interface, characterized in that the circuit is configured to invert the output of the gate circuit when the input voltage drops below the threshold voltage of an IC.
(2)TTLレベルインターフェイスのプルアップ用終
端抵抗の信号端を、2つのコンパレータのそれぞれの比
較入力端に接続し、かつ該信号端とアース間に抵抗を設
け、2つのコンパレータの内の一方は許容電圧範囲の上
限に設定し、他方は許容電圧範囲の下限に設定し、それ
ぞれのコンパレータの出力端を、ICから成るゲート回
路のそれぞれの入力端に接続した構成としたことを特徴
とするTTLレベルインターフェイスの終端抵抗チェッ
ク回路。
(2) The signal end of the pull-up termination resistor of the TTL level interface is connected to the comparison input end of each of the two comparators, and a resistor is provided between the signal end and the ground, and one of the two comparators The TTL is characterized in that one comparator is set at the upper limit of the allowable voltage range, the other is set at the lower limit of the allowable voltage range, and the output end of each comparator is connected to the respective input end of a gate circuit consisting of an IC. Termination resistance check circuit for level interface.
JP60018003A 1985-02-01 1985-02-01 Terminal resistance checking circuit for ttl level interface Pending JPS61176867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60018003A JPS61176867A (en) 1985-02-01 1985-02-01 Terminal resistance checking circuit for ttl level interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60018003A JPS61176867A (en) 1985-02-01 1985-02-01 Terminal resistance checking circuit for ttl level interface

Publications (1)

Publication Number Publication Date
JPS61176867A true JPS61176867A (en) 1986-08-08

Family

ID=11959517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60018003A Pending JPS61176867A (en) 1985-02-01 1985-02-01 Terminal resistance checking circuit for ttl level interface

Country Status (1)

Country Link
JP (1) JPS61176867A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324718A (en) * 2006-05-30 2007-12-13 Nikon Corp Camera
JP2014163897A (en) * 2013-02-27 2014-09-08 Denso Corp Abnormality detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324718A (en) * 2006-05-30 2007-12-13 Nikon Corp Camera
JP2014163897A (en) * 2013-02-27 2014-09-08 Denso Corp Abnormality detection device

Similar Documents

Publication Publication Date Title
US6378025B1 (en) Automatic multi-mode termination
WO1995002281A1 (en) Automatic scsi termination circuit
CN111104278B (en) SAS connector conduction detection system and method thereof
CN111104279B (en) SAS connector conduction detection system and method thereof
JP2830786B2 (en) Hot-swap circuit
US6870372B2 (en) Abnormality detection apparatus of comparator
JPS61176867A (en) Terminal resistance checking circuit for ttl level interface
TW202018509A (en) Sas connector conduction detection system and method thereof
JPH0142054Y2 (en)
JP3262386B2 (en) Electrical component connection recognition device
CN219959472U (en) Computing device
JPH0232639A (en) Communication line fault detecting mechanism
KR0120222Y1 (en) Connector checking circuit
US5446399A (en) Method and structure for a fault-free input configuration control mechanism
JP2583446B2 (en) Clock signal stop detection circuit
JPH05289790A (en) Information processor
JPH0895631A (en) Portable setting device
JP2002350475A (en) Negative voltage monitoring circuit
JPH06149687A (en) Scsi terminal resistance detecting circuit
JPS6217855A (en) Interface circuit
JPH0426083A (en) Connection detecting system
JPH03144717A (en) Semiconductor device
CN117783625A (en) Test system and method based on voltage dividing circuit
TW202018313A (en) Sas connector conduction detection system and method thereof
JPH0554632B2 (en)