JPS61174816A - サクセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 変数Ｘを入力して、ノイズ・マージンを考慮しない一般
式で表現すれば、次式で与えられる出力ｆ（ｘ）を電流
モードで演算して出力する回路である。ｒは基数である
。

目　　　　次 （１）発明の背景 （１，１）技術分野 （１，２）従来技術 （２）発明の概要 （２，１）発明の目的 （２，２）発明の構成と効果 （３）実施例の説明 （３゜１）グランディト・スイッチとフローティング・
スイッチ （３，２）フローティング・スレシホールド・スイッチ
ング回路 （３，３）　サクセッサ （１）発明の背景 （１１）技術分野 この発明は、多値論理回路システム、アナログ回路シス
テム等における基本回路であるサクセッサに関する。

（１，２）従来技術 ］ンピュータをはじめとする多くのディジタル回路シス
テムの基礎となる２値論理のもついくつかの限界を補完
ないしは克服するものとして多値論理およびその演算回
路の研究が盛んに行なわれている。２伯論理がＯと１の
２つの値を取扱い、２値論理回路システムで用いられる
信号がこれら２つの値に対応した２つのレベルをとるの
に対して、多値論理は３つ以上の値を取扱い、多値論理
回路シテムで用いられる信号は３つ以上のレベルをとる
。

多値論理（回路システム）は２値論理（回路シテスム）
と比較して次のような利点をもっているといわれている
。

１）０と１の間の不確定な状態の記述が可能である（た
とえば３値の場合）。

２＞ＩＣ基板上の配線領域およびビン数を減少させるこ
とができ、実効的な集積度を高めることができる。たと
えば、６４値の場合には２ｍ論理回路の１／６の配線領
域で足りる。

３）１０値マシンの実現によって人間と同じ論理を用い
ることが可能になるから、２値マシンで必要であったエ
ンコーダやデコーダが不要となる。

ところで、２値、多値という観点とは別に、情報処理シ
ステムで用いられる回路モードという観点からみると、
従来の回路システムは２つに分類することができる。そ
の１つは、電圧モード回路システムであり、ここでは情
報は信号電圧の大きさと極性によって表わされる。従来
の２値のディジタル回路のほとんどはこの電圧モードの
ものであり、電圧モードのいくつかの多値論理回路も報
告されている。他の１つは電流モード回路システムであ
り、ここでは情報は信号電流の大きざと向きによって表
わされる。

たとえば１２１回路はこの電流モード回路のカテゴリー
に属し、供給電圧が低い、遅延時間／電力の積が小さい
、高密度集積化が可能でＶＬＳＩに適している等の特長
をもっている。１２１回路の多値論理システムへの応用
も報告されている。たとえば、Ｔ、Ｔｉｃｈ　Ｄａｏ、
　　”Ｔｈｒｅｓｈｏｌｄ１２Ｌ　　ａｎｄ　　Ｉｔｓ
　　Ａｐｔ）ｌｉｃａｔｉｏｎ　　ｔｏ　　Ｂｉｎａｒ
ｙＳｙｍｍｅｔｒｉｃ　Ｆｕｎｃｔｉｏｎｓ　ａｎｄ　
Ｈｕｌｔｉｖａｌｕｅｄ　Ｌｏｇｉｃ″、　ＩＥＥＥ　
Ｊｏｕｒｎａｌ　ｏｆ　５Ｏ１ｉｄ−３ｔａｔｅ　Ｃ１
ｒＣＬＩｉｔＳ。

ｖｏｌ、５ｃ−１２，ＮＯ，５，４６３−４７２（１９
７７年１０月）：丁。

Ｔｉｃｈ　Ｄａｏ、Ｅｄｗａｒｄ　Ｊ、ＨａｃＣＩｕｓ
ｋｅｙ　ａｎｄ　Ｌｅｗｉｓに。

Ｒｕ５Ｓｅｌｌ　、　　“　Ｈｕｌｔｉｖａｌｕｅｄ　
　ＩｎｔｅｏｒａｔｅｄＩｎｊｅｃｔｉｏｎ　Ｌｏｇｉ
ｃ”　、　ＩＥＥＥ　Ｔｒａｎｓ、Ｃｏａ＋ｐｕｔ、、
ｖｏｌ、　Ｃ−２６，Ｎ０１１２．　ｐｐ、　１２３３
−１２４１　（１９７７年１２月）。

しかしながら、１２Ｌ回路はバイポーラ・トランジスタ
によって構成されているので、この回路で用いられる多
出力電流ミラーがエラーを生じることは不可避であり、
とくにこの多出力電流ミラーの１またはそれ以上のコレ
クタが飽和したときにはこのエラーは著しくなる。した
がって、２値論理回路システムに１２１回路を適用して
も特に支障はないと１でも、多値論理とくに１０値以上
の多値論理回路システム中にＩ２　Ｌ回路を用いること
は極めて困難である。

さらに、既に報告されている１２Ｌ回路において用いら
れるスイッチング回路はグランディト・スイッチを含む
ものであり、これはスイッチのオン、オフにかかわらず
電力を消費する、グランディト・スイッチを含む回路を
並列に接続する場合には逆流防止用のダイオードが必要
となるといった欠点をもつ。

（２）発明の概要 （２゜１）発明の目的 この発明は、多値論理回路システムのために使用しても
エラーがなくｉｏｉ以上の多値論理回路システムが実現
可能となるように、またフローティング・スイッチを使
用することによりグランディト・スイッチの持つ欠点を
克服した多値論理回路システムやアナログ回路システム
の実現のために、その基本的要素となるサクセッサを提
供するものである。

（２，２）発明の構成と効果 この発明によるサクセッケは、変数Ｘを表わす入力電流
に論理値１を表わす電流を加算して（Ｘ＋１）の値を表
わす電流を出力する加算回路、加算回路の出力側に接続
されたＭＯＳ　　ＦＥＴよりなるフローティング・スイ
ッチ、および変数Ｘを表わす入力電流と、基数ｒから論
理値１を減算した（ｒ−１）に相当する値を表わす電流
とを比較して、入力電流の方が小さい場合にフローティ
ング・スイッチをオンとする制御信号を発生する比較回
路からなることを特徴とする。（ｒ−１）に相当する値
を表わす電流にはノイズ・マージンが含まれることがあ
る。

この発明によると、ノイズ・マージンを考慮しない一般
式で表現すれば次式で与えられる関数ｆ（ｘ）を表わす
電流を出力する回路が実現され、サクセッサとしての機
能が達成される。

また、この発明によるサクセツサは、フローティング・
スイッチを用いているから低消費電力であり、並列接続
における逆流防止のためのダイオードが不要となるなど
の利点をもっている。さらにこの発明では、ＭＯＳ　　
ＦＥＴが用いられているからエラーがほとんど無く、１
０値以上の多値論理回路さえも容易につくることが可能
である。この発明によるサクセッサは電流モードで動作
する回路であるから、加算は加算されるべき電流の流れ
るラインを単に結線するだけで実現され、加算回路の構
成が簡素となる。

もちろん、この発明によるサクセッサは多値論理演算の
みならずアナログ演算のための回路システムにも適用で
きるのはいうまでもない。

（３）実施例の説明 （３１）グランディト・スイッチとフローティング・ス
イッチ 電流モード、電圧モードのいずれのモードで動作する回
路システムにおいても、これらの回路システムで用いら
れるスイッチはその接続形態によって２種類に分けるこ
とができる。グランディト・スイッチとフローティング
・スイッチである。電流モード回路システムにおけるグ
ランディト・スイッチとフローティング・スイッチが第
１図（Ａ）および（Ｂ）にそれぞれ示されている。

第１図（Ａ）において、電流Ｊの電流源（２）と出力端
子（４）を結ぶラインの途上に結節点（５）が設けられ
、この結節点（５）とアース（または電源端子）との間
にスイッチ（１Ｇ）が接続されている。これがグランデ
ィト・スイッチである。

スイッチ（１Ｇ）は制御信号発生回路（３）から出力さ
れる制御信号によりオン、オフされる。スイッチ（１Ｇ
）がオンの場合には、電流源（２）から出力される電流
Ｊは、鎖線で示されるように、スイッチ（１Ｇ）を通っ
てアースに流れるので、出力端子（４）の出力電流Ｉ　
は０となる。スイッチ（１Ｇ）がオフとなると、電流源
（２）の出力電流がそのまま出力端子（４）に現われる
から、出力電流Ｉ。はＪとなる。

第１図（Ｂ）においては、スイッチ（１Ｆ）は電流源（
２）と出力端子（４）との間に接続されている。このス
イッチ（１Ｆ）はアースから浮いているのでフローティ
ング・スイッチと呼ばれる。スイッチ（１Ｆ）がオンの
場合には電流源（２）の出力電流Ｊがこのスイッチ（１
Ｆ）を通して出力端子（４）に現われるから出力電流Ｉ
。はＪとなる。スイッチ（１Ｆ）がオフとなれば、電流
ｉｌｌ　（２）の出力電流はこのスイッチ（１Ｆ）によ
り遮断されるから、出力電流■。はＯとなる。

７０−ティング・スイッチを用いた回路と比較すると、
グランディト・スイッチを用いた回路は２つの大きな欠
点をもっている。

欠点の１つは、グランディト・スイッチを含む回路は、
このスイッチのオン、オフ状態に関係なく常に電力を消
費することである。第１図（Ａ＞において、スイッチ（
１Ｇ）がオンであれば、電流Ｊはこのスイッチ（１Ｇ）
を通してアースに流れ、オフの場合には電流Ｊは出力電
流ｌ。どなる。これに対して第１図（Ｂ）のフローティ
ング・スイッチを含む回路においては、スイッチ（１Ｆ
）がオンの場合には電流Ｊは出力電流Ｉ。とじて流出す
るが、スイッチ（１Ｆ）がオフの場合には電流はどこに
も流れず、電力は消費されない。

グランディト・スイッチを含む回路のもう１つの欠点は
、このような回路を並列に接続した場合に顕著に現われ
る。第２図において、第１図（Ａ）に示された回路が２
つ（第２図に（ｇｌ）、（９２）で示す）並列に接続さ
れ、それらの出力端子が結節点（６）で結ばれ出力端子
（７）につながっている。一方の回路（ｇｌ）にはグラ
ンディト・スイッチ（１Ｇ）が、他方の回路（ｇｌ）に
はグランディト・スイッチ（２Ｇ）がそれぞれ設けられ
ている。

回路（ｇｌ）のスイッチ（１Ｇ）がオフ、回路（ｇｌ）
のスイッチ（２Ｇ）がオンである状態を考える。この場
合には、回路（ｇｌの出力電流Ｉ。１はＪとなり、回路
（ｇｌ）の出力電流Ｉ。２はＯである。回路（ｇｌ）の
出力電流Ｉ。１は結節点（６）から出力端子（７）に流
出せず、そのほとんどが、鎖線■８で示すように、結節
点（６）および（５）からオンであるスイッチ（２Ｇ）
を通ってアースに流れてしまう。

したがって、端子（７）から流出する出力電流Ｉ０は、
（Ｉｏ１＋夏０２）に等しくならない。Ｉ。

＝（１゜１＋Ｉｏ２）とするためには、第２図に鎖線（
８）で示すように、各回路（ａｌ）（ａ２）の出力側に
逆流防止用ダイオードを設ける必要がある。

これに対して、第１図（Ｂ）に示されているようなフロ
ーティング・スイッチを含む回路を２つ並列に接続した
としても、上述のような不都合が生ずることはなく、出
力側に逆流防止用ダイオードを接続する必要はない。

フローティング・スイッチを含む回路がグランディト・
スイッチを含む回路に比べて上述のような利点をもって
いることから、この発明ではフローティング・スイッチ
が採用される。

フローティング・スイッチは、バイポーラ・トランジス
タまたはＭＯ３形ＦＥＴ　（電界効果トランジスタ）に
よって構成することができる。

バイポーラ・トランジスタをオン、オフ制御するために
はある程度の電力の消費が必要であるのに対して、ＭＯ
Ｓ　　ＦＥＴの制御においては電力をほとんど要しない
。この観点からＭＯＳＦＥＴの方がフローティング・ス
イッチとして優れているといえる。したがって、フロー
ティング・スイッチとしてＭＯＳ　　ＦＥＴが用いられ
る。

（３，２）フローティング◆スレシホールド・スイッチ
ング回路 第３図はフローティング・スレシホールド・スイッチン
グ回路の一例を示している。フローティング・スイッチ
（１Ｆ）としてはＮチャネルＭＯ８形ＦＥＴ（Ｎ−ＭＯ
Ｓ　　ＦＥＴ）が用いられており、そのドレインが電流
源（２）に、ソースが出力端子（４）にそれぞれ接続さ
れ、サブストレートは接地されている。またこのＭＯＳ
ＦＥＴのゲートには、制御信号発生回路（３）から出力
される制御電圧が印加される。

制御信号発生回路（３）は電流比較回路であり、Ｐ−Ｆ
−ヤ？、ルＭＯ８形ＦＥＴ　（Ｐ−ＭＯＳ　　ＦＥＴ）
よりなる電流ミラー（１１）とＮ−ＭＯＳ　　ＦＥＴよ
りなる電流ミラー（１２）とから構成されている。ここ
に図示された電流ミラーは、２つのＭＯＳ　　ＦＥＴか
らなり、これらのＦＥＴのゲートが相互に接続されかつ
これらのゲートが一方のＦＥＴのドレインに接続される
ことにより構成される電流ミラーと等価である。もちろ
んソースおよびゲートを共通にして２つのＦＥＴを一基
板上に容易に集積化して作製することができる。電流ミ
ラー（１１）は、入力端子（１３）によってそのゲート
に吐き出し電流（流れ出す方向の電流）Ｉ、が与えられ
ると、出力側ドレインから同じ値の電流１１を吐き出す
ように作用する。電流ミラー（１２）は、入力端子（１
４）によってそのゲートに吸い込み電流（流れ込む方向
の電流）Ｉ２が与えられると、出力側ドレインに同じ値
の電流Ｉ２を吸い込むように作用する。

電流ミラー（１１）のソースは正電源＋■、に接続され
、電流ミラー（１２）のソースは接地されている。これ
ら２つの電流ミラー（１１）（１２）の出力側ドレイン
は結節点（１５）によって相互に接続され、この結節点
（１５）がフローティング・スイッチ（１Ｆ）を構成す
るＭＯＳ　　ＦＥＴのゲートに接続されている。

さて、電流１１が電流Ｉ２より大きい場合には電流ミラ
ー（１１）がオンとなり、電流ミラー（１２）は吸い込
み出力電流Ｉ２を発生する。したがって、結節点（１５
）の電位はハイ・レベル（電源電圧＋ＶＤにほぼ等しい
）になる。このハイ・レベルの電圧がフローティング・
スイッチ（１Ｆ）を構成するＮ−ＭＯＳ　　ＦＥＴのゲ
ートに印加されるので、このＦＥＴはオンとなる。した
がって、電流源（２）の電流Ｊが出力電流■。とじて端
子（４）から流出される。

逆に、電流１４　が電流■２よりも小さい場合には、電
流ミラー（１２）がオンとなり、電流ミラー　（１１）
は吐き出し出力電流１１を発生する。このため結節点（
１５）の電位はロウ・レベル（はとんどＯＶ）になるの
で、フローティング・スイッチ（１Ｆ）のＦＥＴはオフ
の状態を保つ。出力電流ｌ。はＯである。

電流Ｉ　を一定値として固定し、電流１１を変化させた
場合に、電流１１が電流■２を超えればフローティング
・スイッチ（１Ｆ）がオンとなり、出力電流Ｉ　はＪの
値となる。電流１１が電流Ｉ２より小さくなれば７０−
ティング・スイッチ（１Ｆ）はオフとなり、出力電流Ｉ
。はＯとなる。第３図の回路は、電流Ｉ２をスレシホー
ルド値として電流１１の値に応じて出力電流Ｉ。がＪと
０の２レベルに変換される。また、第３図の回路ではフ
ローティング・スイッチが用いられている。そこで、こ
のような回路を「フローティング・スレシホールド・ス
イッチング回路」と呼ぶ。

電流■１を一定値として固定し、電流Ｉ２を変化させた
と考えた場合には、電流１１がスレシホールド値になる
。

さらに第３図の回路は興味ある特徴をもっている。すな
わち、フローティング・スイッチ（１Ｆ）をオン、オフ
制御するための信号は「電圧」信号（電圧モード）であ
る（結節点（１５）の電位）。これに対して、フローテ
ィング・スイッチ（１Ｆ）によってスイッチされる信号
〈フローティング・スイッチを流れる信号）は「電流」
信号（電流モード）である。このように、電圧モードと
電流モードとが組合されて作動する回路を［ハイブリッ
ド・モード回路」と呼ぶことにする。このようなハイブ
リッド・モード回路は、電圧モードで動作する回路を制
御回路として持つこともできるし、電流モードで動作す
る回路を被制御回路および制御回路としてこれらに接続
することも可能となるので、汎用性がきわめて高くかつ
その応用範囲が広い。

因みに制御信号発生回路（電流比較回路）（３）で比較
される信号は電流モードである。したがって、この第３
図の回路は電流／電圧／電流のモード変換を行なってい
ると言える。

第４図はフローティング・スレシホールド・スイッチン
グ回路をモデル化して示したものである。

第４図（Ａ）は、第３図における電流ミラー（１１）お
よびその入力端子（１３）を電流源（２１）に、電流ミ
ラー（１２）およびその入力端子（１４）を電流源（２
２）にそれぞれ置きかえたものである。電流比較回路（
３）は、一般的に、２つの非直線電流源が直列に接続さ
れかつ一定の供給電圧によって駆動されるものと特徴づ
けることができる。

第４図（Ｂ）は、フローティング・スイッチ（１Ｆ）と
してＰ−ＭＯＳ　　ＦＥＴが用いられた回路を示してい
る。このＦＥＴは、そのソースが電流源（２）に接続さ
れ、そのドレインが出力端子（４）に接続されている。

またこのＦＥＴのサブストレートは電源電圧＋■、に接
続されている。この回路においては、１１くＩ２で結節
点（１５）の電位がロウ・レベルになったときにＦＥＴ
（フローティング・スイッチ（ＩＦ））がオンとなり、
出力電′ａ１ｏとしてＪが得られる。また、１１＞１２
で結節点（１５）の電位がハイ・レベルになると、ＦＥ
Ｔはオフとなり、出力電流Ｉ。

はＯとなる。

以上のフローティング・スレシホールド・スイッチング
回路を前提として、次にこの発明のサクセツサについて
述べる。

（３，３）サクセツサ ｒを基数（ラディクスまたはベース）とするアナログお
よび多値論理におけるサクセッナ（ＳｔｌＣＣｅＳＳＯ
ｒ）の動作は、次式で表わされる。

ｆ（ｘ）三（ｘ＋１　）　Ｎｏｄ　ｒ　　　・（１）第
（１）式において、ＨＯｄはモジュロ代数におけるモジ
ュロ（Ｈｏｄｕｌｏ）の略記号である。第（１−１）式
はアナログ演算および多値論理演算の両方に通用する一
般的な表現である。第（１−２）式は、多値論理におい
て±０．５のノイズ・マージンを考慮した場合の表現で
あり、第（１−３）式は第（１−２）式変形したもので
ある。

これらの式から分るように、サクセッサは入力（変数）
Ｘに１を加えて出力し、出力が基数ｒに達したら出力を
Ｏに戻すという動作をする。

第（１−２）式で表わされるノイズ・マージンを考慮し
たサクセッサの一例が第５図に示されている。入力Ｘは
、入力端子（３２）にこの値Ｘを表わす吸い込み入力電
流として与えられる。入力端子（３２）は、２出力電流
ミラー（または電流分配回路）　（３３）のゲートに接
続されている。２出力電流ミラー（３３）の２つのドレ
インからはＸの値の２つの吸い込み電流が出力される。

２出力電流ミラー（３３）の一方の出力用ドレインは、
１の値の吐き出し入力電流を与える電流ｍ（４１）と（
ｒ−０，５）の値の吸い込み入力電流を与える電流源（
４０）との結節点（３６）に接続されている。この結節
点（３６）と電流？１ｉ（４０）との間にはもう１つの
結節点（３５）が設けられ、この結節点（３５）がフロ
ーティング・スイッチ（第３図または第４図（Ａ）のフ
ローティング・スイッチ（１Ｆ）に対応）　（３１）の
ゲートに接続されている。

結節点（３５）から（３６）に向って（Ｘ＋１）の値の
電流が流れる。２出力電流ミラー（３３）の一部、電流
源（４０１（４１）および結節点（３５）（３６）が上
述の制御信号発生回路（３）に対応し、結節点（３５）
が結節点（１５）に対応する。したがって、（ｒ−０，
５）　＞　（ｘ＋１　）になったときに結節点（３５）
の電位がハイ・レベルになり、７０−ティング・スイッ
チ（３１）はオンとなる。それ以外のときにはスイッチ
（３１）はオフに保たれる。

他方、２出力電流ミラー（３３）の他方の出力用ドレイ
ンは電流ミラー（３８）に接続され、これらの間に、結
節点（３７）により１の値の吐き出し入力電流を与える
電流源（４２）が接続されている。

結節点（３１）において（ｘ＋１）の演算が行なわれる
から、電流ミラー（３８）の出力側からは（Ｘ＋１）の
値の電流が流出する。この電流ミラー（３８）の出力側
が７０−ティング・スイッチ（３１）を介して出力端子
（３４）に接続されている。

したがって、フローティング・スイッチ（３１）がオン
のとき（ｒ　−０，５＞ｘ＋　１　）　、出力端子（３
４）には（Ｘ＋１）の値の吐き出し出力電流が現われ、
スイッチ（３１）がオフとなれば（ｒ−０，５≦ｘ＋１
）この出力電流は０となる。

第６図は第（１−３）式の表現の演算を行なうサクセツ
サを示している。第５図と比較すると、電流源（４１）
が省略され、電流源（４０）が（ｒ−１，５）の値の吸
い込み入力電流を与えるものに変っている。第６図の回
路と第５１図の回路が同じ動作を行なうことは容易に理
解できよう。

電流源の出力電流、とくに電流源（４０）の出力電流の
値を定める基数ｒの値を可変としておけば、第５図およ
び第６図の回路は、任意の基数をもつ多値論理に適用す
ることが可能となる。

また、第５図の電流源（４０）の出力電流値をｒ、第６
図の電流源（４０）の出力電流値を（ｒ＋１　）とすれ
ば、ノイズ・マージンを考慮しないザクセッサとなる。

第７図はザクセッサの入出力特性の一例を示している。

実線で示されている特性はｒ＝４でかつ０．５のノイズ
・マージンを考慮した場合のものである。鎖線（Ａ　ｎ
ａ）はｒ−４でかつノイズ・マージンを考慮しない場合
、鎖線（ｒ　１０）はｒ＝１０でかつノイズ・マージン
を考慮した場合の特性をそれぞれ示している。

【図面の簡単な説明】

第１図はスイッチの種類を示すもので、第１図（Ａ）は
グランディト・スイッチを、第１図（Ｂ）は７０−ティ
ング・スイッチをそれぞれ示している。 第２図は、グランディト・スイッチの欠点を説明するた
めのもので、グランディト・スイッチを含む２つの回路
を並列に接続した状態を示している。 第３図は、フローティング・スレシホールド・スイッチ
ング回路の一例を示し、第４図は、２種類の７０−ティ
ング・スレシホールド・スイッチング回路をモデル化し
て示すものである。 第５図はザクセッサの一例を示す回路図、第６図はザク
セッサの変形例を示す回路図、第７図はザクセッサの入
出力特性の一例を示すグラフである。 （１Ｆ）・・・フローティング・スイッチ、（３）・・
・電流比較回路、（３１）・・・ＭＯＳ　　ＦＥＴより
なる７０−ティング・スイッチ、（３２）・・・入力端
子、（３３）・・・２出力電流ミラー、（３４）・・・
出力端子、（３５）（３Ｇ）　（３７）・・・結節点、
（３８）・・・電流ミラー（４０）（４１）（４２）・
・・電流源。 以　　上 第１図 （Ａ） （Ｂ） 環２トツ ゛９２ もコ３し： ｌ・可み↓■°二；）冊：） 鵡４― （Ａ） ：２．）　　・）　　ニーで］ ムｎ 、−ＨＣ′７フ ’−・ｉＪ　　ｊ　　　Ｌ、、Ｊ 手続補正書防幻 昭和６０年６月２５日

Claims (2)

【特許請求の範囲】
1. （１）変数ｘを表わす入力電流に論理値１を表わす電流
   を加算して（ｘ＋１）の値を表わす電流を出力する加算
   回路、 加算回路の出力側に接続されたＭＯＳＦ ＥＴよりなるフローティング・スイッチ、および 変数ｘを表わす入力電流と、基数ｒから論 理値１を減算した（ｒ−１）に相当する値を表わす電流
   とを比較して、入力電流の方が小さい場合にフローティ
   ング・スイッチをオンとする制御信号を発生する比較回
   路、 からなるサクセッサ。
2. （２）（ｒ−１）に相当する値を表わす電流にノイズ・
   マージンが含まれている、特許請求の範囲第（１）項に
   記載のサクセッサ。