JPS61174813A - フロ−テイング・スレシホ−ルド・スイツチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 比較されるべき電流をそれぞれ発生する２つの非線形電
流源が直列に接続され、この接続点の電位によってＭＯ
Ｓ　　ＦＥＴよりなるフローティング・スイッチがオン
、オフされる。

目　　　　次 （１）発明の背景 （１，１）技術分野 （１，２）従来技術 （２）発明の概要 （２，１１発明の目的 （２，２）発明の構成と効果 （３）実施例の説明 （３，１）グランディト・スイッチとフローティング・
スイッチ （３，２）フローティング・スレシホールド・スイッチ
ング回路 （３，３）サクセッナ （３，４）ｍ子化回路 （３，５）加算回路 （３，５，１）りＯツクワイズ・サイクリング回路 （３，５，２）全加算回路 （３，６）減算回路 （３，６，１）カウンタ・サイクリング回路（３，６，
２）全減算回路 （３，７）割算回路 （３，８）乗算回路 （１）発明の背景 （１１）技術分野 この発明は、多値論理回路システム、アナログ回路シス
テム等における基本回路たとえば減算回路や加算回路の
基本構成要素となるフローティング・スレシホールド・
スイッチング回路に関する。

（１，２）従来技術 ］ンピュータをはじめとする多くのディジタル回路シス
テムの基礎となる２値論理のもついくつかの限界を補完
ないしは克服するものとして多値論理およびその演算回
路の研究が盛んに行なわれている。２値論理がＯと１の
２つの値を取扱い、２値論理回路システムで用いられる
信号がこれら２つの値に対応した２つのレベルをとるの
に対して、多値論理は３つ以上の値を取扱い、多値論理
回路シテムで用いられる信号は３つ以上のレベルをとる
。

多値論理（回路システム）は２値論理（回路シテスム）
と比較して次のような利点をもっているといわれている
。

１）Ｏと１の間の不確定な状態の記述が可能である（た
とえば３値の場合）。

２）ＩＣ基板上の配線領域およびピン数を減少させるこ
とができ、実効的な集積度を高めることができる。たと
えば、６４値の場合には２値論理回路の１／６の配線領
域で足りる。

３）１０値マシンの実現によって人間と同じ論理を用い
ることが可能になるから、２値マシンで必要であったエ
ンコーダやデコーダが不要となる。

ところで、２値、多値という観点とは別に、情報処理シ
ステムで用いられる回路モードという観点からみると、
従来の回路システムは２つに分類することができる。そ
の１つは、電圧モード回路システムであり、ここでは情
報は信号電圧の大きさと極性によって表わされる。従来
の２値のディジタル回路のほとんどはこの電圧モードの
ものであり、電圧モードのいくつかの多値論理回路も報
告されている。他の１つは電流モード回路システムであ
り、ここでは情報は信号電流の大きさと向きによって表
わされる。

たとえばＩ２Ｌ回路はこの電流モード回路のカテゴリー
に属し、供給電圧が低い、遅延時間／電力の積が小さい
、高密度集積化が可能でＶＬＳ■に適している等の特長
をもっている。１２１回路の多値論理システムへの応用
も報告されている。たとえば、Ｔ、ＴｉＣｈ　ＤａＯｌ
“ＴｈｒｅｓｈｏｌｄＩ２Ｌ　　ａｎｄ　　Ｉｔｓ　　
Ａｐｐｌｉｃａｔｉｏｎ　　ｔｏ　　ＢｉｎａｒｙＳｙ
Ｏｌｉｅｔｒｉｃ　Ｆｕｎｃｔｉｏｎｓ　ａｎｄ　Ｈｕ
ｌｔｉｖａｌｕｅｄ　Ｌｏｇｉｃ”、　ＩＥＥＥ　Ｊｏ
ｕｒｎａｌ　ｏｆ　５ｏｌｉｄ−３ｔａｔｅ　Ｃ１ｒｃ
ｕｉｔｓ。

ｖｏｌ、５ｃ−１２，ＮＯ，５，４６３−４７２（１９
７７年１０月）：Ｔ。

Ｔｉｃｈ　Ｄａｏ、Ｅｄｗａｒｄ　Ｊ、ＨａｃＣＩｕｓ
ｋｅｙ　ａｎｄ　Ｌｅｗｉｓに。

Ｒｕ５ｓｅｌｌ　、　　”　　Ｈｕｌｔｉｖａｌｕｅｄ
　　ＩｎｔｅａｒａｔｅｄＩｎｊｅｃｔｉｏｎ　　Ｌｏ
ｇｉｃ”　　、　　ＩＥＥＥ　　Ｔｒａｎｓ、Ｃｏ１ｐ
ｕｔ、、ｖｏｌ、　Ｃ−２６，Ｎｏ、　１２．　ｐ９．
１２３３−１２４１（１９７７年１２月）。

しかしながら、ＲＬ回路はバイポーラ・トランジスタに
よって構成されているので、この回路で用いられる多出
力電流ミラーがエラーを生じることは不可避であり、と
くにこの多出力電流ミラーの１またはそれ以上のコレク
タが飽和したときにはこのエラーは著しくなる。したが
って、２値論理回路システムにＰ　Ｌ回路を適用しても
特に支障はないとしても、多値論理とくに１０値以上の
多値論理回路システム中にＩ２　Ｌ回路を用いることは
極めて困難である。

さらに、既に報告されている■２Ｌ回路において用いら
れるスイッチング回路はグランディト・スイッチを含む
ものであり、これはスイッチのオン、オフにかかわらず
電力を消費する、グランディト・スイッチを含む回路を
並列に接続する場合には逆流防止用のダイオードが必要
となるといった欠点をもつ。

（２）発明の概要 （２，１）発明の目的 この発明は、多値論理回路システムのために使用しても
エラーがなくしたがって１０値以上の多値論理回路シス
テムが突環可能であり、しかもフローティング・スイッ
チを使用すること−によりグランディト・スイッチの持
つ欠点を克服した、多値論理回路システムやアナログ回
路システムの基本的要素となるフローティング・スレシ
ホールド・スイッチング回路を提供するものである。

（２，２）発明の構成と効果 この発明によるフローティング・スレシホールド・スイ
ッチング回路は、比較されるべき電流をそれぞれ発生す
る２つの非線形電流源が直列に接続されることにより構
成され、かつこれらの非線形電流源の直列回路が一定の
供給電圧により駆動される電流比較回路、およびこの電
流比較回路の２つの非線形電流源の結節点の電１シによ
ってオン、オフ制御されるＭＯＳ　　ＦＥＴよりなるフ
ローティング・スイッチを備えていることを特徴とする
。

このフローティング・スレシホールド・スイッチング回
路は、フローティング・スイッチを制御するための信号
が電圧モードであり、フローティング・スイッチによっ
てスイッチされる信号が電流モードであるから、これを
「ハイブリッド・モード回路」と呼ぶことにする。

フローティング・スイッチは、電流源または前段の回路
の出力側と出力端子または次段の回路の入力側との間に
接続され、そこを流れる電流をオン、オフにするために
用いられる。２つの非線形電流源は、たとえばＭＯＳ　
　ＦＥＴよりなる電流ミラーにより構成されよう。

この発明による７０−ティング・スレシホールド・スイ
ッチング回路は、後に詳述するように、多値論理のため
の基本演算回路の基本構成要素となり、このスイッチン
グ回路を用いて多くの演算回路を実現することができる
。ＭＯＳＦＥＴを用いているからエラーがほとんど無く
、１０値以上の多値論理回路さえも容易につくることが
可能である。もちろん、この発明によるスイッチング回
路はアナログ演算のための回路システムにも適用できる
。さらに、フローティング・スイッチを用いているから
低消費電力であり、並列接続における逆流防止のための
ダイオードが不要となるなど多くの利点をもっている。

（３）実施例の説明 （３，１）グランディト・スイッチと７０−ティング・
スイッチ 電流モード、電圧モードのいずれのモードで動作する回
路システムにおいても、これらの回路システムで用いら
れるスイッチはその接続形態によって２種類に分けるこ
とができる。グランディト・スイッチとフローティング
・スイッチである。電流モード回路システムにおけるグ
ランディト・スイッチとフローティング・スイッチが第
１図（Ａ＞および（Ｂ）にそれぞれ示されている。

第１図（Ａ）にお、いて、電流Ｊの電流源（２）と出力
端子（４）を結ぶラインの途上に結節点（５）が設けら
れ、この結節点（５）とアース（または電源端子）との
間にスイッチ（１Ｇ）が接続されている。これがグラン
ディト・スイッチである。

スイッチ（１Ｇ）は制御信号発生回路（３）から出力さ
れる制御信号によりオン、オフされる。スイッチ（１Ｇ
）がオンの場合には、電流源（２）から出力される電流
Ｊは、鎖線で示されるように、スイッチ（１Ｇ）を通っ
てアースに流れるので、出力端子（４）の出力電流Ｉ。

は０となる。スイッチ（１Ｇ）がオフとなると、電流源
（２）の出力電流がそのまま出力端子（４）に現われる
から、出力電流Ｉ。はＪとなる。

第１図（Ｂ）においては、スイッチ（１Ｆ）は電流源（
２）と出力端子（４）との間に接続されている。このス
イッチ（１Ｆ）はアースから浮いているので７０−ティ
ング・スイッチと呼ばれる。スイッチ（１Ｆ）がオンの
場合には電流源（２）の出力電流Ｊが°このスイッチ（
１Ｆ）を通して出力端子（４）に現われるから出力電流
Ｉ　はＪとなる。スイッチ（１Ｆ）がオフとなれば、電
流源（２）の出力電流はこのスイッチ（１Ｆ）により遮
断されるから、出力電流Ｉ。は０となる。

フローティング・スイッチを用いた回路と比較すると、
グランディト・スイッチを用いた回路は２つの大きな欠
点をもっている。

欠点の１つは、グランディト・スイッチを含む回路は、
このスイッチのオン、オフ状態に関係なく常に電力を消
費することである。第１図（Ａ）において、スイッチ（
１Ｇ）がオンであれば、電流Ｊはこのスイッチ（１Ｇ）
を通してアースに流れ、オフの場合には電流Ｊは出力電
流Ｉ。どなる。これに対して第１図（Ｂ）のフローティ
ング・スイッチを含む回路においては、スイッチ（１Ｆ
）がオンの場合には電流Ｊは出力電流Ｉ。とじて流出す
るが、スイッチ（１Ｆ）がオフの場合には電流はどこに
も流れず、電力は消費されない。

グランディト・スイッチを含む回路のもう１つの欠点は
、このような回路を並列に接続した場合に顕著に現われ
る。第２図において、第１図＜Ａ＞に示された回路が２
つく第２図に（ｇｌ）、（ｇ２）で示す）並列に接続さ
れ、それらの出力端子が結節点（６）で結ばれ出力端子
（７）につながっている。一方の回路（ｇｌ）にはグラ
ンディト・スイッチ（１Ｇ）が、他方の回路（ｇ２）に
はグランディト・スイッチ（２Ｇ）がそれぞれ設けられ
ている。

回路（ｇｌ）のスイッチ（１Ｇ）がオフ、回路（Ｑ２）
のスイッチ（２Ｇ）がオンである状態を考える。この場
合には、回路（ｇｌ）の出力電流Ｉ。１はＪとなり、回
路（ｇ２）の出力電流Ｉ。２はＯである。回路（ｇｌ）
の出力電流Ｉ。１は結節点（６）から出力端子（７）に
流出せず、そのほとんどが、鎖線Ｉ　で示すように、結
節点（６）および（５）からオンであるスイッチ（２Ｇ
）を通ってアースに流れてしまう。

したがって、端子（７）から流出する出力電流Ｉ０は、
（Ｉｏ１＋Ｉｏ２）に等しくならない。Ｉ。

−（ＩＱｉ＋　１０２）とするためには、第２図に鎖線
（８）で示すように、各回路（Ω１）（ｇ２）の出力側
に逆流防止用ダイオードを設ける必要がある。

これに対して、第１図（Ｂ）に示されているようなフロ
ーティング・スイッチを含む回路を２つ並列に接続した
としても、上述のような不都合が生ずることはなく、出
力側に逆流防止用ダイオードを接続する必要はない。

フローティング・スイッチを含む回路がグランディト・
スイッチを含む回路に比べて上述のような利点をもって
いることから、以下に示す回路ではフローティング・ス
イッチが採用される。

フローティング・スイッチは、バイポーラ・トランジス
タまたはＭＯ８形ＦＥＴ（電界効果トランジスタ）によ
って構成することができる。

バイポーラ・トランジスタをオン、オフ制御するために
はある程度の電力の消費が必要であるのに対して、ＭＯ
Ｓ　　ＦＥＴの制御においては電力をほとんど要しない
。この観点からＭＯＳＦＥＴの方がフローティング・ス
イッチとして優れているといえる。以下の説明では、各
回路においてＭＯＳ　　ＦＥＴからなるフローティング
・スイッチが用いられる。

（３，２）フローティング・スレシホールド・スイッチ
ング回路 第３図は７０−ティング・スレシホールド・スイッチン
グ回路の一例を示している。フローティング・スイッチ
（１Ｆ）としてはＮチャネルＭＯ８形ＦＥＴ　（Ｎ−Ｍ
ＯＳ　　ＦＥＴ）が用いられており、そのドレインが電
流源（２）に、ソースが出力端子（４）にそれぞれ接続
され、サブストレートは接地されている。またこのＭＯ
ＳＦＥＴのゲートには、制御信号発生回路（３）から出
力される制御電圧が印加される。

制御信号発生回路（３）は電流比較回路であり、Ｐチャ
ネルＭＯ８形ＦＥＴ（Ｐ−ＭＯＳ　　ＦＥＴ）よりなる
電流ミラー（１１）とＮ−ＭＯＳ　　ＦＥＴよりなる電
流ミラー（１２）とから構成されている。ここに図示さ
れた電流ミラーは、２つのＭＯＳ　　ＦＥＴからなり、
これらのＦＥＴのゲ−トが相互に接続されかつこれらの
ゲートが一方のＦＥＴのドレインに接続されることによ
り構成される電流ミラーと等価である。もちろんソース
およびゲートを共通にして２つのＦＥＴを一基板上に容
易に集積化して作製することができる。電流ミラー（１
１）は、入力端子（１３）によってそのゲートに吐き出
し電流（流れ出す方向の電流）１１が与えられると、出
力側ドレインから同じ値の電流１１を吐き出すように作
用する。電流ミラー（１２）は、入力端子（１４）によ
ってそのゲートに吸い込み電流（流れ込む方向の電流）
１２が与えられると、出力側ドレインに同じ値の電流Ｉ
２を吸い込むように作用する。

電流ミラー（１１）のソースは正電源子Ｖ、に接続され
、電流ミラー（１２）のソースは接地されている。これ
ら２つの電流ミラー（１１０１２）の出力側トレインは
結節点（１５）によって相互に接続され、この結節点（
１５）がフローティング・スイッチ（１Ｆ）を構成する
ＭＯＳ　　ＦＥＴのゲートに接続されている。

さて、電流［、が電流Ｉ２より大きい場合には電流ミラ
ー（１１）がオンとなり、電流ミラー（１２）は吸い込
み出力電流Ｉ２を発生する。したがって、結節点（１５
）の電位はハイ・レベル（電源電圧＋ＶＤにほぼ等しい
）になる。このハイ・レベルの電圧がフローティング・
スイッチ（１Ｆ）を構成するＮ−ＭＯＳ　　ＦＥＴのゲ
ートに印加されるので、このＦＥＴはオンとなる。した
がって、電流源（２）の電流Ｊが出力電流Ｉ。とじて端
子（４）から流出される。

逆に、電流Ｉ　が電流Ｉ２よりも小さい場合には、電流
ミラー（１２）がオンとなり、電流ミラー　（１１）は
吐き出し出力可Ｉ１１を発生する。このため結節点（１
５）の電位はＯつ・レベル（はとんどＯＶ）になるので
、フローティング・スイッチ（１Ｆ）のＦＥＴはオフの
状態を保つ。出力電流Ｉ。はＯである。

電流Ｉ　を一定値として固定し、電流１１を変化させた
場合に、電流Ｉ　が電流Ｉ２を超えればフローティング
・スイッチ（１Ｆ）がオンとなり、出力電流Ｉ。はＪの
値となる。電流１１が電流■２より小さくなればフロー
ティング・スイッチ（１Ｆ）はオフとなり、出力電流Ｉ
。はＯとなる。第３図の回路は、電ｍ　Ｉ　２をスレシ
ホールド値として電流１１の値に応じて出力電流Ｉ。が
ＪとＯの２レベルに変換される。また、第３図の回路で
はフローティング・スイッチが用いられている。そこで
、このような回路を「フローティング・スレシホールド
・スイッチング回路」と呼ぶ。

電流ｌ　を一定値として固定し、電流Ｉ２を変化させた
と考えた場合には、電流１１がスレシホールド値になる
。

さらに第３図の回路は興味ある特徴をもっている。すな
わち、フローティング・スイッチ（１［）をオン、オフ
制御するための信号は「電圧」信号（電圧モード）であ
る（結節点（１５）の電位）。これに対して、フローテ
ィング・スイッチ（１Ｆ）によってスイッチされる信号
（フローティング・スイッチを流れる信号）は「電流」
信号（電流モード）である。このように、電圧モードと
電流モードとが組合されて作動する回路を「ハイブリッ
ド・モード回路」と呼ぶことにする。このようなハイブ
リッド・モード回路は、電圧モードで動作する回路を制
御回路として持つこともできるし、電流モードで動作す
る回路を被制御回路および制御回路としてこれらに接続
することも可能となるので、汎用性がきわめて高くかつ
その応用範囲が広い。

因みに制御信号発生回路（電流比較回路）（３）で比較
される信号は電流モードである。したがって、この第３
図の回路は電流／電圧／電流のモード変換を行なってい
ると言える。

第４図はフローティング・スレシホールド・スイッチン
グ回路をモデル化して示したものである。

第４図（Ａ）は、第３図における電流ミラー（１１）お
よびその入力端子（１３）を電流源（２１）に、電流ミ
ラー（１２）およびその入力端子（１４）を電流源（２
２）にそれぞれ置きかえたものである。電流比較回路（
３）は、一般的に、２つの非直線電流源が直列に接続さ
れかつ一定の供給電圧によって駆動されるものと特徴づ
けることができる。

第４図（Ｂ）は、フローティング・スイッチ（１Ｆ）と
してＰ−ＭＯＳ　　ＦＥＴが用いられた回路を示してい
る。このＦＥＴは、そのソースが電流源（２）に接続さ
れ、そのドレインが出力端子（４）に接続されている。

またこのＦＥＴのサブストレートは電源電圧＋ｖｏに接
続されている。この回路においては、Ｉ　くＩ２で結節
点（１５）の電位がロウ・レベルになったときにＦＥＴ
（フローティング・スイッチ（ＩＦ）　）がオンとなり
、出力電流Ｉ。とじてＪが得られる。また、１　　＞Ｉ
２で結節点（１５）の電位がハイ・レベルになると、Ｆ
ＥＴはオフとなり、出力電流ｒ。

はＯとなる。

以下にフローティング・スレシホールド・スイッチング
回路のいくつかの応用例について述べる。

（３，３）サクセッサ ｒを基数（ラディクスまたはベース）とするアナログお
よび多値論理におけるサクセツサ（ＳＬｌＣＣｅＳＳＯ
ｒ）の動作は、次式で表わされる。

ｆ（ｘ）三（Ｘ＋１）Ｈｏｄｒ　　　・１１）第（１）
式において、Ｈｏｄはモジュロ代数におけるモジュロ（
Ｈｏｄｕｌｏ）の略記号である。第（１−１）式はアナ
ログ演算および多値論理演算の両方に通用する一般的な
表現である。第（１−２）式は、多値論理において±０
．５のノイズ・マージンを考慮した場合の表現であり、
第（１−３）式は第（１−２）式変形したものである。

これらの式から分るように、サクセッサは入力（変数）
Ｘに１を加えて出力し、出力が基数ｒに達したら出力を
Ｏに戻すという動作をする。

第（１−２）式で表わされるノイズ・マージンを考慮し
たサクセッナの一例が第５図に示されている。入力Ｘは
、入力端子（３２）にこの値Ｘを表わす吸い込み入力電
流として与えられる。入力端子（３２）は、２出力電流
ミラー（または電流分配回路）　（３３）のゲートに接
続されている。２出力電流ミラー（３３）の２つのドレ
インからはＸの値の２つの吸い込み電流が出力される。

２出力電流ミラー（３３）の一方の出力用ドレインは、
１の値の吐き出し入力電流を与える電流源（４１）と（
ｒ−ｏ、ｓ）の値の吸い込み入力電流を与える電流源（
４０）との結節点（３６）に接続されている。この結節
点（３６）と電流源（４０）との間にはもう１つの結節
点（３５）が設けられ、この結節点（３５）がフローテ
ィング″・スイッチ（第３図または第４図（Ａ）のフロ
ーティング・スイッチ（１Ｆ）に対応）　（３１）のゲ
ートに接続されている。

結節点（３５）から（３６）に向って（Ｘ＋１）の値の
電流が流れる。２出力電流ミラー（３３）の一部、電流
源（４０）（４１）および結節点（３５）（３６）が上
述の制御信号発生回路（３）に対応し、結節点（３５）
が結節点（１５）に対応する。したがって、（ｒ−０，
５）　＞　（Ｘ＋１　）になったとぎに結節点（３５）
の電位がハイ・レベルになり、フローティング・スイッ
チ（３１）はオンとなる。それ以外のときにはスイッチ
（３１）はオフに保たれる。

他方、２出力電流ミラー（３３）の他方の出力用ドレイ
ンは電流ミラー（３８）に接続され、これらの間に、結
節点（３７）により１の値の吐き出し入力電流を与える
電流源（４２）が接続されている。

結節点（３７）において（Ｘ＋１＞の演算が行なわれる
から、電流ミラー（３８）の出力側からは（Ｘ＋１）の
値の電流が流出する。この電流ミラー（３８）の出力側
がフローティング・スイッチ（３１）を介して出力端子
（３４）に接続されている。

したがって、フローティング・スイッチ（３１）がオン
のとき（ｒ　−０，５＞Ｘ＋１　）　、出力端子（３４
）には（Ｘ＋１）の値の吐き出し出力電流が現われ、ス
イッチ（３１）がオフとなれば（ｒ−０、５≦Ｘ＋１）
この出力電流はＯとなる。

第６図は第（１−３）式の表現の演算を行なうサクセッ
サを示している。第５図と比較すると、電流源（４１）
が省略され、電流源（４０）が（ｒ−１，５）の値の吸
い込み入力電流を与えるものに変っている。第６図の回
路と第５図の回路が同じ動作を行なうことは容易に理解
できよう。

電流源の出力電流、とくに電流源（４０）の出力電流の
値を定める基数ｒの値を可変としておけば、第５図およ
び第６図の回路は、任意の基数をもつ多値論理に適用す
ることが可能となる。

また、第５図の電流源（４０）の出力電流値をｒ、第６
図の電流源（４０）の出力電流値を（ｒ＋１）とすれば
、ノイズ・マージンを考慮しないサクセッサとなる。

第７図はサクセッサの入出力特性の一例を示している。

実線で示されている特性はｒ＝４でかつ０．５のノイズ
・マージンを考慮した場合のものである。鎖線（Ａ　ｎ
ａ）はｒ＝４でかつノイズ・マージンを考慮しない場合
、鎖線（ｒ　１０）はｒ＝１０でかつノイズ・マージン
を考慮した場合の特性をそれぞれ示している。

（３，４）　量子化回路 ｒ値論理（ｒ：基数）における量子化回路（ｑｕａｎｔ
ｉｚｅｒ）　　（または、アナログ／多値変換回路）の
動作は次のように定義される。

ここでｉはＯまたは正の整数、すなわちＯ≦ｉ≦ｒ−１ 第（２）式の（ｉ−０，５）≦ｘ＜（ｉ＋０．５）にお
ける±０．５は量子化される整数の中間の値をとったも
ので、もちろん、この値０．５に代えて１未満の任意の
値を採用することができる。

ｒ＝４とした場合の量子化回路の一例が第８図に示され
ている。

１の値の吸い込み入力電流を与える３つの電流ｍ　（５
２ａ）（５２ｂ）（５２ｃ）が設けられ、コレラハフロ
ーティング・スイッチ（５１ａ０５１ｂＨ５１ｃ）（第
４図（Ｂ）のフローティング・スイッチ（１Ｆ）に対応
）を介して結節点（５１）で相互に接続され、この結節
点（５７）に出力端子（５４）が接続されている。

吊子化されるべき入力（変数）Ｘは、入力端子（５６）
にこの値Ｘを表わす吸い込み入力電流として与えられる
。入力端子（５６）は、３出力電流ミラー（または電流
分配回路）　（５３）のゲートに接続されている。３出
力電流ミラー（５３）の３つの出力用ドレインからはＸ
の値の３つの吸い込み出力電流が出力される。

３出力電流ミラー（５３）の１つの出力用ドレインは０
．５の値の吸い込み入力電流を与える電流源（５０ａ）
と結節点（５５ａ）において接続され、この結節点（５
５ａ）がフローティング・スイッチ（５１ａ）のゲート
に接続されている。３出力電流ミラー（５３）の一部、
電流＠　（５０ａ）および結節点（５５ａ）が上述の制
御信号発生回路（３）に対応し、結節点（５５ａ）が結
節点（１５）に対応する。したがって、０．５≦Ｘにな
ったときに結節点（１５）の電位がロウ・レベルになり
、フローティング・スイッチ（５１ａ）がオンとなる。

同様に、３出力電流ミラー（５３）の一部、１．５の吸
い込み入力電流を与える電流源（５０ｂ）、結節点（５
５ｂ）およびフローティング・スイッチ（５１ｂ）がフ
ローティング・スレシホールド・スイッチング回路を構
成し、１．５≦Ｘになったときにスイッチ（ｓｉｂ）が
オンとなる。

さらに、３出力電流ミラー（５３）の一部、２．５の吸
い込み入力電流を与える電流源（５０ｃ）　、結節点（
５５ｃ）およびフローティング・スイッチ（５１ｃ）が
フローティング・スレシホールド・スイッチング回路を
構成し、２５≦Ｘになったときにスイッチ（５１ｃ）が
オンとなる。

したがって、Ｘ＜０．５の場合には、すべてのフローテ
ィング・スイッチ（５１ａ）〜（５１ｃ）はオフで、出
力端子（５４）の出力電流はＯである。０．５≦Ｘ＜１
．５の場合には、スイッチ（５１ａ）のみがオンとなり
、出力電流は１の値を表わす。１５≦ｘ＜２．５の場合
にはスイッチ（５１ａ）と（５１ｂ）がオンとなるから
、１の値の２つの電流が結節点（５７）で加算され、出
力電流は２の値となる。

２．５≦Ｘになると、すべてのスイッチ（５１ａ）〜（
５１Ｃ）がオンとなるから、出力電流は３となる。

このようなｒ＝４の場合の量子化回路の入出力特性が第
１０図に示されている。

３つの電流源（５２ａ）　〜（５２ｃ）は、第９図に示
すように３出力電流ミラー（５９）で置きかえることが
できる。入力端子（５８）には１の値の吐き出し入力電
流が与えられる。

基数ｒの値をさらに大きくする場合には、１の値の電流
源とフローティング・スレシホールド・スイッチング回
路との組合せ回路をさらに増加させかつその出力側を結
節点（５７）に接続すればよいのは容易に理解できよう
。

さらに、結節点（５７）では電流の加算を行なっている
が、減算を行なうようにしてもよい。結節点における電
流の減算は電流の向きを変えればよい。たとえば、電流
源（５２ａ）を３の値の吸い込み入力電流を与えるもの
とし、電流源（５２ｂ）（５２ｃ）をそれぞれ１の値の
吐き出し入力電流を与えるものとする。スイッチ（５１
ａ）がオン、他のスイッチ（５１ｂＨ５１ｃ）がオフの
場合には、出力端子（５４）には３の値の吐き出し出力
電流が現われる。スイッチ（５１ａ）と（５１ｂ）がオ
ン、スイッチ（５１ｃ）がオフの場合には出力電流は２
の値の吐き出し電流になる。すべてのスイッチ（５１ａ
）〜（５１ｃ）がオンの場合には出力電流は１、すべて
のスイッチ（５１ａ）〜（５１ｃ）がオフの場合には出
力電流はＯとなる。

（３，５）加算回路 加算回路には、クロックワイズ・サイクリング（ｃｌｏ
ｃｋｗｉｓｅ　ｃｙｃｌｉｎｇ）回路および全加算回路
（ｆｕｔ！　ａｄｄｅｒ）が含まれる。

（３，５，１）クロックワイズ・サイクリング回路ｒを
基数とするｒ値論理におけるクロックワイズ・サイクリ
ング回路の動作は次式で表わされる。

ｆ　　（ｘ、　　ｙ）　　三　（ｘ＋ｙ）　　　Ｎｏｄ
　　ｒ−（３）・・・（３−１） 第（３−１）式における値０．５は多値論理回路におい
て考慮されたノイズ・マージンである。ノイズ・マージ
ンを考慮した場合にはこれを１未満の任意の値にとるこ
とができる。

第（３−１）式の演算を実行するクロックワイズ・サイ
クリング回路の一例が第１１図に実線で示されている。

２つの入力〈変数）ｘ、ｙは、入力端子（６６ｘ）（６
６ｙ）にそれぞれこれらの値を表わす吸い込み入力電流
として与えられ、結節点（６９）で加算される。結節点
（６９）は２出力電流ミラー（または電流分配回路）　
（６３）のゲートに接続されている。

この２出力電流ミラー（６３）に（ｘ＋ｙ）の値の電流
が与えられるから、その２つの出力用ドレインからは（
ｘ＋ｙ）の値の吸い込み電流がそれぞれ出力される。

２出力電流ミラー（６３）の１つの出力用ドレインは（
ｒ−０，５）の値の吸い込み入力電流を与える電流源（
６０）と結節点（６５）において接続され、この結節点
（６５）が７０−ティング・スイッチ（６１）（第４図
（Ｂ）のフローティング・スイッチ（１Ｆ）に対応）の
ゲートに接続されている。２出力電流ミラー（６３）の
一部、電流源（６０）および結節点（６５）が上述の制
御信号発生回路（３）に対応し、結節点（６５）が結節
点（１５）に対応する。したがって、（ｒ’　−０，５
）　＞　（ｘ＋ｙ）のときには結節点（６５）の電位は
ハイ・レベルであり、フローティング・スイッチ（６１
）はオフの状態を保ち、（ｒ−０，５）≦（ｘ＋ｙ）と
なると結節点（６５）の電位がロウ・レベルになり、フ
ローティング・スイッチ（６１）はオンとなる。

他方、２出力電流ミラー（６３）の他の出力用ドレイン
は電流ミラー（６７）のゲートに接続され、この電流ミ
ラー（６７）の出力側が出力端子（６８）に接続されて
いる。また、両電流ミラー（６３）と（６７）との間に
結節点（６４）が設けられ、この結節点（６４）とｒの
値の吸い込み入力電流を与える電流源（６２）との間に
上述のフローティング・スイッチ（６１）が接続されて
いる。

上述のように（ｘ＋ｙ）　＜　（ｒ　−０，５）のとき
にはフローティング・スイッチ（６１）はオフである。

したがって、電流ミラー（６７）は２出力電流ミラー（
６３）の上記他方のドレインの出力電流（ｘ＋ｙ）によ
って直接に駆動され、この電流ミラー（６７）からは（
ｘ＋ｙ）の値の吐き出し電流が出力される。出力端子（
６８）の出力電流は（ｘ＋ｙ）である。

（ｒ−０，５）≦（Ｘ＋Ｖ）になるとフローティング・
スイッチ（６１）がオンとなる。したがって、ｒの値の
吸い込み電流が電流源（６２）からスイッチ（６１）を
通して結節点（６４）に流入する。非線形Ｔｉ流源（６
２）と２出力電流ミラー（６３）の一部□と結節点（６
４）は電流比較回路（上述の制御信号発生回路（３））
を構成する。電流ミラー（６７）はこれにより制御され
るフローティング・スイッチと考えることができる。

もしくｘ＋ｙ）＜ｒであれば、結節点（６４）はハイ・
レベルになるから電流ミラー（６７）はオフとなり、出
力端子（６８）の出力電流はＯとなる。

ｒ≦（ｘ＋ｙ）になれば（このとき、フローティング・
スイッチ（６１）はオンである）、結節点（６４）で（
（ｘ＋ｙ）−ｒ）が演算され、この差電流（（ｘ＋ｙ）
−ｒ）が吐き出し入力電流として電流ミラー（６１）に
供給される。したがって、出力電流は（ｘ＋ｙ−ｒ）と
なる。

以上のようにして、第（３−１）式で表わされる演算が
第１１図の実線で示された回路によって行なわれる。

ｒ＝４の場合におけるこのようなりロックワイズ・サイ
クリング回路の入出力特性が第１２図に示されている。

ただし、横軸の（＋　Ｃｉｎ）および縦軸の（、Ｃ，ｏ
）を除く。

電流源（６０）および（６２）の出力電流値（とくにｒ
の値）を変えることにより、このクロックワイズ・サイ
クリング回路は任意の基数ｒの多値論理に適用できるよ
うになる。電流源（６０）の出力電流値に含まれるノイ
ズ・マージン（第１１図の０．５の値）も任意に変える
ことにより、所望のノイズ・マージンを設定することが
できる。

ノイズ・マージンを限りなく０に近づければ、第１１図
の回路はアナログ演算のためのクロックワイズ・サイク
リング回路になろう。

（３，５，２）全加算回路 ｒを基数とするｒ値論理における全加算回路の動作は次
のように表現される。

ザム：　ｆ　（Ｘ、Ｖ、Ｃ，ｏ） 三（ｘ＋ｙ＋ｃＨｏ）　Ｎｏｄ　ｒ ・・・（４−１） ここでザム（ｓｕｎ、和）とは加算結果にお【プる当該
桁の値を示す。また、Ｃ１ｏは１桁下位の桁からのキャ
リ入力（ｃａｒｒｙ−ｉｎ、繰込み）を表わす。第（４
−１）式は、具体的には第（３−１）式において（ｘ＋
ｙ）を（ｘ　＋　ｙ　＋　Ｃｉｎ）で置きかえた内容を
表わす。

・・・（４−２） キャリ（ｃａｒｒｙ−ｏｕｔ　、桁上げ）とは１桁上位
の桁に加算する値または信号である。

全加算回路は上述のクロックワイズ・サイクリング回路
に若干の修正を加えることにより容易に得られる。破線
で示された回路を含む第１１図の回路全体が全加算回路
である。

キャリ入力Ｃ１ｏのために入力端子（６６ｃ）が設けら
れ、この端子（６６ｃ）は結節点（６９）に接続されて
いる。入力端子（６６ｃ）にはキャリ入力Ｃ１゜（１ま
たは０）の値の吸い込み入力電流が与えられる。したが
って、２出力電流ミラー（６３）には、（ｘ　＋　ｙ　
＋　Ｃｉｎ）の値の電流が入力する。

第（４−１）式の演算が行なわれることはクロックワイ
ズ・サイクリング回路についての上述の動作説明で容易
に理解できよう。サムを表わす電流は出力端子（６８）
から出力される。

キャリ出力Ｃ３ｕｔのために、１の値の吸い込み入力電
流を与える電流源（７２）とキャリ出力Ｃｏｕｔの出力
端子（７４）とが設けられ、これらの間にフローティン
グ・スイッチ（７１）（Ｐ−ＭＯＳＦＥＴ）が接続され
ている。このフローティング・スイッチ（７１）のゲー
トには結節点（６５）と同電位の制御電圧が結節点（７
３）から与えられる。

フローティング・スイッチは電圧モードの信号によって
制御されるから、このように２つのフローティング・ス
イッチ（６１Ｈ７１）の制御信号を共用することが可能
となることにも注目すべきである。

（ｘ＋ｙ−＋−Ｃ・）＜（ｒ−０，５）の場合にはｉｎ フローティング・スイッチ（７１）のゲートはハイ・レ
ベルであり、このスイッチ（７１）はオフの状態を保つ
。したがって、キャリ出力Ｃ６，ｔはＯである。（Ｘ＋
Ｖ＋ＣＨｏ）≧（ｒ−０，５）となればフローティング
・スイッチ（７１）のゲートはロウ・レベルとなるから
、スイッチ（７１）がオンとなり、電流源（７２）の電
流がスイッチ（７１）を通して出力端子（７４）に現わ
れる。キャリ出力Ｃ８゜１は１の値の吐き出し電流とな
る。

全加算回路（ｒ−４）の入力／サム出力特性および入力
／キャリ出力特性が第１２図および第１３図に示されて
いる。

（３，６）減算回路 減算回路には、カウンタ・サイクリング（ｃｏｕｎｔｅ
ｒ　ｃｙｃｌｉｎｇ）回路および全減算回路（ｆｕｌｌ
　５ｕｂｔｒａｃｔｅｒ）が含まれる。

（３，６，１）カウンタ・サイクリング回路ｒを基数と
するｒ値論理におけるカウンタ・サイクリング回路の動
作は次式で表わされる。

ｆ　（ｘ、　ｙ）三（ｘ−ｙ）　Ｎｏｄ　ｒ　・（５）
・・・（５−１） 第（５−１）式、の演算を実行するカウンタ・サイクリ
ング回路の一例が第１４図に実線で示されている。

２つの入力（変数）ｘ、ｙは入力端子（８６ＸＨ８６ｙ
）にそれぞれこれらの値を表わす吸い込み入力電流とし
て与えられる。入力Ｘを表わす電流は電流ミラー（９９
）でその向きが反転され、さらに２出力電流ミラー（ま
たは電流分配回路）（８３）に入力する。したがって、
２出力電流ミラー（８３）の２つの出力用ドレインから
はＸの値の吐き出し電流がそれぞれ出力される。入力端
子（８６ｘ）に吐ぎ出し入力電流を与え、この端子（８
６ｘ）を２出ノｊ電流ミラー（８３）の入力側に直接に
接続することにより、電流ミラー（９９）を省略するこ
ともできる。入力ｙを表わす電流は２出力電流ミラー（
８４）に入力し、この電流ミラー（８４）の２つの出力
用ドレインからｙの値の吸い込み電流がそれぞれ出力さ
れる。

２出力電流ミラー（８３）の一方の出力用ドレインと２
出力電流ミラー（８４）の一方の出力用ドレインとは結
節点（８５）で相互に接続されている。

この結節点（８５）には０．５の値の吸い込み入力電流
を与える電流源（８０）が接続されている。さらにこの
結節点（８５）はフローティング・スイッチ（８１）　
（第４図（Ｂ）のフローティング・スイッチ（１Ｆ）に
対応）のゲートに接続されている。２出力電流ミラー（
８３）の一部、２出力電流ミラー（８４）の一部、結節
点（８５）および電流源（８０）が上述の制御信号発生
回路（３）に対応し、結節点（８５）が結節点（１５）
に対応する。したがって、（Ｘ−ｙ）＜−０，５のとき
に結節点（８５）の電位はロウ・レベルになりフローテ
ィング・スイッチ（８１）はオンとなる。そして、−〇
、５≦（ｘ−ｙ）になると結節点（８５）の電位がハイ
・レベルになるからフローティング・スイッチ（８１）
はオフとなる。

他方、２出力電流ミラー（８３）の他方の出力用ドレイ
ンはダイオード（８７）を介して出力端子（８８）に接
続されている。ダイオード（８７）はこの出力用ドレイ
ンから吐き出される電流に対して順方向となるように接
続されている。また、この出力用ドレインとダイオード
（８７）との間に、ドレイン側からダイオード（８７）
に向って順に結節点（８９）（９０）が設けられている
。ｒの値の吸い込み入力電流を与える電流源（８２）と
結節点（８９）との間に上述のフローティング・スイッ
チ（８１）が接続されている。さらに、２出力電流ミラ
ー（８４）の他方の出力用トレインが結節点（９０）に
接続されている。

（Ｘ−ｙ）＜−０，５のときにはフローティング・スイ
ッチ（８１）はオンであるからｒの値の電流が結節点（
８９）に流入する。したがって結節点（８９）において
（ｘ＋ｒ）の加算が行なわれ、この加算結果を表わす電
流が結節点（８９）から（９０）に向って流れる。結節
点（９０）からはｙの値の電流が流出しているから、結
節点（９０）ではｌ１ｌ（ｘ＋ｒ）−ｙ）の減算が行な
われ、この減算結果を表わす電流がダイオード（８７）
を経て出力端子（８８）に表われる。出力電流は（Ｘ−
ｙ十ｒ）の値を表わす。

−０，５≦Ｘ−ｙとなるとフローティング・スイッチ（
８１）はオフになる。したがって、結節点（８９）から
（９０）に流れる電流はＸである。

もし、−〇、５≦（Ｘ−Ｖ）＜Ｏであれば、すなわち（
ｘ＋０．５）≧ｙかつｘ＜ｙの場合には、結節点（９０
）で行なわれる減算結果（ｘ−ｙ）を表わす電流の向き
はダイオード（８７）に対して逆方向となる。したがっ
て、この電流はダイオード（８７）によって阻止され、
端子（８８）の出力電流はＯとなる。

もし、Ｏ≦（ｘ−ｙ）　、すなわちＸ≧ｙであれば、結
節点（９０）における減算結果（ｘ−ｙ）を表わす電流
はダイオード（８７）を経て出力端子（８８）に吐き出
し出力電流として現われる。

以上のようにして、第（５−１）式で表わされる演算が
第１４図の実線で示された回路によって行なわれる。

ｒ＝４の場合におけるこのようなカウンタ・サイクリン
グ回路の入出力特性が第１５図に示されている。ただし
、横軸の（−Ｂ、ｏ）および縦軸の（、Ｂ、ｏ）を除く
。この図において、（ｘ−ｙ）＝３．５の位置で鎖線ｔ
で示すようにグラフが立下るのが望ましいが、実線上は
問題はない。

電流源（８２）の出力電流値（とくにｒの値）を変える
ことにより、このカウンタ・サイクリング回路は任意の
基数ｒの多値論理に適用できるようになる。電流源（８
０）の出力電流値で表わされるノイズ・マージン（０，
５の値）も任意に変えることにより、所望のノイズ・マ
ージンを設定することができる。ノイズ・マージンを限
りなくＯに近づければ、第１４図の実線の回路はアナロ
グ演算のためのカウンタ・サイクリング回路になろう。

（３，６，２）全減算回路 ｒを基数とするｒ値論理における全減算回路の動作は次
のように表現される。

差　　：　　ｆ　　（ｘ、　　ｙ、　　Ｊｏ）三（ｘ−
Ｖ−Ｊｏ）　Ｈｏｄ　ｒ ＝　［ｘ　−（ｙ＋ｓ、、）　］　Ｈｏｄ　ｒ・・・（
６−１） ここで、差（Ｄｉｆｆｅｒへｎｃｅ）とは減算結果にお
ける当該桁の値を示す。（Ｘ）が被減数、（ｙ＋８、）
が減数である。Ｂｉｏは１桁下位の桁に対ｎ するボロー人力（Ｂｏｒｒｏｖ−ｉｎ、貸し出し）を表
わす。第（ｅ−ｉ）式は、具体的には第（５−１）式に
おいて（ｘ−ｙ）を（ｘ−ｙ−Ｊｏ）で置きかえ・・・
（６−２） ボロー出力（ｂｏｒｒｏｗ−ｏｕｔ、借り上げ）とは１
桁上位の桁に対する借りを表わし、１桁上位の桁から減
算する値または信号である。

全減算回路は上述のカウンタ・サイクリング回路に若干
の修正を加えることにより容易に得られる。破線で示さ
れた回路を含む第１４図の回路全体が全減算回路である
。

ボロー人力Ｊｎのために入力端子（８６Ｂ）が設けられ
、この端子（８６Ｂ）は電流ミラー（８４）の入力側に
結節点（９５）で接続されている。入力端子（８６Ｂ）
にはボロー人カＢ　１ｎ（１またはＯ）の値の吸い込み
入力電流が与えられる。したがって、２出力電流ミラー
（８４）の入力電流は（ｙ　＋　Ｂ　ｉｎ）となる。上
述のカウンタ・サイクリング回路において減数ｙが（ｙ
　＋　Ｂ　ｉｎ）に置きかえられるだけであるから、第
（６−１）式の演算が行なわれるのは容易に理解できよ
う。差を表わす電流は出力端子（８８）から出力される
。

ボロー出力Ｂ。ｕｔのために、１の値の吸い込み入力電
流を与える電流ｔｉｉ（９２）とボロー出力Ｂ。、ｔの
出力端子（９４）とが設けられ、これらの間にフローテ
ィング・スイッチ（９１）（Ｐ−ＭＯＳＦＥＴ）が接続
されている。このフローティング・スイッチ（９１）の
ゲートには結節点（８５）と同電位の制御電圧が結節点
（９３）から与えられる。

（ｘ−ｙ−ＪｙＬ）　＜　−０，５すなわち（ｘ−Ｂｉ
ｎ”　０．５＞　＜　ｙの場合には、フローティング・
スイッチ（９１）のゲートはロウ・レベルであり、この
スイッチ（９１）はオンになる。したがって、電流源（
９２）の電流がスイッチ（９１）を通して出力端子（９
４）に現われるから、ボロー出力Ｂ　　はｕｔ １となる。（ｘ　−ｙ　−Ｂ　Ｈ，）≧−０，５すなわ
ち（ｘ−Ｂ、、＋　０．５）≧ｙとなればフローティン
グ・スイッチ（９１）のゲートはハイ・レベルとなるか
ら、スイッチ（９１）がオフとなり、ボロー出力Ｂ。０
．はＯとなる。

全減算回路（ｒ＝４）の入力／差出力特性および入力／
ボロー出力特性が第１５図および第１６図に示されてい
る。

なお、入力端子（８６Ｂａ）結節点（９５ａ）で示すよ
うに、ボロー人カＢｔＹＬを被減数Ｘから減算するよう
にしてもよい。ただし、この回路は、Ｘ＝０、Ｂｉ、−
１のときには使用できない。

（３，７）割算回路 ｒを基数とするｒ値論理における割算回路（ｄｉｖｉｄ
ｅｒ）の動作は次式で与えられる。

商（ｑｕｏｔｉｅｎｔ）　：　Ｑ　＝　ｉ　　　　　　
　−（７−１）剰余（ｒｅｓｉｄｕｅ）：Ｒ三（ｘ＋ｒ
　−Ｊｏ）　　１ｌｏｄ　ｙ・・・（７−２） ただし、ｒ＞ｉ≧Ｏ（ｉは正の整数） ｉ−ｙ−０，５≦ｒ−Ｂｉｏ＋ｘ ＜（ｉ＋１）・ｙ−０，５ ここで（Ｘ＋ｒ−Ｂｉｏ）は被除数、ｙは除数である。

Ｂｌｎは１桁上位の桁からの借り（ボロー、ｂｏｒｒｏ
ｗ）を表わす。

第（７−１）式および第（７−２）式をｒ−４の場合に
さらに具体的に表わすと次のようになる。

（ｘ　＋　ｒ　−Ｂ、、）　＜　（ｙ−０，５＞の場合
（ｙ−０，５＞≦（ｘ＋ｒ−Ｊｏ）＜Ｖの場合ｙ≦（ｘ
＋ｒ−Ｂｉｏ）＜　（２ｙ−０，５＞の場合 （２ｙ−０，５）≦（ｘ＋ｒ−Ｂ＝　）＜２Ｖの場合 ２ｙ≦（ｘ＋ｒ−８７１）　＜　（３’ｙ−０，５＞の
場合 （３ｙ−０，５）≦（ｘ＋ｒ−Ｊｏ）＜３Ｙの場合 ３ｙ≦（ｘ＋ｒ−Ｊｏ）の場合 Ｑ＝３ Ｒ＝ｘ＋ｒ−ＢＨｏ−３ｙ　　・（７−９）第１７図は
ｒ＝４の場合における割算回路の一例を示している。こ
の回路は、上述の量子化回路と７０−ティング・スレシ
ホールド・スイッチング回路の組合わせによって構成さ
れている。したがって第８図に示された量子化回路の各
構成要素に対応する部分には同一符号が付けられている
。ただし、フローティング・スイッチ（５１ａ）　〜（
５１Ｃ）は第８図ではＰ−ＭＯＳ　　ＦＥＴで構成され
ているが、第１７図においてはＮ−ＭＯＳ　　ＦＥＴで
構成されている。このため、これらのフローティング・
スイッチを制御するための制御信号を発生する電流比較
回路における電流の向きも第８図と第１７図とでは逆に
なっている。量子化回路の出力端子（５４）に面出力Ｑ
が現われる。

第１７図の割算回路はまた上述の全減算回路の変形と考
えることもできる。

一方の入力（変数）Ｘは入力端子（１０６Ｘ）に吸い込
み入力電流として与えられる。この端子（１０６ｘ）は
電流ミラー（１０３）に接続されているから、電流ミラ
ー（１０３）からはＸの値の吸い込み出力電流が得られ
る。端子（１０６ｘ）に入力する電流Ｘの向きを変える
ことにより電流ミラー（１０３）を省略することができ
る。

ボロー人力Ｂ　ｉｎ　（ｒ　＝　４の場合には、ｏ、　
ｉまたは２の値をとる）を表わす入力電流が入力端子（
１０６Ｂ）から４出力電流ミラー（１０２）に与えられ
ている。４出力電流ミラー（１０２）の４つ（基数ｒに
等しい）の出力用ドレインは相互に接続されているとと
もに、電流ミラー（１０３）の出力側に結節点（１１２
）により接続されている。

したがって、結節点（１１２）には４出力電流ミラー（
１０２）によってｒ−Ｂ、ｏの値の吐き出し入力が与え
られる。

ＫＩｉＳ点（１１２）　ニオイＴ　（ｘ　＋　ｒ　−Ｂ
　ｉｎ）の加算が行なわれる。これが被除数となる。被
除数（ｘ＋ｒ−８，、）を表わす吐き出し入力電流は４
出力電流ミラー（１１０）に入力する。、４出力電流ミ
ラー（１１０）の３つの出力用ドレインは量子化回路の
一部をなす。すなわち、第８図の電流ミラー（５３）に
対応する。４出力電流ミラー（１１０）のもう１つの出
力用ドレインはダイオード（１０７）を経て剰余Ｒの出
力端子（ｉｏａ）に接続されている。ダイオード（１０
７）は、この出力用ドレインから吐き出される電流に対
して順方向になるように接続されている。

除数を表わす入力（変数）ｙは入力端子（１０６ｙ）を
経て９出力電流ミラー（１０４）に吸い込み入力電流と
して与えられている。９出力電流ミラー　（１０４）の
１つの出力用ドレインは４出力電流ミラー（１１０）の
１つの出力用トレインと結節点（１０５ａ）において接
続されている。この結節点（１σ５ａ）は結節点（１０
９ａ）を経てフローティング・スイッチ（５１ａ）のゲ
ートに接続されている。結節点（１０５ａ）と（１０９
ａ）が第８図の結節点（５５ａ）に対応する。結節点（
１０５ａ）には０．５の値の吸い込み入力電流を与える
電流１（１００ａ）が接続されている。この電流源（１
００ａ）と、この電流源（１００ａ）に結節点（１０５
ａ）を介して接続された９出力電流ミラー（１０４）の
１出力用ドレインとの組合せが第８図の電流源（５０ａ
）に対応する。結節点（１０５ａ）には、（ｘ＋ｒ−Ｊ
ｏ）の吸い込み電流が電流ミラー（１１０）から、０．
５の吸い込み入力電流が電流源（１００ａ）から、ｙの
吐き出し入力電流が電流ミラー（１０４）からそれぞれ
与えられる。

９出力電流ミラー（１０４）の他の２つの出力用ドレイ
ンは相互に接続されかつ結節点（１０５ｂ）を介して４
出力電流ミラー（１１０）の他の１つの出力用ドレイン
に接続されている。結節点（１０５ｂ）には電流ミラー
（１０４）によって２ｙの値の吐き出し入力電流が与え
られる。結節点（１０５ｂ）には電流源（１００ｂ）　
（電流値０．５）が接続されているとともに、結節点（
１０９ｂ）を介してフローティング・スイッチ（５１ｂ
）が接続されている。これが第８図の電流源（５０ｂ）
および結節点（５５ｂ）に対応する。

同様に、９出力電流ミラー（１０４）のさらに他の３つ
の出力用ドレインは相互に接続されかつ結節点（１０５
ｃ）を介して４出力電流ミラー（１１０）のさらに他の
１つの出力用ドレインに接続されている。結節点（１０
５Ｃ）には電流ミラー（１０４）によって３ｙの値の吐
き出し入力電流が与えられる。結節点（１０５Ｃ）には
電流源（１００Ｃ）　（電流値Ｏ５）が接続されている
とともに、結節点（１０９ｃ）を介してフローティング
・スイッチ（５１Ｃ）が接続されている。これが第８図
の電流源（５０ｃ）および結節点（５５Ｃ）に対応する
。

９出力電流ミラー（１０４）の残りの３つの出力用ドレ
インはそれぞれフローティング・スイッチ（１０１ａ）
（１０１ｂ）（１０１ｃ）を介してダイオード（１０７
）のアノード側に結節点（１１１ａＨ１１１ｂ）（１１
１ｃ）により接続されている。これらの７０−ティング
・スイッチ（１０１ａ）（１０１ｂ）（１０１ｃ）は結
節点（１０９ａ）（１０９ｂ）（１０９ｃ）　（すなわ
ち結節点（１０５ａ）（１０５ｂ）（１０５Ｃ））の電
位によって、オン、オフ制御される。

（ｘ＋　ｒ　−Ｊｏ＞　＜　（ｙ　−０，５）の場合に
は（第（７−３）式）、すなわち（ｘ＋ｒ−３，ｏ＋０
．５）＜ｙの場合には、すべての結節点（１０５ａ）〜
（１０５Ｃ）の電位はロウ・レベルにあり、すべてのフ
ローティング・スイッチ（５１ａ）〜（５１ｃ）および
（１０１ａ）−・（１０１ｃ）はオフの状態にある。し
たがって、高出力ＱはＯである。また剰余出力端子（１
０８）には、電流ミラー（１１０）の出力電流がそのま
ま現われるので、剰余出力Ｒは（ｘ＋ｒ・Ｂ　ｉｎ）と
なる。

（ｙ−０，５）≦（ｘ＋ｒ−３，ｏ）＜ｙの場合（第（
７−４）式）、すなわちｙ≦（ｘ＋ｒ−Ｂｉ。

＋　０．５）　＜　（ｙ＋　０．５）　　（＜２ｙ）の
場合には、結節点（１０５ａ）の電位のみがハイ・レベ
ルになり、フローティング・スイッチ（５１ａ）と（１
０１ａ）がオンとなる。したがって、商Ｑの出力端子（
５４）には１の値の吐き出し出力電流が現われる。フロ
ーティング・スイッチ（１０１ａ）がオンとなることに
より結節点（１１１ａ）にはｙの値の吐き出し入力電流
が与えられるので、結節点（１１１ａ）では（（ｘ＋ｒ
−Ｊｏ）−１）の演算が行なわれる。

この減算結果は負になるが、この逆方向電流はダイオー
ド（１０７）により阻止されるので、端子（１０８）の
剰余出力Ｒは０となる。

ｙ≦（ｘ＋ｒ−Ｂｉｏ）　＜　（２ｙ−０，５＞　（第
（７−５）式）、すなわち（Ｖ＜）　　（Ｖ＋　０．５
）≦（Ｘ＋ｒ−Ｂ、ｏ＋　０．５）　＜２Ｍの場合にも
、結節点（１０５ａ）の電位のみがハイ・レベルとなり
、フローティング・スイッチ（５１ａ、）　（１０１ａ
）がオンとなる。高出力Ｑは１の値である。また、結節
点（１１１ａ）における減算結果（ｘ＋ｒ−Ｂｌｎ−ｙ
）は負にはならないからこの減算結果を表わす電流がダ
イオード（１０７）を経て出力端子（１０８）に剰余出
力Ｒとして吐き出される。

（ｘ＋ｒ−Ｊｏ）の値が大きくなるにしたがって結節点
（１０５ｂ）（１０５ｃ）の電位が順次ハイ・レベルに
なり、フローティング・スイッチ（５１ｂ０１０１ｂ）
　、（５１Ｃ）（１０１Ｃ）が順次オンとなっていく。

この結果、第（７−６）弐〜第（７−９）式で表わされ
るような高出力Ｑと剰余出力Ｒとが得られるのは容易に
理解できよう。

ｒ　＝４、ｙ−２とした場合の第１７図の回路の入出力
特性すなわち、入力（ｘ＋ｒ−ＢＨｎ）と出力Ｒおよび
Ｑとの関係が第１８図に示されている。このグラフにお
いて、ボロー人力ＪｎはＯおよび１に限定されている。

第１７図の割算回路は、多出力電流ミラー（１０２）（
１０４）（１１０）における出力用ドレインの数、畿子
化回路における電流源やフローティング・スイッチの数
、フローティング・スイッチ（１０１ａ）〜（１０１ｃ
）や結節点（１１１ａ）　〜（１１１Ｃ）の数等を変え
ることにより、任意の基数ｒの多値論理に適用しろるの
はいうまでもない。電流源（１００ａ）〜（１００ｃ）
の出力電流値で表わされるノイズ・マージン（０，５の
値）も任意にえることにより、所望のノイズ・マージン
を設定することができる。

ノイズ・マージンを限りなくＯに近づければ、第１７図
の回路はアナログ演算のための割算回路になろう。

（３，８）乗算回路 ｒを基数とするｒ値論理における乗算回路（ｍｕｌｔｉ
ｐｌｉｅｒ）の動作は次式で与えられる。

キャリ（ｃａｒｒｙ）　　：　Ｃ＝　ｉ　　　　−（８
−１）ｕｔ 積（ＤｒＯｄＬＩＣｔ）　　　：　　Ｐ＝　　（Ｘ　　
−Ｖ　　）　　　Ｎｏｄ　　ｒ・・・（８−２） ただし、ｒ＞ｉ≧Ｏ（ｉは正の整数） ｉ・「≦ｘ−ｙ≦（ｉ＋１）・ｒ−０，５ここで、キャ
リＣ３ｕｔは１桁上位の桁への桁上げを表わす。積Ｐは
乗算結果を表わす数値のうち当該桁の値を表わすもので
ある。また、０．５はノイズ・マージンである。

ｒ＝４の場合における乗算回路の一例が第１９図に示さ
れている。この図から分るように、乗算回路は、上述の
量子化回路と割算回路とによって構成される。

第１９図の回路中の量子化回路（１４０）において、第
８図に示す構成要素と同一物には同一符号が付けられて
いる。第８図の１の値の電流源（５２ａ）　〜（５２ｃ
）に変えて、入力端子（１２６）と３出力電流ミラー（
１２０）とが設けられている。入力端子（１２６）には
一方の入力であるＸの値を表わす吸い込み入力電流が与
えられ、３出力電流ミラーによってＸの値を表わす３つ
の電流が生成されている。他方の入力端子であるｙの値
を表わす電流は入力端子（５６）によって与えられてい
る。ｙの値に応じてフローティング・スイッチ（５１ａ
）〜（５１ｃ）がオン、オフ制御される。ｙの値が大き
くなればオンとされるフローティング・スイッチの数が
増大する。したがって、結節点（５７）からは（ｘ　−
ｙ）の値を表わす電流が吐き出され、この電流が次段の
割算回路（１４１１に送られる。

ｒ値論理において、乗算結果の最大値は（ｒ−１）ｘ（
ｒ−１）である。これは次のように変形される。

（ｒ−１）　ｘ　（ｒ−１） 干ｒ２−２ｒ＋１ ＝ｒＸ　（ｒ−２）　＋１　　　　　・・・（８−３）
したがって、キャリ出力Ｃ８，ｔの最大値は（ｒ−２）
である。このため、乗算回路における割算回路部分にお
いては（ｒ−２）個の電流比較回路が必要となる。（ｒ
−１）値の割算回路を用意すればよいことになる。

第１９図における割算回路（１４１）はあたかも（ｒ−
１）値の割算回路のように構成されている。この図にお
いて、第１７図の割算回路と同一物には同一符号が付け
られている。ただし、割算回路（１４１）内の量子化回
路の一部を構成する電流源（１２２ａ）（１２２ｂ）、
フローティング・スイッチ（１２１ａ）（１２１ｂ）等
においては前段の量子化回路（１４０）の構成要素と混
同を避けるために同一符号が（）内に記入されている。

第１７図の高出力Ｑの端子（５４）が第１９図ではキャ
リ出力Ｃ３ｕｔの出力端子（１２４）に対応する。出力
端子（ｉｏａ）に積出力Ｐが現われる。第１７図の多出
力電流ミラー（１０４）は、第１９図では電流源（１３
１）（１３２）（１３３）（１３４）として描かれてい
ることは容易に理解できよう。

上述の割算回路の動作から、第１９図に示される回路が
第（８−１）式および第（８−２）式で表わされる乗算
を行なうことは容易に理解されよう。

この乗算回路においても、ノイズ・マージンを任意に選
定できるのはいうまでもない。

第１９図の乗算回路（ｒ＝４）の入出力特性が第２０図
に示されている。第１８図との比較によって割算回路の
入出力特性とよく似ていることが分る。

【図面の簡単な説明】

第１図はスイッチの種類を示すもので、第１図（Ａ）は
グランディト・スイッチを、第１図（Ｂ）はフローティ
ング・スイッチをそれぞれ示している。 第２図は、グランディト・スイッチの欠点を説明するた
めのもので、グランディト・スイッチを含む２つの回路
を並列に接続した状態を示している。 第３図は、フローティング・スレシホールド・スイッチ
ング回路の一例を示し、第４図は、２種類のフローティ
ング・スレシホールド・スイッチング回路をモデル化し
て示すものである。 第５図はサクセッサの一例を示す回路図、第６図はサク
セッサの変形例を示す回路図、第７図はサクセッサの入
出力特性の一例を示すグラフである。 第８図は母子化回路の一例を示す回路図、第９図は電流
源の他の例を示し、第１０図はけ子化回路の入出力特性
の一例を示すグラフである。 第１１図は、クロックワイズ・サイクリング回路および
全加算回路を含む加算回路の一例を示す回路図、第１２
図および第１３図はこれらの回路の入出力特性を示すグ
ラフである。 第１４図はカウンタ・サイクリング回路および全減算回
路を含む減算回路の一例を示す回路図、第１５図および
第１６図はこれらの回路の入出力特性を示すグラフであ
る。 第１７図は割算回路の一例を示す回路図、第１８図はそ
の入出力特性を示すグラフである。 第１９図は乗算回路の一例を示す回路図、第２０図はそ
の入出力特性を示すグラフである。 （１Ｆ）・・・フローティング・スイッチ、（３）・・
・電流比較回路、（１１）（１２）・・・電流ミラー、
（１３）（１４）・・・入力端子、（１５）・・・結節
点、（２１０２２）・・・非線形電流源。 以　　上 第１図 （Ａ） （Ｂ） 第４図 ”’ｊ６　Ｅ ムｎ 第７１・］ 手続補正書（昼） 昭和６０年６月２５日

Claims (1)

1. 【特許請求の範囲】 比較されるべき電流をそれぞれ発生する２つの非線形電
   流源が直列に接続されることにより構成され、かつこれ
   らの非線形電流源の直列回路が一定の供給電圧により駆
   動される電流比較回路、および この電流比較回路の２つの非線形電流源の結節点の電位
   によってオン、オフ制御されるＭＯＳＦＥＴよりなるフ
   ローティング・スイッチ、を備えたフローティング・ス
   レシホールド・スイッチング回路。