JPS61173069U - - Google Patents
Info
- Publication number
- JPS61173069U JPS61173069U JP5665685U JP5665685U JPS61173069U JP S61173069 U JPS61173069 U JP S61173069U JP 5665685 U JP5665685 U JP 5665685U JP 5665685 U JP5665685 U JP 5665685U JP S61173069 U JPS61173069 U JP S61173069U
- Authority
- JP
- Japan
- Prior art keywords
- gates
- frequency
- differential amplifier
- outputs
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Manipulation Of Pulses (AREA)
Description
第1図はこの考案の一実施例を示す図、第2図
は入力信号の周波数とFVCの設定周波数が等し
い時のタイムチヤートを示す図、第3図は入力信
号の周波数が設定周波数に比べて低い時のタイム
チヤートを示す図。第4図は入力信号の周波数が
設定周波数に比べて高い時のタイムチヤートを示
す図。第5図は従来のFVCの一例を示す図であ
る。 図において、8,9は単安定マルチバイブレー
タ、10,11はNORゲート、12は差動増幅
器、13は不感帯回路、14は電圧振幅制限器、
15は低域周波数通過フイルタである。またSi
nは入力信号、Soutは出力電圧を示す。なお
、各図中同一符号は同一または相当部分を示す。
は入力信号の周波数とFVCの設定周波数が等し
い時のタイムチヤートを示す図、第3図は入力信
号の周波数が設定周波数に比べて低い時のタイム
チヤートを示す図。第4図は入力信号の周波数が
設定周波数に比べて高い時のタイムチヤートを示
す図。第5図は従来のFVCの一例を示す図であ
る。 図において、8,9は単安定マルチバイブレー
タ、10,11はNORゲート、12は差動増幅
器、13は不感帯回路、14は電圧振幅制限器、
15は低域周波数通過フイルタである。またSi
nは入力信号、Soutは出力電圧を示す。なお
、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 設定周波数の周期の1/2の周期のパルスを発
生する2つの基準パルス発生器と、上記基準パル
ス発生器の出力の各々正論理どうしあるいは負論
理どうしを入力する2つのNORゲートと、上記
2つのNORゲートの出力を入力とする差動増幅
器と、この差動増幅器出力に対する不感帯回路お
よび電圧振幅制限器と、これら回路を通過した信
号に対する低域周波数通過フイルタとを備えたこ
とを特徴とする周波数電圧変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5665685U JPS61173069U (ja) | 1985-04-16 | 1985-04-16 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5665685U JPS61173069U (ja) | 1985-04-16 | 1985-04-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61173069U true JPS61173069U (ja) | 1986-10-28 |
Family
ID=30580460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5665685U Pending JPS61173069U (ja) | 1985-04-16 | 1985-04-16 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61173069U (ja) |
-
1985
- 1985-04-16 JP JP5665685U patent/JPS61173069U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61173069U (ja) | ||
JPS593617U (ja) | 振幅制限回路 | |
JPS59195566U (ja) | 速度検出装置 | |
JPH0163213U (ja) | ||
JPS6275639U (ja) | ||
JPS5957035U (ja) | 位相比較器 | |
JPS59114611U (ja) | Fm復調回路 | |
JPS6140043U (ja) | 差分a/d変換器 | |
JPS643329U (ja) | ||
JPH0272016U (ja) | ||
JPH0242299U (ja) | ||
JPS5834438U (ja) | 波形整形回路 | |
JPS6157756U (ja) | ||
JPS5956843U (ja) | パルス間隔均等化回路 | |
JPH0163224U (ja) | ||
JPS6333254U (ja) | ||
JPS6442625U (ja) | ||
JPS6450374U (ja) | ||
JPS63108236U (ja) | ||
JPS6077152U (ja) | バイポ−ラ信号のモニタ回路 | |
JPH0439740U (ja) | ||
JPH0163225U (ja) | ||
JPS61131130U (ja) | ||
JPS61136700U (ja) | ||
JPS6363090U (ja) |