JPS61164397A - 多元処理方式 - Google Patents

多元処理方式

Info

Publication number
JPS61164397A
JPS61164397A JP499985A JP499985A JPS61164397A JP S61164397 A JPS61164397 A JP S61164397A JP 499985 A JP499985 A JP 499985A JP 499985 A JP499985 A JP 499985A JP S61164397 A JPS61164397 A JP S61164397A
Authority
JP
Japan
Prior art keywords
time slot
time
input
group
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP499985A
Other languages
English (en)
Other versions
JP2806472B2 (ja
Inventor
Masaharu Okayasu
岡安 正晴
Shigeo Morita
茂男 森田
Jinko Saito
斉藤 仁孝
Akihiko Asano
明彦 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60004999A priority Critical patent/JP2806472B2/ja
Publication of JPS61164397A publication Critical patent/JPS61164397A/ja
Application granted granted Critical
Publication of JP2806472B2 publication Critical patent/JP2806472B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は時分割交換機の多元処理方式に関する。
(従来技術) 情報伝送速度の異なるトラヒックを扱うのに、基本情報
伝送速度の集合として必要な数の甚列机理を行う多元処
理方式が時分割交換において有用なことが知られている
。ディノタル網における多元情報(n X 64kb/
s )の時間順序保存について(電子通信学会全国大会
論文集5E80−34)に記載されている如く、時分割
時間スイッチを用いて多元処理を行うと、多元に割当て
られた複数の出力タイムスロット間で時間順序が乱れて
くることがある。交換時にそれを保証するために中間タ
イムスロットの連続割当てや、特殊な計算による中間タ
イムスロット割当てを行っていた。
(発明が解決しようとする問題点) 簡易な中間タイムスロットの連続割当てでは、内部ブロ
ック率が大きく、計算による中間タイムスロット割当て
アルゴリズムはランダムな中間タイムスロットの割当て
が可能なため、トラヒック特性は良好だが、多元呼数が
多いと処理に時間がかかったり、又時間順序保存則(T
ssj)が2フレームに渡っての保証となるので端末側
にフレーム同期を確保する手段が必要となるなどの欠点
があった。
(問題点を解決するための手段) 本発明は、時間−空間一時間スイッチで構成された時分
割交換機において、予め複数の時間順序保存則を満たす
中間タイムスロット群を持ち、多元呼が発生した時に、
前記中間タイムスロット群の中の1組を割当てるか、あ
るいは複数の群の組を割当てる手段と、割当てる組毎の
先頭タイムスロットに対応する入出力タイムスロット間
のフレーム遅延量を判定する手段を有し、中間タイムス
ロット群の割付は制御を行う多元処理方式で、1フレー
ム内で時間順序保存則が保有でき、トラヒック特性の良
い、簡易な中間タイムスロット割当てを実現するもので
ある。
(作用) 多元呼の発生によって制御部は管理テーブルの中の未使
用のグループナンバを必要数選択すると共に、フレーム
遅延量を判定する。前記未使用のグループナンバのタイ
ムスロットを中間タイムスロット位置に割当てる。ここ
で判定したフレーム遅延量がその中では全て一致すると
割付けが実施され、そのグループナンバの使用中表示を
行うものである。
(実施例) まず時間−空間一時間スイッチを用いた構成の時間順序
保存則の保証原理を説明する。第2図は保証原理の説明
図である。図においてPは初段の時間スイッチ(以下P
スイッチという)、Hは空間スイッチ(以下Hスイッチ
という)、Sは終段の時間スイッチ(以下Sスイッチと
いう)、Fはフレーム先頭位置、AGO1〜、AO2は
Pスイッチ上の入力タイムスロット位置、Bo。、〜、
B、2−はSスイッチ上の出力タイムスロット位置、C
1,C2はHスイッチ上の中間タイムスロット位置、T
はフレーム周期(タイムスロット数)、Wは入力タイム
ス□、″□ ロット位置A6(1に対する中間タイムスロット位置C
o、lの割付は許容位置、Xは同一フレーム内にSスイ
ッチに出力される入力タイムスロット位置ん◎に対する
中間タイムスロット位置Co、1の割付は許容位置、Y
は次フレーム内にSスイッチに出力される入力タイムス
ロット位置AOOに対する中間タイムスロット位置Co
、1の割付は許容位置、2は次次フレーム内にSスイッ
チに出力される入力タイムスロット位置AOOに対する
中間タイムスロット位置C0,1の割付は許容位置であ
る。第2図@)は入力タイムスロット位置Aooの入力
タイムスロットをPスイッチで、中間タイムスロット位
置c。
に読出し、Hスイッチを中間タイムスロット位置coの
中間タイムスロットで経由して中間タイムスロット位置
coの入力タイムスロットでSスイッチに与えられ、出
力タイムスロット位置B。0のタイムスロットでSスイ
ッチから読出されることを示す。時間スイッチでは入力
される以前に、その情報を読出すことが出来ないので、
中間タイムスロッ)Coの位置関係はAOO≦co≦+
3oo を満足する(同一タイムスロットでは入力情報
は直後に同一タイムスロットに読出される)。同様に中
間タイムスロットC1の位置関係はaoo <cl≦1
3ot を満足する。第2図(ロ)は各タイムスロy 
) 位置Aoo→C1→BOI 、 AOO″C2→B
O2の変換過程を示す〇一般的KPスイッチの入カタイ
ムスロットハ入ヵ端末の収容位置で、Sスイッチの出力
タイムスロットは出力端末の収容位置で決定される。従
って入力端末と出力端末の収容位置が決定されると入力
タイムスロット位置Aoo、〜、 AO2、出力タイム
スロット位置BO0,1〜、BO2が決定され、変換過
程のHスイッチ上のタイムスロット位置がA≦Bならば
、即ち入力タイムスロット位置が出力タイムスロットの
位置より早ければ第1図(イ)の中間タイムスロット位
置CO,tの割付は許容位置W上に、A)Bならば第1
図(ロ)の中間タイムスロット位置Co、lの割付は許
容位置W上に設定され得る。その時に前記割付は許容位
置W上のCo、1点が割付は許容位置X、Y、Z K属
すると、それぞれ入力タイムスロットフレームニ対して
同一フレーム内、次フレーム内、次々フレーム内に変換
される。実際には各タイムスロット位置はフレーム周期
Tを越えることはできないので出力タイムスロット位置
B oo、〜・BO2はタイムスロット位置としては常
にBxxMOD(T) −Booの位置になる。中間タ
イムスロット位置CG、、についても同様である。以上
より中間タイムスロット位置C011点の許容点は次の
様に表現できる。フレーム遅延量をKとするとHスイッ
チ上の中間タイムスロットCnは に=Oの条件はA<Bの場合A≦Cn≦BK=1の条件
はA<Bの場合B(C<A+に−T Cn=CMOD(
T)又はA)Bの場合A≦C<B+に−T C,=CM
OD(T)K=2の条件はA)Hの場合B + (K−
1)T<C(A+(K−1)・TCn=CMOD(T) で与えられる。あるいは簡単に表現するとA<Bの時 
A<C<B→に=0 前記以外→に=1 A)Bの時 B(C(A−+に==2 前記以上→に=1 となる。これによれば中間タイムスロットCn点は任意
のフレーム位置に割付は可能で、各タイムスロット位置
A + B + Cn点が決まれば、前記フレーム遅延
量Kがただ一つ定まる。
多元呼の場合も同様の考え方が適用できる。第3図に多
元呼のタイムスロット割付けを示す。これはに=1の多
元数3の例を示しており、各C4(i=o、〜、・2)
点は前記Hスイッチ上のタイムスロット割付は許容位置
Yに配分されるタイムスロット位置Cn点上に配置され
れば各Pスイッチ、Sスイッチ毎では時間順序保存則(
Tssi)が乱れても最終的なSスイッチの出力タイム
スロット上では1フレーム内で時間順序保存則が確保さ
れていることが分かる。第3図で中間タイムスロットの
割付は許容位置Yoは入力タイムスロット位置AOをに
=1において出力タイムスロノ) Boに割付けるだめ
の中間タイムスロット位置coの許容割付は区間を示し
、中間タイムスロットの割付は許容位置Y1+Y2はそ
れぞれ入力タイムスロット位置AltA2について示し
である。これから、前記許容区間内yo# y、 t 
y2であれば任意に選んだ中間タイムスロット位置C1
を割当ててもSスイッチ上で1フレーム内の時間順序保
存則が保たれ、且つKの値が管理できることが言える。
第4図は入出力タイムスロットの割当てを示したもので
、入出力タイムスロットに規則性の高い割当てを行った
場合の適用例である。
入力装置(図示せず)はAO−Anまでのタイムスロッ
トを、出力装置(図示せず)はB。〜Bnまでのタイム
スロットをそれぞれ割当てられているとする。≠Nは適
当に定めたタイムスロット管理群で、多元呼は、その中
に等間隔に割当てられる。
即ち入出力装置は多元呼を(A+84)X4+C(A・
Cは呼毎に定まる固定値、B i ”Q −1+・・・
、n)に割当てられる。ここではA4=(P+1)X4
+2 (i=o、l、−、n)Bi=(q+1)x4+
1 (i=o、l・−、n )であるOなおAiは入力
タイムスロット位置、Biは出力タイムスロット位置、
P、qはグループの番号を示す。
これからHスイッチ上の中間タイムスロットの位置Ci
の許容範囲は第5図に示す如く一定の位相ずれを有する
ものとなる。第5図はフレーム遅延量に=1となる中間
タイムスロット割付は許容位置Ciであるが、Ao>B
oの配置の場合はに=:2を、Ao≦B0の配置の場合
はに=Oを選択できるのでそれぞれの場合を考えると中
間タイムスロット割付は許容位置Coは任意の場所に選
ぶことができる。
中間タイムスロット割付は許容位置Ciの許容範囲が一
定の位相を有し、それが入力タイムスロットAi及び出
力タイムスロットB1のそれぞれの中の位相差と同一で
あることからC1=(M十1)x4+N(i=0、+、
−、n)とすれば各タイムスロット位置A O+BOr
CO間で得られるフレーム遅延量にの値は各タイムスロ
ット位置Ai 、 Bi 、 Ci間で得られるフレー
ム遅延量にの値と同一になる。従って4タイムスロツト
づつずれた中間タイムスロット群を作り、該群を多元呼
に割付けると、自動的に時間順序保存則の保証の取れた
変換が行われる。
第1図は中間タイムスロット割当ての具体例を示すブロ
ック図である。図中IOは制御部、11&t W Fl
テーブル、I2は入力装置、I3はスイッチ群、I4は
出力装置である。制御部10は接続すべき入出力タイム
スロットの組を入力することによって、管理テーブル1
1の空きタイムスロットの索引や、フレーム遅延iKO
値を判定する機能を有する。また使用状態の表示解除等
の制御を行うものである。管理テーブルIZはタイムス
ロット数が4個の群を示し、現在のグループナンパG 
N = 0.1.3に相当するタイムスロットは使用中
で、グループナンバG N = 2.4は空きであるこ
とを示す。以下第1図によって動作を説明する。
多元数4の呼が発生すると該呼は入力装置I2によって
スイッチ群I3に入力される。制御部IOは管理テーブ
ル1ノの使用中表示がrOJのグルー f fンバGN
=2を選択して該当のタイムスロットを中間タイムスロ
ット位置C1に割当て、グループナンバGN=2を使用
中表示を1とする。
ここでもし多元数8の呼の発生を考えると、グループナ
ンバGN=3が空きならばGN=2.及び3の2つのグ
ループを割当てると連続定位相スロットであるので無条
件に割付けられるが、グループナンバGN=3が使用中
のため、GN=2及び4を割付ける必要がある。この場
合制御部20は各グループナンバGNのタイムスロット
組TsoOフレーム遅延量KO値を調べて一致すれば割
付は可能とする。
第6図は多元呼8の場合の変換例を示す。入力タイムス
ロット位置Ai=22.26,30,34゜38.42
,46,50出力タイムスロノト位置Bi=38.42
,46,50,54,58,62゜66とし、中間タイ
ムスロット位置C1をグループナンバG N = 2.
4の順に割当てると入力タイムスロット位置A。に対し
てはに=1であるが、入力タイムスロット位置A4に対
してはに=Oとなり不都合である。そこで中間タイムス
ロット位置CiをグループナンバG N = 4.2の
1@に割当てると入力タイムスロットAo、 A、共に
に=lを得るので割付可能となる。
タイムスロットの群管理の方法にはバリニージョンがあ
り、以下にその主な・ぞラメータを示す。
(1)管理するGN当りのタイムスロット数多元数Nの
種類と、出現頻度によって最適値がある。
(2)管理するGN内のタイムスロy ト割付’f’j
入出力端末への収容タイムスロットの周期性だよる最適
値かある。
(3)管理するGNテーブルの数 上記(1) 、 (2)の1組合せによって同一タイム
スロットを複数のテーブルに収容する最適値がある。階
層構造を取るのも一案である。
(4)隣接するGN間のタイムスロット配置最大多元数
と上記(1)の関係で1つの多元呼に複数のGNを割当
てる必要があるので、一般的には隣接するGN間のタイ
ムスロットは(2)の周期性を保つのが好ましい。
その他の管理方法としては最大多元数を行に取った2次
元マツプを使用するものがある。
この場合は、群管理は任意の行の任意の長さに取れる利
点がある。
前述の如く多元呼に対する中間タイムスロットの割付け
が組の中で一定の規則に従う事ができるので、ノヤス設
定オーダの送出回数の削減が可能である。1例として、
入出力タイムスロットは、入力の場合先頭タイムスロッ
トAが定まると、多元呼nの他のタイムスロットはA+
 (n−1)xS、出力の場合も先頭のタイムスロット
Bが定まるとB十(n−1)XS、割当て中間タイムス
ロットも1群で一括指定できる場合はC+(n−1)x
Sで決定可能な為・ぐスオーダはA、B、Cの各ポイン
トと多元数(同時設定数)nを指定すれば、自動的に接
続可能となる。
また多段時間スイッチによる交換機構成の場合でも同様
な方式が適用できる。
(発明の効果) 以上説明したように本発明によれば、時間−空間一時間
スイッチ構成を用いる時分割交換機において、複数のT
a5iを満たす中間タイムスロット、群を予め有し、多
元呼が発生した時にその群の中から1組〜複数組を割当
てるようにしたので多元数が少々多くても中間タイムス
ロット割当てを一括処理できる為に、処理時間の短縮が
図れ、且つ群や組の選択の白山度が高い為トラヒック特
性を大きく損なう事が無いので効率的な処理が期待でき
る。
また入出力タイムスロット間のフレーム遅延量の判定を
行なう様にしたので1フレーム内でのTs s iの保
証が取れ、入出力端末側に多元処理の負担をかけなくて
済み、同一構成の中継段を複数個使用しても各中継段で
のTssiが保証できる利点を有する。
また、多元呼の中間タイムスロット割当てを一括処理で
きるので・ぐ入接続オーダ送出回数の削減が出来、処理
の効率化が期待できる。
【図面の簡単な説明】
第1図は中間タイムスロット割当てを示すブロック図、
第2図は時間順序保存則の保証原理の説明図、第3図は
多元呼のタイムスロ71割付は説明図、第4図は入出力
タイムスロットの割付は説明図、第5図は中間タイムス
ロット割付は説明図、第6図は多元呼8の変換図である
。 10・・・制御部、11・・・管理テーブル、12・・
・入力装置、I3・・・スイッチ群、14・・・出力装
置、F・・・フレーム先頭位置、P・・・初段の時間ス
イッチ、H・・・空間スイッチ、S・・・終段の時間ス
イッチ。 特許出願人  沖電気工業株式会社 第1図 P: ネ7T孜5参1藺スイッチ H: 1闇又4.、す S、 躬−發角睡157,4−.す AQ、A7 : >、カフイムスロー、卜づ立IBo−
87:已717/    “ 昭和  年  月  日

Claims (1)

  1. 【特許請求の範囲】 時間−空間−時間スイッチ構成を用いた時分割交換機多
    元処理方式において、 予め複数の時間順序保存則を満たす中間タイムスロット
    群を持ち、多元呼が発生した時に前記タイムスロット群
    の中の1組又は複数の群の組を割当る手段と、少なくと
    も割当てる組毎の先頭タイムスロットに対応する入出力
    タイムスロット間のフレーム遅延量を判定する手段とを
    有し中間タイムスロット群の割付け制御を行うことを特
    徴とした多元処理方式。
JP60004999A 1985-01-17 1985-01-17 多元処理装置 Expired - Lifetime JP2806472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60004999A JP2806472B2 (ja) 1985-01-17 1985-01-17 多元処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60004999A JP2806472B2 (ja) 1985-01-17 1985-01-17 多元処理装置

Publications (2)

Publication Number Publication Date
JPS61164397A true JPS61164397A (ja) 1986-07-25
JP2806472B2 JP2806472B2 (ja) 1998-09-30

Family

ID=11599283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60004999A Expired - Lifetime JP2806472B2 (ja) 1985-01-17 1985-01-17 多元処理装置

Country Status (1)

Country Link
JP (1) JP2806472B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561490A2 (en) * 1992-02-07 1993-09-22 AT&T Corp. Method for establishing wideband communications through a time division switching system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779793A (en) * 1980-11-05 1982-05-19 Nec Corp Multi-dimension traffic time division exchanger

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779793A (en) * 1980-11-05 1982-05-19 Nec Corp Multi-dimension traffic time division exchanger

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561490A2 (en) * 1992-02-07 1993-09-22 AT&T Corp. Method for establishing wideband communications through a time division switching system
JPH0686341A (ja) * 1992-02-07 1994-03-25 American Teleph & Telegr Co <Att> 通信方法
EP0561490B1 (en) * 1992-02-07 2001-05-09 AT&T Corp. Method for establishing wideband communications through a time division switching system

Also Published As

Publication number Publication date
JP2806472B2 (ja) 1998-09-30

Similar Documents

Publication Publication Date Title
Chen et al. Parallel machine scheduling with a common due window
Yue Analytical methods to calculate the performance of a cellular mobile radio communication system with hybrid channel assignment
Rubin et al. Message delay and queue-size analysis for circuit-switched TDMA systems
Dickinson Some run orders requiring a minimum number of factor level changes for the 24 and 25 main effect plans
CN114337739B (zh) 跳波束资源调度方法
Wein Capacity allocation in generalized Jackson networks
Stecke Heuristic loading algorithms for flexible manufacturing systems
Houck Comparison of policies for routing customers to parallel queueing systems
Kleitman et al. Further gossip problems
JPS61164397A (ja) 多元処理方式
Young Administrative control of multiple-channel queuing systems with parallel input streams
Stecke et al. Heuristics for loading flexible manufacturing systems
Miner et al. Optimizing timetabling solutions using graph coloring
Nawijn A note on many-server queueing systems with ordered entry, with an application to conveyor theory
Hordijk et al. Analysis of a customer assignment model with no state information
Phillips et al. Ordered entry queueing networks with multiple servers and multiple queues
JPH0535747A (ja) スケジユーリング方式
JPH01255363A (ja) 自動着信分配装置
US3710030A (en) Network interstage grading arrangement
Ibe et al. Performance analysis of asymmetric single-buffer polling systems
Fischer A queueing analysis of an integrated telecommunications system with priorities
Hall Production problems with deadline penalties
Dutta Capacity planning of private networks using DCS under multibusy-hour traffic
Daigle Task-oriented queueing: An analysis tool for software design of communication processing systems
JPH0129462B2 (ja)