JPS61163691A - Formation for electric circuit of printed wiring board - Google Patents

Formation for electric circuit of printed wiring board

Info

Publication number
JPS61163691A
JPS61163691A JP443785A JP443785A JPS61163691A JP S61163691 A JPS61163691 A JP S61163691A JP 443785 A JP443785 A JP 443785A JP 443785 A JP443785 A JP 443785A JP S61163691 A JPS61163691 A JP S61163691A
Authority
JP
Japan
Prior art keywords
metal layer
electric circuit
wiring board
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP443785A
Other languages
Japanese (ja)
Inventor
浦口 良範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP443785A priority Critical patent/JPS61163691A/en
Publication of JPS61163691A publication Critical patent/JPS61163691A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [技術分野] 本発明は、セミアディティブ法によるプリント配線板の
電路形成方法に関するものである6[背景技術l プリント配線板の電路形成方法の一つとしてセミアディ
ティブ法がある。このセミアディティブ法は例えば第3
図に示す工程でおこなわれる。すなわち、まず第3図(
、)のように積層板などで形成される電気絶縁性の配線
基板1の表面に必要に応じて接着剤層8を形成し、第3
図(b)のように接着剤層8の表面を混酸によるエツチ
ングなどで粗面化すると共に活性化処理をおこなう。活
性化処理はコロイド状パラジウムの分散W11などを塗
布してパラジウムの触媒核9を接着剤層8の表面に付着
させることによっておこなうことができる。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a method for forming electric circuits on a printed wiring board using a semi-additive method. be. This semi-additive method, for example,
The process is shown in the figure. In other words, first of all, Figure 3 (
, ), an adhesive layer 8 is formed as necessary on the surface of an electrically insulating wiring board 1 made of a laminate or the like, and a third
As shown in Figure (b), the surface of the adhesive layer 8 is roughened by etching with a mixed acid and activated. The activation treatment can be performed by applying a colloidal palladium dispersion W11 or the like to adhere the palladium catalyst cores 9 to the surface of the adhesive layer 8.

そして次ぎに無電解銅メッキなど無電解メッキによって
接着剤層8を介して配線基板1の表面に厚みが0.5〜
2μ程度の薄い金属屑2を第3図(c)のように形成さ
せる。無電解メッキは例えば硫酸銅のメッキ浴に浸漬す
ることによっておこなうことができる。このよ・うに薄
い金属層2を形成させたのちに第3図(d)のように電
路のパターンを残してメンキレジストの印刷やドライフ
ィルムラミネートによってマスク層3を金属層2の表面
に被覆させる。この後に電気銅メッキなど電気メッキを
おこなって、第3図(e)のようにマスク層3で覆われ
てない部分において金属層2の表面に電路4をパターン
形状で形成させる。電解メッキは例えば硫酸銅のメッキ
浴に浸漬して金属屑2に通電させることによっておこな
うことができるものであり、マスク層2で覆われていず
メッキ浴に接触する部分においてのみメッキ金属が析出
するためにパターン形状で電路4を金属層2に形成させ
ることができるものである。そして水酸化ナトリウム溶
液などで第3図(「)のようにマスクNj3を溶解除去
したのち、過硫酸アンモニウムなどのエツチング液によ
って軽くエツチングし、第3図([1)のように露出す
る部分において金属層2をエツチング除去するものであ
る。
Then, by electroless plating such as electroless copper plating, the surface of the wiring board 1 is coated with a thickness of 0.5 to 100% through the adhesive layer 8.
A thin metal scrap 2 of about 2 μm is formed as shown in FIG. 3(c). Electroless plating can be performed, for example, by immersion in a copper sulfate plating bath. After forming such a thin metal layer 2, a mask layer 3 is coated on the surface of the metal layer 2 by printing a Menki resist or dry film lamination, leaving an electric path pattern as shown in FIG. 3(d). After this, electroplating such as electrolytic copper plating is performed to form electric circuits 4 in a pattern shape on the surface of the metal layer 2 in the portions not covered with the mask layer 3, as shown in FIG. 3(e). Electrolytic plating can be performed, for example, by immersing the scrap metal 2 in a copper sulfate plating bath and applying electricity to it, and the plating metal is deposited only on the parts that are not covered with the mask layer 2 and are in contact with the plating bath. Therefore, the electric path 4 can be formed in the metal layer 2 in a pattern shape. Then, after dissolving and removing the mask Nj3 with a sodium hydroxide solution as shown in Figure 3 ('), it is lightly etched with an etching solution such as ammonium persulfate to remove the metal in the exposed part as shown in Figure 3 ([1]). This is to remove layer 2 by etching.

このようなセミアディティブ法において問題となるのは
、露出する金属層2をエツチング除去するにあたって、
電路4の金属もその表面にエツチング液の作用を受け、
必要とする電路4の太さが維持できなくなったり、特に
複雑なパターンで電路4が形成されている場合アングー
エツチングなどが生じて不良発生の原因となったりする
ものであった。
The problem with such a semi-additive method is that when the exposed metal layer 2 is etched away,
The metal of the electric circuit 4 is also affected by the etching solution on its surface.
If the required thickness of the electrical circuit 4 cannot be maintained, or if the electrical circuit 4 is formed in a particularly complicated pattern, ungrooved etching may occur, resulting in defects.

[発明の目的] 本発明は、上記の点に鑑みて為されたものであり、金属
層のエツチングの際に電路がエツチング作用を受けるこ
とを防止することができるプリント配線板の電路形成方
法を提供することを目的とするものである。
[Object of the Invention] The present invention has been made in view of the above points, and provides a method for forming electric circuits on a printed wiring board that can prevent electric circuits from being subjected to etching action during etching of a metal layer. The purpose is to provide

[発明の開示1 しかして本発明に係るプリント配線板の電路形成方法は
、配線基板1の表面に無電解メッキで薄い金属層2を形
成したのちにこの金属層2の表面に電路4を形成させる
部分以外でマスク層3を被覆させ、次いで金属層2への
通電でマスク層3によって被覆されていない部分におい
て金属層2の表面に電気メッキによって電路4を形成さ
せ、マスク層3を除去したのちにさらにマスクN3の除
去によって露出される部分の金属層2をエツチング液に
よって除去することによって電路4の形成をおこなうに
あたって、電路4の表面を耐エツチング液性を有する保
護皮I!i5で被覆した状態で金属JvJ2のエツチン
グをおこなうことを特徴とするものであり、電路4を保
護皮1II5で保護した状態でエツチングをおこなう、
ようにして電路4がエツチング液で侵されないようにし
、もって上記目的を達成するようにしたものであって、
以下本発明を実施例によって詳述する。
[Disclosure 1 of the Invention] However, the method for forming an electric path on a printed wiring board according to the present invention involves forming a thin metal layer 2 on the surface of a wiring board 1 by electroless plating, and then forming an electric path 4 on the surface of this metal layer 2. The mask layer 3 was coated in areas other than the areas covered by the mask layer 3, and then the metal layer 2 was energized to form an electric path 4 on the surface of the metal layer 2 by electroplating in the areas not covered by the mask layer 3, and the mask layer 3 was removed. Later, when the electric circuit 4 is formed by removing the portion of the metal layer 2 exposed by removing the mask N3 with an etching liquid, the surface of the electric circuit 4 is coated with a protective coating I! having etching liquid resistance. It is characterized in that the metal JvJ2 is etched in a state covered with i5, and the etching is performed in a state where the electric circuit 4 is protected with a protective skin 1II5.
In this way, the electric circuit 4 is prevented from being attacked by the etching solution, thereby achieving the above object,
The present invention will be explained in detail below with reference to Examples.

第1図に本発明における工法の一実施例を示すが、電気
メッキで電路4を形成するまでの操作は前記r53図(
a)乃至(c)の工程と同様の操作でおこなうことがで
きる。そして第3図(e)のように電気メッキで電路4
を形成したのち、第1図(a)のように電路4の表面を
保護皮Bsで被覆させる。
Fig. 1 shows an embodiment of the construction method of the present invention, and the operations up to forming the electric circuit 4 by electroplating are shown in Fig.
This can be carried out by the same operations as steps a) to (c). Then, as shown in Fig. 3(e), the electric circuit 4 is electroplated.
After forming, the surface of the electric circuit 4 is covered with a protective skin Bs as shown in FIG. 1(a).

保護皮膜5は薄い金属ff12をエツチングする際のエ
ツチング液によって侵されないものとして形成されるも
ので、例えば四国ファインケミカル株式会社製のグリコ
−)Tなど銅の電路4に吸着性に優れたプリフラックス
への浸漬番こよって形成することができる。また保護皮
膜5としてはベーキングなどによって電路4の表面に形
成される酸化膜で形成することができ、さらに薬品処理
などすることによって電路4の表面に形成される酸化膜
や硫化膜によって形成することができる。そしてこのよ
うに電路4の表面を保護皮膜5で被覆したのち、第1図
(b)のようにマスク層3を除去し、エツチング処理し
て第1図(C)のようにマスク層3の除去で露出される
部分の金属層2をエツチング除去する。ここで保護皮1
15がプリフラックス処理で形成されている場合はエツ
チング液として過硫酸アンモニウム液やアルカリ液を用
いるようにし、また保護皮膜5が酸化膜や硫化膜で形成
されている場合はエツチング液としてアルカリ液を用い
るようにする。プリ7フアクス処理による保護皮膜5は
過硫酸アンモニウムやアルカリに溶解されず、また酸化
膜や硫化膜による保護皮膜5はアルカリに溶解されない
ために、エツチング液によって電路4が侵されることな
く金属層2のエツチング除去の処理をおこなうことがで
きるものである。薬品によって酸化膜や硫化膜を形成し
た場合には最終的にはこれらの膜を除去するのが好まし
い。またベーキングで酸化膜を形成した場合も必要に応
じて最終的に除去される。そしてプリフラックス処理に
よる保護皮膜5は酸洗によって簡単に皮膜除去をおこな
うことができるために、連続工法で電路形成の作業をお
こなうことができるものである。
The protective film 5 is formed so that it will not be attacked by the etching solution used when etching the thin metal FF12.For example, it is made of preflux, such as Glyco-T manufactured by Shikoku Fine Chemical Co., Ltd., which has excellent adhesion to the copper circuit 4. This can be formed by dipping. Further, the protective film 5 can be formed by an oxide film formed on the surface of the electric circuit 4 by baking or the like, or can be formed by an oxide film or a sulfide film formed on the surface of the electric circuit 4 by chemical treatment or the like. I can do it. After the surface of the electric circuit 4 is coated with the protective film 5 in this manner, the mask layer 3 is removed as shown in FIG. 1(b), and the mask layer 3 is etched as shown in FIG. 1(C). The portions of the metal layer 2 exposed by the removal are removed by etching. Protective skin 1 here
If the protective film 5 is formed by preflux treatment, an ammonium persulfate solution or an alkaline solution is used as the etching solution, and if the protective film 5 is formed of an oxide film or a sulfide film, an alkaline solution is used as the etching solution. Do it like this. The protective film 5 formed by the pre-7 fax process is not dissolved in ammonium persulfate or alkali, and the protective film 5 made of an oxide film or sulfide film is not dissolved in alkali. It is possible to perform etching removal processing. When an oxide film or a sulfide film is formed by chemicals, it is preferable to remove these films eventually. Further, even if an oxide film is formed by baking, it is finally removed if necessary. Since the protective film 5 formed by the pre-flux treatment can be easily removed by pickling, the work of forming the electric circuit can be carried out by a continuous method.

尚、第1図の実施例では保護皮膜5の作成を第3図(e
)の電路4を作成した後におこなうようにしたが、13
図(f)のマスク層3を除去した工程のあとに第2図(
a)のように保護皮膜5の作成をおこなうようにし、こ
ののちに第2図(b)のようにエツチングで金属層2の
除去をおこなうようにしてもよい。
In addition, in the embodiment shown in FIG. 1, the preparation of the protective film 5 is shown in FIG.
) after creating circuit 4, but 13
After the process of removing the mask layer 3 in Figure (f), the process shown in Figure 2 (
The protective film 5 may be formed as shown in a), and then the metal layer 2 may be removed by etching as shown in FIG. 2(b).

[発明の効果J 上述のように本発明にあっては、電路の表面を耐エツチ
ング液性を有する保護皮膜で被覆した状態で金属層のエ
ツチングをおこなうようにしたので、保護皮膜によって
電路がエツチング液で侵されることを防止することがで
き、特に工程を複雑にすることな(電路がエツチング作
用を受けることを防止できるものであり、しからこのよ
うに電路が侵されることなく金属層のエツチング処理を
おこなうことができるために金属層に対するエツチング
処理を十分におこなうことができ、金属層かのこること
がないようにして電路間の絶縁信頼性を高めることがで
きるものである。
[Effect of the Invention J As described above, in the present invention, the metal layer is etched with the surface of the electric circuit covered with a protective film that is resistant to etching liquid. It is possible to prevent etching of the metal layer without complicating the process (it is possible to prevent the electric circuit from being subjected to etching action, and in this way, the metal layer can be etched without the electric circuit being attacked). Since the etching process can be carried out, the metal layer can be sufficiently etched, and the insulation reliability between the electric circuits can be improved by preventing the metal layer from smearing.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(aHb)(c)は本発明の一実施例の一部の工
程を示す断面図、第2図(a)(b)は同上の他の実施
例の一部の工程を示す断面図、第3図(a)乃至(g)
はセミアディティブ法による電路形成法の工程を示す断
面図である。 1は配線基板、2は金属層、3はマスク層、4は電路、
5は保護皮膜である。
FIGS. 1(aHb) and (c) are cross-sectional views showing some steps in one embodiment of the present invention, and FIGS. 2(a) and (b) are cross-sectional views showing some steps in another embodiment of the invention. Figures 3(a) to (g)
FIG. 2 is a cross-sectional view showing the steps of a semi-additive electric circuit forming method. 1 is a wiring board, 2 is a metal layer, 3 is a mask layer, 4 is an electric path,
5 is a protective film.

Claims (1)

【特許請求の範囲】[Claims] (1)配線基板の表面に無電解メッキで薄い金属層を形
成したのちにこの金属層の表面に電路を形成させる部分
以外でマスク層を被覆させ、次いで金属層への通電でマ
スク層によって被覆されていない部分において金属層の
表面に電気メッキによって電路を形成させ、マスク層を
除去したのちにさらにマスク層の除去によって露出され
る部分の金属層をエッチング液によって除去することに
よって電路形成をおこなうにあたって、電路の表面を耐
エッチング液性を有する保護皮膜で被覆した状態で金属
層のエッチングをおこなうことを特徴とするプリント配
線板の電路形成方法。
(1) After forming a thin metal layer on the surface of the wiring board by electroless plating, cover the surface of this metal layer with a mask layer except for the parts where electric circuits are to be formed, and then cover with the mask layer by applying electricity to the metal layer. Electrical paths are formed by electroplating on the surface of the metal layer in the areas that are not exposed, and after the mask layer is removed, the metal layer in the areas exposed by the removal of the mask layer is further removed using an etching solution to form an electric path. A method for forming an electric circuit on a printed wiring board, characterized in that the metal layer is etched while the surface of the electric circuit is coated with a protective film having resistance to an etching liquid.
JP443785A 1985-01-14 1985-01-14 Formation for electric circuit of printed wiring board Pending JPS61163691A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP443785A JPS61163691A (en) 1985-01-14 1985-01-14 Formation for electric circuit of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP443785A JPS61163691A (en) 1985-01-14 1985-01-14 Formation for electric circuit of printed wiring board

Publications (1)

Publication Number Publication Date
JPS61163691A true JPS61163691A (en) 1986-07-24

Family

ID=11584201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP443785A Pending JPS61163691A (en) 1985-01-14 1985-01-14 Formation for electric circuit of printed wiring board

Country Status (1)

Country Link
JP (1) JPS61163691A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762921B1 (en) 1999-05-13 2004-07-13 Ibiden Co., Ltd. Multilayer printed-circuit board and method of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851436A (en) * 1981-08-17 1983-03-26 ルトルヒユ−ズ・インコ−ポレ−テツド Fuse holder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851436A (en) * 1981-08-17 1983-03-26 ルトルヒユ−ズ・インコ−ポレ−テツド Fuse holder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762921B1 (en) 1999-05-13 2004-07-13 Ibiden Co., Ltd. Multilayer printed-circuit board and method of manufacture

Similar Documents

Publication Publication Date Title
US4217182A (en) Semi-additive process of manufacturing a printed circuit
US4605471A (en) Method of manufacturing printed circuit boards
CA1060586A (en) Printed circuit board plating process
US3742597A (en) Method for making a coated printed circuit board
US6544584B1 (en) Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate
JPH04100294A (en) Manufacture of printed wiring board
KR910000079B1 (en) Forming method for circuit
GB2080630A (en) Printed circuit panels
JPS61163691A (en) Formation for electric circuit of printed wiring board
JPH10335785A (en) Circuit formation method
JP2664246B2 (en) Printed circuit board manufacturing method
JPH08148810A (en) Manufacture of printed wiring board
JPH0710028B2 (en) Printed board manufacturing method
JPS6345887A (en) Manufacture of printed wiring board
JPS59106181A (en) Method of producing printed circuit board
JP3191686B2 (en) Manufacturing method of printed wiring board
JPS6354800A (en) Manufacture of multilayer printed interconnection board
JPS5850040B2 (en) Manufacturing method of printed circuit board
JPH03194992A (en) Manufacture of printed board
JPS63188992A (en) Manufacture of printed wiring board
JPS6016494A (en) Method of producing printed circuit board
JPS60263496A (en) Method of producing circuit board
JPS6064495A (en) Method of producing printed circuit board
JPH03254178A (en) Manufacture of wiring board
JPS6363630B2 (en)