JPS61163456A - Signal input processing unit - Google Patents

Signal input processing unit

Info

Publication number
JPS61163456A
JPS61163456A JP423585A JP423585A JPS61163456A JP S61163456 A JPS61163456 A JP S61163456A JP 423585 A JP423585 A JP 423585A JP 423585 A JP423585 A JP 423585A JP S61163456 A JPS61163456 A JP S61163456A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
input
input processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP423585A
Other languages
Japanese (ja)
Other versions
JPH0564379B2 (en
Inventor
Kenzo Tateno
舘野 健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP423585A priority Critical patent/JPS61163456A/en
Publication of JPS61163456A publication Critical patent/JPS61163456A/en
Publication of JPH0564379B2 publication Critical patent/JPH0564379B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling

Abstract

PURPOSE:To attain inexpensive input processing with high reliability by providing a cut-off circuit of a signal line at the pre-stage of a potential converting circuit of an input signal and providing a storage circuit holding tentatively an output signal of a potential converting circuit. CONSTITUTION:The cut-off circuit 17 consists of a photocoupler 13 provided with an output transistor (TR)13a and a light emitting diode 13b, of a resistor 14 and a low voltage power supply 10, and the anode of the diode 13b is connected to the power supply 10 and the cathode is connected to an output port 12. Further, a storage circuit 37 consists of a delay circuit 35 and a data latch circuit 36, and the circuit 35 gives an output signal 12a of the output port 12 to the input. In the input processing of an external signal, when the circuit 17 is not operated, the output of the circuit 16 is outputted as it is in addition to the output of the potential converting circuit 16 and the output of the circuit 16 just before the cut-off operation is held by the circuit 37 when the circuit 17 is operated. Thus, the inexpensive input processing with high reliability is attained in such a way that plural computer circuits are used in common by using the same external signal and one signal input processing circuit.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータ制御装置の外部信号を入力す
る信号入力処理装置の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a signal input processing device for inputting external signals to a computer control device.

〔従来の技術〕[Conventional technology]

第3図は例えば特開昭59−53377号公報に示され
たような従来の一般的なコンピュータ回路と外部信号入
力回路を示すもので、図中の人はコンピュータ回路であ
シ、コンピュータ回路AはCPU2 、メモリ3.入力
ボート4および出力ボート5からなるものである。
FIG. 3 shows a conventional general computer circuit and an external signal input circuit as shown in, for example, Japanese Patent Application Laid-Open No. 59-53377. is CPU 2, memory 3. It consists of an input boat 4 and an output boat 5.

Bは外部信号入力回路であシ、外部高電圧電源Tの正極
は、トグルスイッチや押ボタン、リレーなどの接点6.
電流制限抵抗8.ホトカプラ9の発光ダイオード9b、
ホトカプラ13の出力トランジスタ13mを介して、外
部高電圧電源7の負極に接続されている。
B is an external signal input circuit, and the positive terminal of the external high voltage power supply T is a contact point of a toggle switch, push button, relay, etc.
Current limiting resistor 8. a light emitting diode 9b of the photocoupler 9;
The photocoupler 13 is connected to the negative electrode of the external high voltage power supply 7 via the output transistor 13m.

ホトカプラ9は電位変換回路16の主体をなすものであ
シ、発光ダイオード9bK出力トランジスタ9&が対向
しておシ、そのエミッタはアースされ、コレクタはプル
アップ抵抗11t−介してコンピュータ回路用の低電圧
電源10に接続されている。この電位変換回路16の出
力は入力ボート4に接続するようになっている。
The photocoupler 9 forms the main part of the potential conversion circuit 16, and has a light emitting diode 9bK output transistor 9& facing it, its emitter is grounded, and its collector is connected to a pull-up resistor 11t to provide a low voltage for computer circuits. It is connected to a power source 10. The output of this potential conversion circuit 16 is connected to the input port 4.

−力、ホトカブラ13は遮断回路17の主体をなすもの
で、出力トランジスタ13&に対向して発光ダイオード
13bが設けられておシ、そのアノードは抵抗14t−
通して低電圧電源10に接続され、カソードは出力ポー
ト12に接続するようにしている。
The photocoupler 13 is the main part of the cutoff circuit 17, and a light emitting diode 13b is provided opposite the output transistor 13&, and its anode is a resistor 14t.
It is connected to a low voltage power supply 10 through the terminal, and its cathode is connected to an output port 12.

次に1動作について説明する。接点6がオフしていると
きは、ホトカブラ9のホトダイオード9bK電流が流れ
ず、出力トランジスタ9aがオフしているため、入力ポ
ート4への入力信号はプルアップ抵抗11を介して低電
圧電源10の電圧にプルアップされ、「H」レベルとな
る。
Next, one operation will be explained. When the contact 6 is off, the photodiode 9bK current of the photocoupler 9 does not flow and the output transistor 9a is off, so the input signal to the input port 4 is passed through the pull-up resistor 11 to the low voltage power supply 10. It is pulled up to a voltage and becomes "H" level.

また、接点6がオンしている場合は、外部高電圧電源7
よシミ流制御抵抗8を介してホトカブラ9の発光ダイオ
ード9bに電流が供給されるので、出力トランジスタ9
1はオンし、入力ポート4への入力信号はrLJレベル
となる。
Also, if contact 6 is on, external high voltage power supply 7
Since current is supplied to the light emitting diode 9b of the photocoupler 9 via the stain flow control resistor 8, the output transistor 9
1 is turned on, and the input signal to input port 4 becomes rLJ level.

すなわち、電流制限抵抗8.ホトカブラ9.プルアップ
抵抗11.低電圧電源10は外部高電圧電源7に接続さ
れ、接点6の信号を低電圧信号に変換する電位変換回路
16としての機能を呈する。
That is, the current limiting resistor 8. Hotokabura 9. Pull-up resistor 11. The low voltage power supply 10 is connected to the external high voltage power supply 7 and functions as a potential conversion circuit 16 that converts the signal of the contact 6 into a low voltage signal.

したがって、接点6の状態はこの電位変換回路16を介
して入力ポート4に入力され、CPU2に取シ込まれる
ことになる。
Therefore, the state of the contact point 6 is inputted to the input port 4 via this potential conversion circuit 16, and is input to the CPU 2.

コンピュータ回路人は一般に低電圧電源にて動作させ、
またこのような外部信号入力回路Bは接点6の接触信頼
性および信号伝達における雑音耐性を考慮し、高電圧レ
ベルで回路を構成するのが一般的であシ、信号のインタ
フェイスにはホトカブラまたはリレーなどの電位変換素
子や器具が用いられる。
Computer circuits generally operate on low voltage power supplies,
In addition, such an external signal input circuit B is generally configured at a high voltage level in consideration of the contact reliability of the contacts 6 and noise immunity in signal transmission, and a photocoupler or a photocoupler is used for the signal interface. Potential conversion elements and devices such as relays are used.

さらに1信号伝送は断線、接触不良などの故障に対し安
全側に動作するように考慮され、特に安全に関する信号
は接点がオンしたときに入力信号が有無レベルになるよ
うに回路を構成するのが一般的である。
Furthermore, 1-signal transmission is designed to operate safely against failures such as wire breakage and poor contact, and in particular, for safety-related signals, it is important to configure the circuit so that the input signal is at the presence/absence level when the contact is turned on. Common.

したがって、この電位変換回路16がオン側に故障する
場合は致命的で信頼性を向上する方策として、第3図に
示すような電位変換回路16のオン故障チェックが行な
われる。
Therefore, if the potential conversion circuit 16 fails on the on side, it is fatal, and as a measure to improve reliability, an on-failure check of the potential conversion circuit 16 as shown in FIG. 3 is performed.

次に、を位置換回路16のオン故障チェックを行なう動
作について第4図のフローチャートラ併用して説明する
。この第4図はメモリ3に格納されたプログラムの流れ
を示すフローチャートで、ステップ21はプログラムを
動作させるのに必要なデータの設定および各出力ポート
の出力i”L′に初期リセットする初期設定プログラム
、ステップ22は出力ポート12に@″HHルベル力さ
せるチェック開始の処理プログラム、ステップ23は接
点6の信号を入力ポート4を介して入力し、接点の状態
がオンかオフかを判定するプログラム、ステップ24は
出力ポート12に@L#レベルを出力させるチェック終
了の処理プログラム、ステップ25は接点6の信号を入
力し、この信号を使ってあらかじめ定められた処理を行
い、結果を出力ポート5を介して外部出力装置(図示せ
ず)に出力する処理人なるプログラムである。
Next, the operation of checking the on-failure of the position substitution circuit 16 will be explained using the flowchart shown in FIG. FIG. 4 is a flowchart showing the flow of the program stored in the memory 3. Step 21 is an initial setting program that sets the data necessary to operate the program and initializes the output of each output port to i"L'. , Step 22 is a processing program for starting a check to apply @''HH level to the output port 12, Step 23 is a program for inputting the signal of the contact 6 via the input port 4 and determining whether the state of the contact is on or off. Step 24 is a check completion processing program that outputs @L# level to output port 12. Step 25 inputs the signal of contact 6, performs predetermined processing using this signal, and outputs the result to output port 5. This is a processor program that outputs data to an external output device (not shown) via the computer.

ステップ26は接点60入力回路が故障していることを
出力ポート5を介して外部の警報装置(図示せず)に出
力する異常検出処理プログラム、2Tはステップ24と
同様なチェック終了の処理プログラム、ステップ28は
上記処理人以外の接点6の信号に関係しない一般的な演
算等を実行する処理Bなるプログラムである。
Step 26 is an abnormality detection processing program that outputs the fact that the contact 60 input circuit is out of order to an external alarm device (not shown) via the output port 5, 2T is a check completion processing program similar to step 24, Step 28 is a program called process B that executes general calculations etc. that are not related to the signals of the contacts 6 other than the above-mentioned processor.

まず、コンピュータ回路用の低電圧電源10と外部高電
圧電源7が投入されると、第4図のプログラムが起動し
、ステップ21の初期設定プログラムが実行され、出力
ポート12が@L′にリセットされるので、遮断回路1
Tのホトカブラ13はオンするので外部高圧電源7の←
)側母線は接続された状態となシ、その後ステップ22
のチェック開始処理で出力ポート12の出力が′″H#
H#レベル、ホトカブ213の発光ダイオード13bに
電流が流れなくなるため、出力トランジスタ13aがオ
フする。これによシ、外部信号入力回路Bの一側母線が
断たれる。
First, when the low voltage power supply 10 for the computer circuit and the external high voltage power supply 7 are turned on, the program shown in Fig. 4 is started, the initial setting program in step 21 is executed, and the output port 12 is reset to @L'. Therefore, the cutoff circuit 1
Since the photocoupler 13 of T is turned on, the external high voltage power supply 7 ←
) side bus bar is connected, then step 22
In the check start process, the output of output port 12 becomes '''H#
At H# level, no current flows through the light emitting diode 13b of the photocube 213, so the output transistor 13a is turned off. As a result, the one side bus of the external signal input circuit B is disconnected.

次に、ステップ23において、接点6の状態が判定され
るが、ホトカブラ9と入力ポート4を介して、接点6の
情報がCPU2に入力されるが、外部信号入力回路Bの
一側母線が断たれているので、接点60オン、オフにか
かわらず、ホトカプラ9の出力トランジスタ9aはオフ
状態にあシ、入力ボート4へは“Hルベルが出力され、
接点6はオフ状態にあると判定され、次のステップ24
へ進む。
Next, in step 23, the state of the contact 6 is determined, and the information on the contact 6 is input to the CPU 2 via the photocoupler 9 and the input port 4, but the one side bus of the external signal input circuit B is disconnected. Therefore, regardless of whether the contact 60 is on or off, the output transistor 9a of the photocoupler 9 is in the off state, and "H level" is output to the input port 4.
Contact 6 is determined to be in the off state, and the next step 24
Proceed to.

ステップ24では出力ボート12が@L#レベルとな夛
、ホトカプラ13がオンし、外部信号入力回路Bの一側
母線が出力トランジスタ13&に接がシ、接点6の信号
がホトカブラ9と入力ボート4を介して信号入力できる
ようKなる。
In step 24, the output port 12 becomes @L# level, the photocoupler 13 is turned on, the one side bus of the external signal input circuit B is connected to the output transistor 13&, and the signal at the contact 6 is transferred to the photocoupler 9 and the input port 4. K so that a signal can be input via.

その後、ステップ25において正規の接点6の信号取込
み処理が続いてステップ28のその他の一般的な演算処
理が実行され、最初のステップ22に戻シ、一連のプロ
グラムが繰シ返し実行される。
Thereafter, in step 25, signal acquisition processing of the regular contact 6 is performed, followed by other general arithmetic processing in step 28, and the process returns to the first step 22, and the series of programs is repeatedly executed.

しかしながら、ホトカブラ9がオン故障した場合はステ
ップ23において接点6がオンと判定されるので、ステ
ップ26へ進み、異常が検出され外部へ警報信号が出力
され、次のステップ27でチェック完了処理が実行され
る。このときは接点6の入力処理であるステップ25を
飛ばして他の処理であるステップ28tl−実行する。
However, if the photocoupler 9 fails to turn on, the contact 6 is determined to be on in step 23, so the process proceeds to step 26, where an abnormality is detected and an alarm signal is output to the outside, and the check completion process is executed in the next step 27. be done. In this case, step 25, which is the input process for the contact 6, is skipped, and another process, step 28tl-, is executed.

このように、接点信号を入力する前に、電位変換回路1
6の前段で接点が開放していると等価な状態を作り、入
力した信号が接点の開放を示していることをチェックし
て入力した接点信号の信頼度を上げる方法が考えられる
In this way, before inputting the contact signal, the potential conversion circuit 1
A possible method is to create a state equivalent to the state where the contact is open in the previous stage of step 6, and check that the input signal indicates that the contact is open, thereby increasing the reliability of the input contact signal.

ところで、最近の大規模制御装置には、複数のコンピュ
ータ回路にそれぞれ別々の演算処理全並行に実行させ複
雑な処理の効率的な実行と処理時間の短縮を図ったもの
であシ、同一の外部信号をそれぞれのコンピュータ回路
で使用する場合には、節約のため電位変換などの信号処
理回路を共用したものがみられる。
By the way, recent large-scale control devices are designed to efficiently execute complex processing and shorten processing time by having multiple computer circuits perform separate arithmetic processing in full parallel. When signals are used in each computer circuit, some signal processing circuits such as potential conversion are shared in order to save money.

したがって、この共用される信号処理回路は高信頼度の
ものが要求されることになる。そこで、上記のような信
頼性向上策の採用が考えられる。
Therefore, this shared signal processing circuit is required to be highly reliable. Therefore, it is possible to adopt measures to improve reliability as described above.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、従来の信号入力処理回路は以上の構成と
なっているため、その出力を複数のコンピュータ回路が
共同で使用する場合、一方のコンピュータ回路による信
号入力処理回路の故障チェック時には他方のコンピュー
タ回路の入力信号は無条件にオフ状態となシ、正しい信
号を受信できないという問題がある。
However, since conventional signal input processing circuits have the above configuration, when the output is jointly used by multiple computer circuits, when one computer circuit checks for a failure in the signal input processing circuit, the other computer circuit If the input signal is unconditionally turned off, there is a problem in that the correct signal cannot be received.

信号入力処理回路の信頼性を高めるためには、同一の信
号でも各コンピュータ回路毎に別々の信号入力処理回路
を設け、相互信号比較等の方法による入力信号の信頼性
の向上をはかる手段をとらざるをえないなどの問題点が
あった。
In order to increase the reliability of signal input processing circuits, it is necessary to provide separate signal input processing circuits for each computer circuit even for the same signal, and take measures to improve the reliability of input signals by methods such as mutual signal comparison. There were some problems, such as having no choice but to do so.

この発明は、かかる問題点を解消するためになされたも
ので、一方のコンピュータ回路による信号入力処理回路
の故障チェック時でも他の回路は正しい信号を入力でき
、しかも同一信号に対しては一つの信号入力処理回路を
共用できる安価で信頼性の高い信号入力処理装置を提供
することを目的とする。
This invention was made to solve this problem. Even when one computer circuit checks for a failure in the signal input processing circuit, the other circuit can input the correct signal, and moreover, only one computer circuit can input the correct signal for the same signal. It is an object of the present invention to provide an inexpensive and highly reliable signal input processing device that can share a signal input processing circuit.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る信号入力処理装置は、入力信号の電位変
換回路の前段で信号線の遮断回路を設け、電位変換回路
の出力信号を一時的に保持する記憶回路を設けたもので
ある。
The signal input processing device according to the present invention includes a signal line cutoff circuit upstream of a potential conversion circuit for input signals, and a storage circuit that temporarily holds an output signal of the potential conversion circuit.

〔作 用〕[For production]

この発明においては、記憶回路は遮断回路への遮断指令
が出力されているときは、遮断直前の電位変換回路の出
力を保持しつづけ、遮断指令が出力されないときは電位
変換回路の出力音そのまま出力するようKし、この出力
より信号線の遮断時の電位変換回路の出力変化に影響さ
れない正しい入力信号を得るものである。
In this invention, when a cut-off command is output to the cut-off circuit, the memory circuit continues to hold the output of the potential conversion circuit immediately before cut-off, and when a cut-off command is not output, the memory circuit outputs the output sound of the potential conversion circuit as is. From this output, a correct input signal is obtained that is not affected by the change in the output of the potential conversion circuit when the signal line is cut off.

〔実施例〕〔Example〕

以下、この発明の信号入力処理装置の実施例について図
面に基づき説明する。第1図はその一実施例の構成を示
すブロック図である。この第1図において、第3図と同
一部分には同一符号を付してその説明を省略し、第3図
とは異なる部分を重点的に述べるととKする。
Embodiments of the signal input processing device of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of one embodiment. In FIG. 1, parts that are the same as those in FIG. 3 are given the same reference numerals and their explanations will be omitted, and the parts that are different from those in FIG. 3 will be mainly described.

この第1図を第3図と比較しても明らかなように1第1
図において、コンピュータ回路A、外部信号入力回路B
は第3図と同様であシ、コンピュータ回路30.記憶回
路37を付加したものであリ、コンピュータ回路30は
CPU31.メモリ32゜入力ポート33.出力ボート
34から構成されている。
As is clear from comparing Figure 1 with Figure 3,
In the figure, computer circuit A, external signal input circuit B
is the same as in FIG. 3, computer circuit 30. A memory circuit 37 is added, and the computer circuit 30 includes a CPU 31 . Memory 32° input port 33. It consists of an output boat 34.

また、記憶回路37は遅延回路35とデータラッチ回路
36とにより構成されている。遅延回路35はNORゲ
ート35人、抵抗35B、コンデンサ35Cからなり、
出力ポート12の出力信号12mを入力に接続されてい
る。
Furthermore, the memory circuit 37 includes a delay circuit 35 and a data latch circuit 36. The delay circuit 35 consists of 35 NOR gates, a resistor 35B, and a capacitor 35C.
The output signal 12m of the output port 12 is connected to the input.

また、データラッチ回路36はゲート人力Gが′H″レ
ベルのとき、データ人力Gの入力信号のレベルを出力Q
にその″1″!出力し、ゲート人力Gが″L”レベルの
ときは@H′から”L’に変化したときのデータ人力り
のレベルを保持し続けるもので、外部信号入力回路Bの
出力がデータ人力りに、遅延回路35の出力351がゲ
ート人力Gに、出力Qがコンピュータ回路30の入力ポ
ート33に入力されるようになっている。その他は第3
図と同様である。
Furthermore, when the gate input signal G is at the 'H'' level, the data latch circuit 36 outputs the level of the input signal of the input input signal Q.
That “1”! When the gate power G is at the "L" level, it continues to hold the level of the data power when it changes from @H' to "L", and the output of the external signal input circuit B is at the data power level. , the output 351 of the delay circuit 35 is input to the gate input G, and the output Q is input to the input port 33 of the computer circuit 30.
It is similar to the figure.

次に、この実施例の動作について説明する。まず、前記
のごとく、コンピュータ回路1では、第4図に示したフ
ローチャートにしたがって、ステップ22において信号
入力回路BのH側母線を遮断するために、遮断回路17
のホトカプラ13のオフ指令が出力され、ステップ24
において復帰指令であるホトカブラ130オン指令で出
力されるので、出力ポート12の出力12&の波形は第
2図(4)に示すごとく、パルス状の波形となる。
Next, the operation of this embodiment will be explained. First, as described above, in the computer circuit 1, in order to cut off the H side bus of the signal input circuit B in step 22, according to the flowchart shown in FIG.
A command to turn off the photocoupler 13 is output, and step 24
Since the photocoupler 130 ON command is output as a return command, the waveform of the output 12& of the output port 12 becomes a pulse-like waveform as shown in FIG. 2 (4).

一方、ホトカブラ13の出力トランジスタ13&の動作
は抵抗35Bとコンデンサ35Cとによる時定数に基づ
くある遅れをもって第2図03)のオン。
On the other hand, the operation of the output transistor 13& of the photocoupler 13 turns on as shown in FIG. 2 (03) with a certain delay based on the time constant of the resistor 35B and capacitor 35C.

オフ波形13cのととくKなる。したがって、このオフ
の期間は接点6の動作に関係せず、ホトカブ、79がオ
フしているため、外部信号入力処理回路Bの出力は“H
2レベルとなシ、接点6の信号はCPU回路31と記憶
回路37へ伝達されない。
The off waveform 13c is particularly K. Therefore, this OFF period is not related to the operation of the contact 6, and since the hot cube 79 is OFF, the output of the external signal input processing circuit B is "H".
If the level is 2, the signal at contact 6 is not transmitted to CPU circuit 31 and memory circuit 37.

また、記憶回路37中の遅延回路35では、出力ポート
12の出力12aがNORゲート35人の一方の入力に
、抵抗35Bを介して他方の入力に接続されると同時に
コンデンサ35Cを介してOvライン(アース)に接続
されているため、入力信号35bは抵抗35Bとコンデ
ンサ35Cで決まる時定数で第2図(e)に示す波形と
なシ、NORゲート35Aの出力すなわち、遅延回路3
5の出力35mは第2図の)の波形となる。
In addition, in the delay circuit 35 in the memory circuit 37, the output 12a of the output port 12 is connected to one input of the NOR gate 35 and to the other input via the resistor 35B, and at the same time is connected to the Ov line via the capacitor 35C. (ground), the input signal 35b has a time constant determined by the resistor 35B and the capacitor 35C, and has the waveform shown in FIG. 2(e).
The output 35m of No. 5 has a waveform of ) in Fig. 2.

これによシ、ホトカプラ13がオフしている期間は、遅
延回路35の出力35aが@L#レベルとなシ、遮断回
路17のホトカプラ13がオフする直前のホトカプラ9
の出力がデークラッチ回路36に保持され、次にホトカ
プラ13がオンしたのち忙遅延回路35の出力35&が
@H”レベルとなるため、ホトカプラ9の出力は再びデ
ータラッチ回路36の出力端Qよシそのまま出力される
ようKなシ、コンピュータ回路3oの入力ボート33に
入力されるようになる。
As a result, during the period when the photocoupler 13 is off, the output 35a of the delay circuit 35 is not at @L# level, and the photocoupler 9 of the cutoff circuit 17 immediately before the photocoupler 13 turns off.
The output of the photocoupler 9 is held in the data latch circuit 36, and after the photocoupler 13 is turned on, the output 35& of the busy delay circuit 35 becomes @H'' level, so the output of the photocoupler 9 is again connected to the output terminal Q of the data latch circuit 36. The signal is input to the input port 33 of the computer circuit 3o so that the signal is output as is.

すなわち、コンピュータ回路3oによる外部信号入力回
路Bのチェック期間はその直前の外部信号入力回路Bの
出力がデータラッチ回路36に保持され、チェック終了
後再び外部信号入力回路Bの出力が他のコンピュータ回
路の入カポ−)K伝達されるようにするもので、一方の
コンピュータ回路による外部信号入力回路のチェックに
よる他のコンピュータ回路の入力信号の誤検出を防止す
・ることかできる。
That is, during the checking period of the external signal input circuit B by the computer circuit 3o, the output of the external signal input circuit B immediately before that is held in the data latch circuit 36, and after the check is completed, the output of the external signal input circuit B is again transmitted to the other computer circuits. This allows one computer circuit to check an external signal input circuit to prevent erroneous detection of an input signal from another computer circuit.

なお、遅延回路35の遅れ時間は遮断回路17の動作時
間、すなわち、ホトカプラ13の動作時間よ)長く設定
する必要があシ、コンデンサ35Cと抵抗35Bを適当
に選べばよい。
Note that the delay time of the delay circuit 35 needs to be set longer than the operating time of the cutoff circuit 17, that is, the operating time of the photocoupler 13, and the capacitor 35C and resistor 35B may be appropriately selected.

また、上記実施例では、一つの接点信号入力回路の電位
変換部の前段を遮断する手段について説明したが、複数
の接点信号入力回路の共通母線を遮断するようにし、こ
の遮断期間に遮断された複数の入力回路を順次チェック
していくようにしてもよい。
In addition, in the above embodiment, the means for cutting off the front stage of the potential conversion section of one contact signal input circuit was explained, but the common bus of a plurality of contact signal input circuits is cut off, and the cutoff is performed during this cutoff period. A plurality of input circuits may be sequentially checked.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、電位変換回路の出力の
ほかに遮断手段が動作していないときは電位変換回路の
出力をそのまま出力し、遮断手段が動作しているときは
遮断動作直前の電位変換回路の出力を記憶手段で保持す
るようにしたので、複数のコンピュータ回路が同じ外部
信号と一つの信号入力処理回路を介して共用でき、さら
にこの信号入力処理回路を他のコンピュータ回路の信号
入力に影響を与えることなく、オン、オフして動作を確
認することができるようKしたため、安価かつ高信頼度
の信号入力回路が得られる。
As described above, according to the present invention, in addition to the output of the potential conversion circuit, when the cutoff means is not operating, the output of the potential conversion circuit is output as is, and when the cutoff means is operating, the output of the potential conversion circuit is output as is, and when the cutoff means is operated, the output of the potential conversion circuit is output as is. Since the output of the potential conversion circuit is held in the storage means, multiple computer circuits can share the same external signal via one signal input processing circuit, and this signal input processing circuit can also be used to store signals from other computer circuits. Since the circuit is designed so that the operation can be confirmed by turning it on and off without affecting the input, an inexpensive and highly reliable signal input circuit can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の信号入力処理装置の一実施例のブロ
ック図、第2図は同上信号入力処理装置の動作を説明す
るためのタイムチャート、第3図は従来の信号入力処理
装置のブロック図、第4図は第3図の信号入力処理装置
のメモリ内に格納されたプログラムのフローチャートで
ある。 2.31・・・CPU、3.32・・・メモリ、4.3
3・・・入力ボート、5,12.34・・・出力ボート
、6・・・接点、7・・・外部高電圧電源、9.13・
・・ホトカプラ、16・・・電位変換回路、17川遮断
回路、30゜A・・・コンピュータ回路、35・・・遅
延回路、36・・・デークラッチ回路、37・・・記憶
回路、B・・・外部信号入力回路。 なお、図中同一符号は同一または相当部分を示す。 代 理 人  大  岩  増  雄(ほか2名)第2
図 第5図 ”/7
FIG. 1 is a block diagram of an embodiment of the signal input processing device of the present invention, FIG. 2 is a time chart for explaining the operation of the above signal input processing device, and FIG. 3 is a block diagram of a conventional signal input processing device. 4 is a flowchart of a program stored in the memory of the signal input processing device of FIG. 3. 2.31...CPU, 3.32...Memory, 4.3
3... Input boat, 5, 12. 34... Output boat, 6... Contact, 7... External high voltage power supply, 9.13.
... Photocoupler, 16 ... Potential conversion circuit, 17 River cutoff circuit, 30°A ... Computer circuit, 35 ... Delay circuit, 36 ... Day latch circuit, 37 ... Memory circuit, B. ...External signal input circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts. Deputy Masuo Oiwa (and 2 others) 2nd
Figure 5”/7

Claims (1)

【特許請求の範囲】[Claims] 外部の接点信号を入力し電位変換回路を介して出力する
一方、前記電位変換回路の前段に前記接点信号の遮断手
段を設け、この遮断手段の遮断時に入力信号の合理性を
チェックして前記電位変換回路の異常を検出する信号入
力処理装置において、前記電位変換回路の出力の他に前
記遮断手段が動作していないときは前記電位変換回路の
出力をそのまま出力し、前記遮断手段が動作していると
きは遮断動作直前の前記電位変換回路の出力を保持して
出力する記憶手段を備えたことを特徴とする信号入力処
理装置。
While inputting an external contact signal and outputting it via a potential conversion circuit, a means for interrupting the contact signal is provided at a stage before the potential conversion circuit, and when the interrupting means is interrupted, the rationality of the input signal is checked and the potential is changed. In a signal input processing device for detecting an abnormality in a conversion circuit, in addition to the output of the potential conversion circuit, when the cutoff means is not operating, the output of the potential conversion circuit is output as is, and the cutoff means is operated. 1. A signal input processing device comprising: storage means for holding and outputting the output of the potential conversion circuit immediately before a cutoff operation when the potential conversion circuit is in operation.
JP423585A 1985-01-14 1985-01-14 Signal input processing unit Granted JPS61163456A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP423585A JPS61163456A (en) 1985-01-14 1985-01-14 Signal input processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP423585A JPS61163456A (en) 1985-01-14 1985-01-14 Signal input processing unit

Publications (2)

Publication Number Publication Date
JPS61163456A true JPS61163456A (en) 1986-07-24
JPH0564379B2 JPH0564379B2 (en) 1993-09-14

Family

ID=11578888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP423585A Granted JPS61163456A (en) 1985-01-14 1985-01-14 Signal input processing unit

Country Status (1)

Country Link
JP (1) JPS61163456A (en)

Also Published As

Publication number Publication date
JPH0564379B2 (en) 1993-09-14

Similar Documents

Publication Publication Date Title
US8572472B2 (en) Fault detection apparatus, fault detection method, and fault detection program
US6463339B1 (en) High reliability industrial controller using tandem independent programmable gate-arrays
JP7443692B2 (en) Industrial control equipment input module
JPS61163456A (en) Signal input processing unit
CN110399258B (en) Stability testing method, system and device for server system
JPS62293441A (en) Data outputting system
US11169892B1 (en) Detecting and reporting random reset faults for functional safety and other high reliability applications
KR960012981B1 (en) Transmission system
JP2001268774A (en) Protective relay
JPS61124875A (en) Test mode generation circuit
JP3259446B2 (en) Digital relay operation test circuit
JPS639691B2 (en)
JPS5816487B2 (en) Multiple selection detection device in computer system
JPH03189736A (en) Fault detecting system for selection circuit
JPS6141015B2 (en)
JPS63208964A (en) Bus competition detecting system
JP2001325870A (en) Input circuit for control signal
JP3055249B2 (en) Processor debugging method
JPS5827247A (en) Logical device
JPH04246735A (en) In-circuit emulator
JPH01223521A (en) Large scale integrated circuit
JPH0749737A (en) Switch matrix input interface circuit
JPS62137643A (en) Microprocessor operation back-up circuit
JPH0469759A (en) Bypass control system for device selecting signal
JPH09127203A (en) Logical integrated circuit and failure test method therefor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees