JPS61160925A - Ｓｏｉ結晶成長方法 - Google Patents

Ｓｏｉ結晶成長方法

Info

Publication number
JPS61160925A
JPS61160925A JP164485A JP164485A JPS61160925A JP S61160925 A JPS61160925 A JP S61160925A JP 164485 A JP164485 A JP 164485A JP 164485 A JP164485 A JP 164485A JP S61160925 A JPS61160925 A JP S61160925A
Authority
JP
Japan
Prior art keywords
soi
substrate
film
scanning speed
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP164485A
Other languages
English (en)
Inventor
Shuichi Saito
修一 齋藤
Hiromitsu Namita
博光 波田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP164485A priority Critical patent/JPS61160925A/ja
Publication of JPS61160925A publication Critical patent/JPS61160925A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、線状ビームを用いて、ＳＯＩ結晶を成長させ
る方法に関する。
（従来技術とその問題点） 従来、ＳＯＩ結晶の成長を行なう場合、ＳＯＩ結晶の方
位を定めるために、基禮を単結晶のものを使用し、基板
の結晶方位を伝えるためのシード部を設は成長を行なっ
ている例が報告されている。
しかし、シード部とＳＯＩ構造の領域では、絶縁膜の分
だけ、ＳＯＩ領域の方が熱伝導が悪く、ＳＯＩ結晶の成
長条件を狭くしている。また、シード部とＳＯＩ領域の
境界で、シリコン層の飛散が生じ、膜の均一性がそζな
われるといりた問題もある。前記の様な問題を解決する
ためＫは、シード部を設けずにＳＯＩ結晶を成長させれ
ば良い。
しかしながら、シードを設けない場合には、ＳＯＩ結晶
の方位が制御できず、＜ｉｏｏ＞中＜１１１＞などの方
位が生じる問題がある。
レーザを用いたＳＯＩ結晶成長においては、パーシャル
メルトの状態を実現することで、＜１００＞の方位に成
長できることが報告（Ｉ）ＬＢｉｅｇｅｌｓｅｎｅｔａ
ｌ、Ａｐｐｌ、　Ｐｈｙｓ、Ｌｅｔｓ、、　４５　（１
９８４）ＰＰ５４６−５４８）：５れているが、他の方
位については、従来、その成長の制御が困難であった。
一方、ビーム長が数露以上ある線状ビームを用いてＳＯ
Ｉ結晶の成長を行なう場合、線状ビームの走査速度が遅
いと、基板に欠陥（スリップ）が発生しく第４５回、応
用物理学会学術講演会、講演予稿集Ｐ４４３須里氏他）
また、基板に転位が発生したり、そりが生じるという問
題もあった。
（発明の目的） 本発明は、このような従来の問題点を解決し、基板に欠
陥（そシ、転位、スリップ）が発生しない条件で、ＳＯ
Ｉ結晶の方位を制御する方法を提供することを目的とし
ている。
（発明の構成） 本発明によれば、線状ビームを用いて絶縁膜上に付着さ
せたシリコン層を、溶融・固化を行ないＳＯＩ結晶を成
させる場合、線状ビームの走査速度が少なくとも１００
ｅｓ／ｓｅｅ以上であることを特徴とするＳＯＩ結晶成
長方法が得られる。
（構成の詳細な説明） 本発明は、上述の構成をとるととＫよシ従来技術の問題
点を解決した。まず、基板への欠陥（そり、転位、スリ
ップ）の発生の原因としては、ＳＯＩ膜溶融時の熱伝導
によシ、基板が高温に加熱されることが考えられ、ＳＯ
Ｉ膜の溶融時間を短かくシ、基板に入射する全エネルギ
ーを小さくすることで解決している。また、ＳＯＩ結晶
の方位であるが、現状では、原因が明確になっていない
が、ＳＯＩ膜の溶融時間が短かくなるに従い、＜１１１
＞方位を有する核の成長が支配的になるためＩｔｃ、＜
１１１＞方位を有するＳＯＩ結晶を成長することが可能
である。
（実施例） 以下、本発明の実施例をもとに、図面を参照しながら詳
細に説明する。
用いた試料は、Ｓｉ基板上に、酸化膜を厚さ１μ風を全
面に成長させ、さらに、ＣＶＤ多−結晶シζリコン０．
５μ風を全面に付着させＳＯＩ構造を形成した。キャッ
プ膜としては、　ＣＶＤ酸化膜α５μ風を付着後、その
上にＣＶＤ法でシリコン窒化膜を厚さ５００Ａを付着さ
せたものを用いた。
ビームチニールの条件としては、電子ビームの加速電圧
１５ｋＶ、電流３０〜１７０　ｍＡ　、走査速度２、５
〜１７５　ｃＩＩ４／ｗ：、基板温度６００℃、を用い
た。
また、ｌｉＡ状電子電子ビーム長さ約３〜５Ｗ％幅約α
３錫のものを用いた。このような条件で、走査速度を変
えてアニールを行なった後、ウェーノ・のそプは、触針
法及びニエートンリングによる測定を行ない、また転位
はセコエッチ後、顕微鏡観察を行なり九。結晶性に関し
てはセコエッチ後の観察及びＥＣＰ（エレクトロチャネ
リングパターン）法を用いて評価した。
第１ｖＡＫは、走査速度に対する基板のそシ、基板への
転位の発生の有無及びＳＯＩ結晶の方位の割合を示す。
基板のそ〕は、直径２インチのクエ速度が約１００　ｏ
ｎ１ｍ付近では、基板のそりや転位は、半導体素子作製
に重大な影響はないと考え走査速度が早くなるに従い、
（１１１＞方位の割合が増してお！Ｄ、ＳＯＩ結晶の方
位を走査速度で制御できることを第１図の結果は示して
いる。
以上の結果から、１００５１／！ＩＭｅ以上の速度でＳ
ＯＩ結晶を形成後、その形成された領域をシードとして
その領域と垂直方向にＳＯＩ結晶を成長させるととくよ
シ大藺積の領域を＜１１１＞方位にすることができる。
（発明の効果） 本発明の方法によシ、ＳＯＩ結晶を数謡の幅を有する線
２１Ｋｋ’−ムを用いて形成する場合、線状ビームの走
査速度を１００　ｃｍ／１ａｔｒ以上と高速にすること
で、基板への欠陥の発生が抑制でき、かつ、ＳＯＩ結晶
の方位を＜１１１＞　ＩＣ再現性良く制御できる。
【図面の簡単な説明】
第１図は、本発明の実施例の結果を示す図。

Claims (1)

    【特許請求の範囲】
  1. 　線状ビームを用いて、絶縁膜上に付着させたシリコン
    層の溶融、固化を行ないＳＯＩ結晶を成長させる場合、
    線状ビームの走査速度が１００ｃｍ／ｓｅｃ以上である
    ことを特徴とするＳＯＩ結晶成長方法。
JP164485A 1985-01-09 1985-01-09 Ｓｏｉ結晶成長方法 Pending JPS61160925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP164485A JPS61160925A (ja) 1985-01-09 1985-01-09 Ｓｏｉ結晶成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP164485A JPS61160925A (ja) 1985-01-09 1985-01-09 Ｓｏｉ結晶成長方法

Publications (1)

Publication Number Publication Date
JPS61160925A true JPS61160925A (ja) 1986-07-21

Family

ID=11507227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP164485A Pending JPS61160925A (ja) 1985-01-09 1985-01-09 Ｓｏｉ結晶成長方法

Country Status (1)

Country Link
JP (1) JPS61160925A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307776A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体装置とその製造方法
US8753732B2 (en) 2008-10-31 2014-06-17 Rockwool International A/S Flexible insulating product

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307776A (ja) * 1987-06-10 1988-12-15 Hitachi Ltd 薄膜半導体装置とその製造方法
JPH0571193B2 (ja) * 1987-06-10 1993-10-06 Hitachi Ltd
US8753732B2 (en) 2008-10-31 2014-06-17 Rockwool International A/S Flexible insulating product

Similar Documents

Publication Publication Date Title
US4561916A (en) Method of growth of compound semiconductor
US4323417A (en) Method of producing monocrystal on insulator
US4479846A (en) Method of entraining dislocations and other crystalline defects in heated film contacting patterned region
JPS6353915A (ja) Ｓｏｉ装置の製造方法
Kanemaru et al. A novel heteroepitaxy method of Ge films on CaF2 by electron beam exposure
US3783009A (en) Method for improving perfection of epitaxially grown germanium films
JPS61160925A (ja) Ｓｏｉ結晶成長方法
JP2670453B2 (ja) 結晶の形成方法
JP2743370B2 (ja) 多結晶膜の形成方法
JPS5821818B2 (ja) 半導体単結晶膜の製造方法
Shimura Thermally induced stacking faults distributed inhomogeneously in Czochralski silicon crystals
JPS6163018A (ja) Ｓｉ薄膜結晶層の製造方法
JPS61187223A (ja) 半導体層の再結晶化方法
JPH06244122A (ja) シリコン基板上の化合物半導体の成長方法
JPS6147627A (ja) 半導体装置の製造方法
Rosner et al. Microstructure of thin layers of MBE-grown GaAs on Si substrates
Inoue et al. Electron-beam recrystallization of silicon layers on silicon dioxide
JPH0645249A (ja) ＧａＡｓ層の成長方法
JP3101740B2 (ja) 半導体基板の製造方法
JPS5827238B2 (ja) 単結晶の製造方法
JPH02105517A (ja) 半導体装置の製造方法
JPS6362892B2 (ja)
Givargizov et al. Defect engineering in SOI films prepared by zone-melting recrystallization
Das et al. Molecular‐beam epitaxial growth and microstructural characterization of GaAs on Si with a buried implanted oxide
Tillack et al. Seeding recrystallization for producing thick silicon-on-insulator films on non-planar substrates