JPS61154393A - デ−タハイウエイ選択回路 - Google Patents
デ−タハイウエイ選択回路Info
- Publication number
- JPS61154393A JPS61154393A JP27689084A JP27689084A JPS61154393A JP S61154393 A JPS61154393 A JP S61154393A JP 27689084 A JP27689084 A JP 27689084A JP 27689084 A JP27689084 A JP 27689084A JP S61154393 A JPS61154393 A JP S61154393A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- pins
- trunk
- pin
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/02—Constructional details
- H04Q1/16—Wiring arrangements for selector switches or relays in frames
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Structure Of Telephone Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の装置を縦続接続するデータハイウェイか
らそれぞれ所定数のデータハイウェイを各装置に分配す
るデータハイウェイ選択回路に関する。
らそれぞれ所定数のデータハイウェイを各装置に分配す
るデータハイウェイ選択回路に関する。
例えばディジタル交換機において、時分割通話路網に複
数のトランク装置等を収容する場合、時分割通話路網に
一端を接続された複数のデータハイウェイが各収容トラ
ンク装置を縦続接続し、各トランク装置は前位トランク
装置から接続される複数のデータハイウェイから自装置
に割当てられた所定数のデータハイウェイを自装置内に
接続し、残るデータハイウェイを後位のトランク装置に
接続する。
数のトランク装置等を収容する場合、時分割通話路網に
一端を接続された複数のデータハイウェイが各収容トラ
ンク装置を縦続接続し、各トランク装置は前位トランク
装置から接続される複数のデータハイウェイから自装置
に割当てられた所定数のデータハイウェイを自装置内に
接続し、残るデータハイウェイを後位のトランク装置に
接続する。
各トランク装置は、それぞれ異なるデータハイウェイを
自装置に接続することとなるが、各トランク装置の構成
は極力均一とすることが、製造機種を削減する上で望ま
しく、また手作業による接続等が極力除去されることが
工数削減並びに誤りの除去の上で望ましい。
自装置に接続することとなるが、各トランク装置の構成
は極力均一とすることが、製造機種を削減する上で望ま
しく、また手作業による接続等が極力除去されることが
工数削減並びに誤りの除去の上で望ましい。
第２図はこの種トランク装置における従来あるデータハ
イウェイ選択回路の一例を示す図である。
イウェイ選択回路の一例を示す図である。
第２図において、４個のトランク装置１−１乃至１−４
が、それぞれネットワーク２から直列データを伝達する
４本の入データハイウェイ３−１乃至３−４と、それぞ
れネ・ノドワークＮＷに直列データを伝達する４本の出
デークハイウェイ４−１乃至４−４により縦続接続され
ており、トランク装置１−ｉ（ｉは１乃至４、以下同様
）は入データハイウェイ３−ｉおよび出データハイウェ
イ４−１を、それぞれ自装置に割当てられているものと
する。
が、それぞれネットワーク２から直列データを伝達する
４本の入データハイウェイ３−１乃至３−４と、それぞ
れネ・ノドワークＮＷに直列データを伝達する４本の出
デークハイウェイ４−１乃至４−４により縦続接続され
ており、トランク装置１−ｉ（ｉは１乃至４、以下同様
）は入データハイウェイ３−ｉおよび出データハイウェ
イ４−１を、それぞれ自装置に割当てられているものと
する。
各トランク装置１−ｉは、入データハイウェイ３−１乃
至３−４を縦続接続する為の入力コネクタ５および出力
コネクタ６と、出データハイウェイ４−１乃至４−４を
接続する為の入力コネクタ７および出力コネクタ８とを
具備している。入力コネクタ５および出力コネクタ８が
具備する４個のピン９１乃至９４は、それぞれ出力コネ
クタ６および入力コネクタ７が具備する対応するピン１
０１乃至１０４に複式１１１１乃至１１４ｔ＝ｉよび１
２１乃至１２４により接続されている。更に複式線１１
１乃至１１４および１２１乃至１２４は、それぞれ端子
板１３および１４を介して自装置内のトランク回路１５
−１に接続されている。
至３−４を縦続接続する為の入力コネクタ５および出力
コネクタ６と、出データハイウェイ４−１乃至４−４を
接続する為の入力コネクタ７および出力コネクタ８とを
具備している。入力コネクタ５および出力コネクタ８が
具備する４個のピン９１乃至９４は、それぞれ出力コネ
クタ６および入力コネクタ７が具備する対応するピン１
０１乃至１０４に複式１１１１乃至１１４ｔ＝ｉよび１
２１乃至１２４により接続されている。更に複式線１１
１乃至１１４および１２１乃至１２４は、それぞれ端子
板１３および１４を介して自装置内のトランク回路１５
−１に接続されている。
かかる状態で、トランク装置１−ｉが入データハイウェ
イ３−ｉおよび出データハイウェイ４−１をトラ／り回
路１５−１に接続する為には、端子板１３および１４の
端子１６ｉのみを接続し、他の端子Ｔｊ （ｊは１乃
至４、但しｊ＃ｉ）は非接続状態とする。
イ３−ｉおよび出データハイウェイ４−１をトラ／り回
路１５−１に接続する為には、端子板１３および１４の
端子１６ｉのみを接続し、他の端子Ｔｊ （ｊは１乃
至４、但しｊ＃ｉ）は非接続状態とする。
以上の説明から明らかな如く、従来あるデータハイウェ
イ選択回路においては、各トランク装置１−ｉが自装置
に割当てられた入データハイウェイ３−ｉおよび出デー
タハイウェイ４−ｉをトランク回路１５−１に接続する
為に、それぞれ端子板１３および１４を設け、それぞれ
異なる端子１６１のみを接続していた。その結果端子板
１３および１４、並びに端子１６ｉの接続作業を必要と
するのみならず、接続誤り等を発生する恐れもあった。
イ選択回路においては、各トランク装置１−ｉが自装置
に割当てられた入データハイウェイ３−ｉおよび出デー
タハイウェイ４−ｉをトランク回路１５−１に接続する
為に、それぞれ端子板１３および１４を設け、それぞれ
異なる端子１６１のみを接続していた。その結果端子板
１３および１４、並びに端子１６ｉの接続作業を必要と
するのみならず、接続誤り等を発生する恐れもあった。
（問題点を解決するための手段〕
前記問題点は、複数の装置にそれぞれｎ個のピンが一列
に配置された第一および第二のコネクタを設け、前記第
一のコネクタの第１乃至第ｎ（ｍ＜ｎ）ピンを自装置内
部へ接続し、該第一のコネクタの第ｎ＋１乃至第ｎピン
を前記第二のコネクタの第１乃至第ｎ −ｍピンに自装
置内で接続し、前記第二のコネクタの各ピンを隣接装置
の第一のコネクタの対応するピンに接続することにより
、前記複数の装置を縦続接続する０本のデータハイウェ
イからそれぞれｍ本のデータハイウェイを各装置に分配
することを特徴とする本発明により解決される。
に配置された第一および第二のコネクタを設け、前記第
一のコネクタの第１乃至第ｎ（ｍ＜ｎ）ピンを自装置内
部へ接続し、該第一のコネクタの第ｎ＋１乃至第ｎピン
を前記第二のコネクタの第１乃至第ｎ −ｍピンに自装
置内で接続し、前記第二のコネクタの各ピンを隣接装置
の第一のコネクタの対応するピンに接続することにより
、前記複数の装置を縦続接続する０本のデータハイウェ
イからそれぞれｍ本のデータハイウェイを各装置に分配
することを特徴とする本発明により解決される。
即ち本発明によれば、第一のコネクタから第二のコネク
タに接続する際に、隣接装置の第一のコネクタに接続さ
れるデータハイウェイが、第１乃至第ｍピンに常に自装
置内に接続されるｍ本のデータハイウェイが配置される
如く接続替えされる為、各装置とも同一構成で自装置に
接続するデータハイウェイを分配可能となり、各装置の
構成上の均一性が維持され、接続替え用の端子板および
接続作業も不要となり、また接続誤りの生ずる恐れも無
くなる。
タに接続する際に、隣接装置の第一のコネクタに接続さ
れるデータハイウェイが、第１乃至第ｍピンに常に自装
置内に接続されるｍ本のデータハイウェイが配置される
如く接続替えされる為、各装置とも同一構成で自装置に
接続するデータハイウェイを分配可能となり、各装置の
構成上の均一性が維持され、接続替え用の端子板および
接続作業も不要となり、また接続誤りの生ずる恐れも無
くなる。
以下、本発明の一実施例を図面により説明する。
第１図は本発明の一実施例によるデータハイウェイ選択
回路を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。
回路を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。
第１図においては、各トランク装置１−ｉの人力コネク
タ５および出力コネクタ８が第一のコネクタに、出力コ
ネクタ６および人力コネクタ７が第二のコネクタに相当
する。各コネクタ５乃至８のピン数ｎは４個、自装置内
部（トランク回路１５−１）へ接続するピン数ｍは１個
とする。また各トランク装置１−ｉの入力コネクタ５お
よび出力コネクタ８のピン９１がトランク回路１５−ｉ
に固定的に接続されており、第２図の如く端子板１３お
よび１４は設けられていない。また入力コネクタ５およ
び出力コネクタ８のピン９２乃至９４は、出力コネクタ
６および入力コネクタ７のピン１０１乃至１０３にそれ
ぞれ接続されている。
タ５および出力コネクタ８が第一のコネクタに、出力コ
ネクタ６および人力コネクタ７が第二のコネクタに相当
する。各コネクタ５乃至８のピン数ｎは４個、自装置内
部（トランク回路１５−１）へ接続するピン数ｍは１個
とする。また各トランク装置１−ｉの入力コネクタ５お
よび出力コネクタ８のピン９１がトランク回路１５−ｉ
に固定的に接続されており、第２図の如く端子板１３お
よび１４は設けられていない。また入力コネクタ５およ
び出力コネクタ８のピン９２乃至９４は、出力コネクタ
６および入力コネクタ７のピン１０１乃至１０３にそれ
ぞれ接続されている。
更にトランク装置１−１の出力コネクタ６および入力コ
ネクタ７の各ピン１０１乃至１０３は、それぞれ隣接装
置であるトランク装置１−（ｉ＋１）の入力コネクタ５
および出力コネクタ８の各ピン９１乃至９３に接続され
ている。
ネクタ７の各ピン１０１乃至１０３は、それぞれ隣接装
置であるトランク装置１−（ｉ＋１）の入力コネクタ５
および出力コネクタ８の各ピン９１乃至９３に接続され
ている。
かかる状態でトランク装置１−１の入力コネクタ５のビ
ン９１乃至９４に人データハイウェイ３−１乃至３−４
を接続し、また出力コネクタ８のピン９１乃至９４に出
データハイウェイ４−１乃至４−４を接続すると、入デ
ータハイウェイ３−１はトランク装置１−１の入力コネ
クタ５のピン９１を介してトランク回路１５−１に接続
され、入データハイウェイ３−２はトランク装置１−１
の人力コネクタ５のピン９２、出力コネクタ６のピン１
０１およびトランク装置１−２の人力コネクタ５のピン
９１を介してトランク回路１５−２に接続され、入デー
タハイウェイ３−３はトランク装置１−１の入力コネク
タ５のピン９３、出力コネクタ６のピン１０２、トラン
ク装置１−２の入力コネクタ５のピン９２、出力コネク
タ６のピン１０１およびトランク装置１−３の人力コネ
クタ５のピン９１を介してトランク回路１５−３に接続
され、入データハイウェイ３−４はトランク装置ｌ−１
の入力コネクタ５のピン９４、出力コネクタ６のピン１
０３、トランク装置１−２の入力コネクタ５のピン９３
、出力コネクタ６のピン１０２、トランク装置１−３の
入力コネクタ５のピン９２、出力コネクタ６のピン１０
１、トランク装置１−４の入力コネクタ５のピン９１を
介してトランク回路１５−４にそれぞれ接続される。
ン９１乃至９４に人データハイウェイ３−１乃至３−４
を接続し、また出力コネクタ８のピン９１乃至９４に出
データハイウェイ４−１乃至４−４を接続すると、入デ
ータハイウェイ３−１はトランク装置１−１の入力コネ
クタ５のピン９１を介してトランク回路１５−１に接続
され、入データハイウェイ３−２はトランク装置１−１
の人力コネクタ５のピン９２、出力コネクタ６のピン１
０１およびトランク装置１−２の人力コネクタ５のピン
９１を介してトランク回路１５−２に接続され、入デー
タハイウェイ３−３はトランク装置１−１の入力コネク
タ５のピン９３、出力コネクタ６のピン１０２、トラン
ク装置１−２の入力コネクタ５のピン９２、出力コネク
タ６のピン１０１およびトランク装置１−３の人力コネ
クタ５のピン９１を介してトランク回路１５−３に接続
され、入データハイウェイ３−４はトランク装置ｌ−１
の入力コネクタ５のピン９４、出力コネクタ６のピン１
０３、トランク装置１−２の入力コネクタ５のピン９３
、出力コネクタ６のピン１０２、トランク装置１−３の
入力コネクタ５のピン９２、出力コネクタ６のピン１０
１、トランク装置１−４の入力コネクタ５のピン９１を
介してトランク回路１５−４にそれぞれ接続される。
同様に出データハイウェイ４−１はトランク装置１−１
の出力コネクタ８のピン９１を介してトランク回路１５
−１に接続され、出データハイウェイ４−２はトランク
装置１−１の出力コネクタ８のピン９２、入力コネクタ
７のピン１０１およびトランク装置１−２の出力コネク
タ８のピン９１を介してトランク回路１５−２に接続さ
れ、出データハイウェイ４−３はトランク装置１−１の
出力コネクタ８のピン９３、人力コネクタ７のピン１０
２、トランク装置１−２の出力コネクタ８のピン９２、
入力コネクタ７のピン１０１およびトランク装置１−３
の出力コネクタ８のピン９１を介してトランク回路１５
−３に接続され、出データハイウェイ４−４はトランク
装置１−１の出力コネクタ８のピン９４、入力コネクタ
７のピン１０３、トランク装置１−２の出力コネクタ８
のピン９３、入力コネクタ７のピン１０２、トランク装
置１−３の出力コネクタ８のピン９２、入力コネクタ７
のピン１０１、トランク装置１−４の出力コネクタ８の
ピン９１を介してトランク回路１５−４にそれぞれ接続
される。
の出力コネクタ８のピン９１を介してトランク回路１５
−１に接続され、出データハイウェイ４−２はトランク
装置１−１の出力コネクタ８のピン９２、入力コネクタ
７のピン１０１およびトランク装置１−２の出力コネク
タ８のピン９１を介してトランク回路１５−２に接続さ
れ、出データハイウェイ４−３はトランク装置１−１の
出力コネクタ８のピン９３、人力コネクタ７のピン１０
２、トランク装置１−２の出力コネクタ８のピン９２、
入力コネクタ７のピン１０１およびトランク装置１−３
の出力コネクタ８のピン９１を介してトランク回路１５
−３に接続され、出データハイウェイ４−４はトランク
装置１−１の出力コネクタ８のピン９４、入力コネクタ
７のピン１０３、トランク装置１−２の出力コネクタ８
のピン９３、入力コネクタ７のピン１０２、トランク装
置１−３の出力コネクタ８のピン９２、入力コネクタ７
のピン１０１、トランク装置１−４の出力コネクタ８の
ピン９１を介してトランク回路１５−４にそれぞれ接続
される。
以上の説明から明らかな如く、本実施例によれば、各ト
ランク装置１−１７’）至１−４は同一構成を有してお
り、且つ端子板１３および１４（第２図）による接続を
行うこと無く、それぞれ割当てられた大データハイウェ
イ３−ｉおよび出データハイウェイ４−ｉが分配される
こととなり、構成の均一化が図られ、また接続作業も除
去され、また接続誤りの生ずる恐れも無くなる。
ランク装置１−１７’）至１−４は同一構成を有してお
り、且つ端子板１３および１４（第２図）による接続を
行うこと無く、それぞれ割当てられた大データハイウェ
イ３−ｉおよび出データハイウェイ４−ｉが分配される
こととなり、構成の均一化が図られ、また接続作業も除
去され、また接続誤りの生ずる恐れも無くなる。
なお、第１図はあく迄本発明の一実施例に過ぎず、例え
ば第一および第二のコネクタのビン数ｎおよび自装置内
に接続されるピン数ｍは図示されるものに限定されるこ
とは無く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。また本発明の対象とな
る装置はトランク装置に限定されぬことは言う迄も無い
。
ば第一および第二のコネクタのビン数ｎおよび自装置内
に接続されるピン数ｍは図示されるものに限定されるこ
とは無く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。また本発明の対象とな
る装置はトランク装置に限定されぬことは言う迄も無い
。
以上、本発明によれば、各装置の構成上の均一性が維持
され、接続替え用の端子板および接続作業も不要となり
、また接続誤りの生ずる恐れも無くなる。
され、接続替え用の端子板および接続作業も不要となり
、また接続誤りの生ずる恐れも無くなる。
第１図は本発明の一実施例によるデータハイウェイ選択
回路を示す図、第２図は従来あるデータハイウェイ選択
回路の一例を示す図である。 図において、■−１乃至１−４はトランク装置、２はネ
ットワーク、３−１乃至３−４は入データハイウェイ、
４−１乃至４−４は出データハイウェイ、５および７は
入力コネクタ、６および８は出力コネクタ、１３および
１４は端子板、１５−１乃至１５−４はトランク回路、
９１乃至９４および１０１乃至１０４はピン、１１１乃
至１１４および１２１乃至１２４は複式線、１６１乃至
１６１は端子、を示す。 第 １ 図
回路を示す図、第２図は従来あるデータハイウェイ選択
回路の一例を示す図である。 図において、■−１乃至１−４はトランク装置、２はネ
ットワーク、３−１乃至３−４は入データハイウェイ、
４−１乃至４−４は出データハイウェイ、５および７は
入力コネクタ、６および８は出力コネクタ、１３および
１４は端子板、１５−１乃至１５−４はトランク回路、
９１乃至９４および１０１乃至１０４はピン、１１１乃
至１１４および１２１乃至１２４は複式線、１６１乃至
１６１は端子、を示す。 第 １ 図
Claims (1)
- 複数の装置にそれぞれｎ個のピンが一列に配置された第
一および第二のコネクタを設け、前記第一のコネクタの
第１乃至第ｍ（ｍ＜ｎ）ピンを自装置内部へ接続し、該
第一のコネクタの第ｍ＋１乃至第ｎピンを前記第二のコ
ネクタの第１乃至第ｎ−ｍピンに自装置内で接続し、前
記第二のコネクタの各ピンを隣接装置の第一のコネクタ
の対応するピンに接続することにより、前記複数の装置
を縦続接続するｎ本のデータハイウェイからそれぞれｍ
本のデータハイウェイを各装置に分配することを特徴と
するデータハイウェイ選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27689084A JPS61154393A (ja) | 1984-12-27 | 1984-12-27 | デ−タハイウエイ選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27689084A JPS61154393A (ja) | 1984-12-27 | 1984-12-27 | デ−タハイウエイ選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61154393A true JPS61154393A (ja) | 1986-07-14 |
Family
ID=17575822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27689084A Pending JPS61154393A (ja) | 1984-12-27 | 1984-12-27 | デ−タハイウエイ選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154393A (ja) |
-
1984
- 1984-12-27 JP JP27689084A patent/JPS61154393A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038638A (en) | Efficient rearrangeable multistage switching networks | |
| US4821034A (en) | Digital exchange switch element and network | |
| EP0726528B1 (en) | Interconnection network for a multi-nodal data processing system | |
| US4725835A (en) | Time multiplexed bus matrix switching system | |
| JP2666533B2 (ja) | スイツチモジユール | |
| KR100367712B1 (ko) | 대규모상호접속스위치와그것에사용되는크로스바부품 | |
| US5566342A (en) | Scalable switch wiring technique for large arrays of processors | |
| US4862161A (en) | Three-stage coupling arrangement | |
| US7908422B2 (en) | System and method for a distributed crossbar network using a plurality of crossbars | |
| JPH02501788A (ja) | 組合わせ設計を用いて構成された再配置可能なマルチコネクション交換ネットワーク | |
| US3796848A (en) | Pin connector switch | |
| JPH06290157A (ja) | 網 | |
| EP0363822B1 (en) | Broadcast network | |
| JP2987659B2 (ja) | 通信端末、相互接続システム及び回線カード | |
| JPS61154393A (ja) | デ−タハイウエイ選択回路 | |
| US5396231A (en) | Modular communications interconnection | |
| CN108270698B (zh) | 基于crossbar非正交架构的交换机背板互联装置及方法 | |
| US3317897A (en) | Multi-stage switching network | |
| US5142686A (en) | Multiprocessor system having processors and switches with each pair of processors connected through a single switch using Latin square matrix | |
| US4049923A (en) | Switching network employing an improved interconnection | |
| US4023141A (en) | Efficient one-sided rearrangeable multistage switching network | |
| US3399380A (en) | Interconnection network | |
| JPH0318198A (ja) | 多段スイッチ装置 | |
| US3710030A (en) | Network interstage grading arrangement | |
| US3943299A (en) | Link network |