JPS61150479A - Nonlinear signal processor - Google Patents

Nonlinear signal processor

Info

Publication number
JPS61150479A
JPS61150479A JP59277107A JP27710784A JPS61150479A JP S61150479 A JPS61150479 A JP S61150479A JP 59277107 A JP59277107 A JP 59277107A JP 27710784 A JP27710784 A JP 27710784A JP S61150479 A JPS61150479 A JP S61150479A
Authority
JP
Japan
Prior art keywords
circuit
nonlinear
emphasis
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59277107A
Other languages
Japanese (ja)
Inventor
Shoichi Nishino
正一 西野
Seiichi Hashimoto
清一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59277107A priority Critical patent/JPS61150479A/en
Publication of JPS61150479A publication Critical patent/JPS61150479A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors

Abstract

PURPOSE:To obtain a nonlinear emphasis device and a nonlinear de-emphasis device which are quite different from each other just by changing the coefficient of a converting circuit and then to share other parts just with the replacement of a ROM when said both devices are applied to a VTR and the switching is carried out between NTSC and PAL systems. CONSTITUTION:A differential circuit 10 extracts the variation component per unit time of signals, and a delay circuit 14 delays the signal by a single unit time. The coefficient R is set for compression of the signal through a converting circuit 11. Then two nonlinear emphasis devices of different characteristics are obtained just by changing only the coefficient R of the circuit 11. Thus other component parts can be used in common. The circuit 11 is actually formed with a ROM. Then it is possible to obtain a nonlinear emphasis device coping with the NTSC and PAL systems just by using ROMs of different contents with other circuits used as conventional.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ(VTRと略す)等に
応用される非線形信号処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a nonlinear signal processing device applied to video tape recorders (abbreviated as VTR) and the like.

従来の技術 本発明者らは先に非線形信号処理装置として特願昭59
−191018号に示すものを提案している。
Prior art The inventors of the present invention previously filed a patent application in 1983 as a nonlinear signal processing device.
-191018 is proposed.

第3図はこの先に提案した非線形信号処理装置のブロッ
ク図を示すものであり、1は入力端子で、2は入力端子
1より得た信号の所定の時間当りの変化分を取り出す差
分回路である。3は信号の振幅をその振幅により非線形
に圧縮する変換回路、4は変換回路3の出力を所定の時
間遅延する遅延回路、6は差分回路2の出力と遅延回路
4の出力とを加えて変換回路3に導く第1の加算回路、
6は変換回路3の出力を所定の値で定数倍する乗算回路
、7は入力端子1より得られる信号に乗算回路6の出力
を加える第2の加算回路であり、8は出力端子である。
Figure 3 shows a block diagram of the nonlinear signal processing device proposed earlier. 1 is an input terminal, and 2 is a differential circuit that extracts the change per predetermined time in the signal obtained from input terminal 1. . 3 is a conversion circuit that nonlinearly compresses the amplitude of a signal according to its amplitude; 4 is a delay circuit that delays the output of conversion circuit 3 by a predetermined time; and 6 is a conversion circuit that adds the output of difference circuit 2 and the output of delay circuit 4. a first addition circuit leading to circuit 3;
6 is a multiplication circuit that multiplies the output of the conversion circuit 3 by a predetermined value, 7 is a second addition circuit that adds the output of the multiplication circuit 6 to the signal obtained from the input terminal 1, and 8 is an output terminal.

以上のように構成された非線形信号処理装置は一般に非
線形エンファシス装置と呼ばれるもので以後非線形エン
ファシス装置と呼ぶ。
The nonlinear signal processing device configured as described above is generally called a nonlinear emphasis device, and hereinafter referred to as a nonlinear emphasis device.

以下にその動作を離散時間システムを表わすZ変換式を
用いて説明する。
The operation will be explained below using a Z transformation formula representing a discrete time system.

まず差分回路2は、信号の1単位時間当りの変化分を取
り出し、遅延回路4は信号を1単位時間遅延するものと
する。まだ、変換回路3によって信号が圧縮される係数
をFとし、乗算回路6によって乗じられる乗数をAとす
る。ただし、変換回路3の係数Fは、変換回路3が入力
する信号の振幅がある基準値より小さい場合にはその値
は一定であるが、基準値より大きい振幅を持つ信号が入
力されればFの値が小さくなる。つまり入力される信号
の振幅が大きいほど圧縮する割合が大きいような非線形
圧縮を行えるように係数Fを設定する。
First, it is assumed that the difference circuit 2 extracts the amount of change in the signal per unit time, and the delay circuit 4 delays the signal by one unit time. Let F be the coefficient by which the signal is compressed by the conversion circuit 3, and A be the multiplier by which the signal is multiplied by the multiplication circuit 6. However, the coefficient F of the conversion circuit 3 is constant if the amplitude of the signal input to the conversion circuit 3 is smaller than a certain reference value, but if a signal with an amplitude larger than the reference value is input, the coefficient F becomes smaller. In other words, the coefficient F is set so that nonlinear compression can be performed such that the larger the amplitude of the input signal, the larger the compression ratio.

以上のことから第3図の従来の非線形エンファシス装置
について、1単位時間遅延をZ″′で表わす2変換式を
用いて伝達関数H(z)を求めると次式のようになる。
From the above, for the conventional nonlinear emphasis device shown in FIG. 3, the transfer function H(z) can be determined using a two-conversion formula in which one unit time delay is represented by Z''', as shown in the following formula.

ここで、この(1)式の右辺第2項は高域通過型フィル
タとなるので、H(z)は高域のみを強調するエンファ
シス装置として働く。また、このとき時定数はFにより
決まるがエンファシス量はA、Fにより決まる。今、差
分回路2については、それ自体が高域通過型フィルタで
あるが、入力信号の信号レベルとは無関係であるので、
信号レベルはそのまま変換回路3に伝わる。したがって
同じ周波数成分を持つ信号でもその信号レベルがある基
準より大きいものであると変換回路3の係数Fによって
より大きな圧縮率で圧縮される。つまり、第3図非線形
エンファシス装置は、低周波数領域の入力信号に対して
はその信号レベルに関係のない応答をするが、高周波数
領域の入力信号に対してはその信号レベルが大きいほど
エンファシス量が少ない応答をする非線形エンファシス
特性を示す。
Here, since the second term on the right side of equation (1) becomes a high-pass filter, H(z) works as an emphasis device that emphasizes only the high frequency range. Further, at this time, the time constant is determined by F, but the amount of emphasis is determined by A and F. Now, regarding the differential circuit 2, it is itself a high-pass filter, but since it is unrelated to the signal level of the input signal,
The signal level is transmitted to the conversion circuit 3 as is. Therefore, even if signals have the same frequency components, if the signal level is higher than a certain standard, the coefficient F of the conversion circuit 3 will compress the signal at a higher compression rate. In other words, the nonlinear emphasis device shown in Figure 3 responds to input signals in the low frequency range regardless of the signal level, but for input signals in the high frequency range, the greater the signal level, the greater the amount of emphasis. It shows a nonlinear emphasis characteristic with a small response.

次に変換回路3の係数Fと乗算回路6の乗数Aについて
説明する。
Next, the coefficient F of the conversion circuit 3 and the multiplier A of the multiplication circuit 6 will be explained.

高域のみを強調するエンファシス特性を2変換式では次
式で表わすことができる。
Emphasis characteristics that emphasize only the high frequency range can be expressed by the following equation using two conversion equations.

ここでP、Qはエンファシス特性の時定数およびエンフ
ァシス量によって決まる値である。これが非線形エンフ
ァシス特性では、エンファシス量ヲ決めるQばかりでは
なく時定数Pについても入力信号の信号レベルに対して
非線形に変化する。そこで(2)式を前記(1)式のよ
うに、ひとつの非線形な係数Fを使った構成で近似して
いる。つまり、(2)。
Here, P and Q are values determined by the time constant of the emphasis characteristic and the amount of emphasis. In the nonlinear emphasis characteristic, not only Q, which determines the amount of emphasis, but also the time constant P, change nonlinearly with respect to the signal level of the input signal. Therefore, equation (2) is approximated by a configuration using one nonlinear coefficient F, as in equation (1). In other words, (2).

(1)式より、PおよびQは、 P≧F            ・・・・・・・・・ 
(3)Q≧A@F           ・・・・・・
・・・ (4)と表わされるから、近似式としては、A
を定数として、 Q≧AψP            ・・・・・・・・
・ (5)となる。
From formula (1), P and Q are P≧F ・・・・・・・・・
(3) Q≧A@F ・・・・・・
... Since it is expressed as (4), as an approximate expression, A
With Q≧AψP as a constant, Q≧AψP ・・・・・・・・・
・(5) becomes.

以上のようにして、VTRに使用されている非線形エン
ファシス装置であるサブエンファシスはモトよす、サブ
エンファシスとメインエンファシスとの連結特性も前記
第3図の非線形エンファシス装置で実現している。
As described above, the sub-emphasis, which is a non-linear emphasis device used in a VTR, has achieved the connection characteristics between the sub-emphasis and the main emphasis with the non-linear emphasis device shown in FIG.

まだ、非線形エンファシス装置の逆特性を示す非線形デ
エンファシス装置の伝達関数H−1(z)は(1)式よ
り となるので、第3図の構成において第2の加算回路を入
力端子1より得られる信号から乗算回路6より得られる
信号を差し引く減算回路に置き換え、さらに変換回路3
の係数F′と乗算回路6の乗数A′を ぶ と選ゞことにより、第3図非線形エンファシス装置は非
線形デエンファシス装置としても動作する。
Still, the transfer function H-1(z) of the nonlinear de-emphasis device, which exhibits the inverse characteristics of the nonlinear emphasis device, is given by equation (1), so in the configuration shown in FIG. It is replaced with a subtraction circuit that subtracts the signal obtained from the multiplication circuit 6 from the signal obtained by the conversion circuit 3.
By selecting the coefficient F' of , and the multiplier A' of the multiplier circuit 6, the nonlinear emphasis device shown in FIG. 3 also operates as a nonlinear deemphasis device.

発明が解決しようとする問題点 しかしながら上記のような構成では、非線形エンファシ
ス装置の特性を異なった特性に換えたい場合には、変換
回路3の係数Fだけでなく乗算回路Aについても置き換
えなければならない。これは、VTRのエンファシスの
特性をNTSC方式とPAL方式などで切り換える時、
まだメインエンファシスのみの場合とサブエンファシス
とメインエンファシスを連結させた場合とを切り換える
時に第2図の構成では、変換回路3および乗算回路6を
各々2種類用意して切り換えねばならない。
Problems to be Solved by the Invention However, in the above configuration, if it is desired to change the characteristics of the nonlinear emphasis device to a different characteristic, not only the coefficient F of the conversion circuit 3 but also the multiplier circuit A must be replaced. . This is used when switching the VTR's emphasis characteristics between NTSC and PAL systems.
In the configuration shown in FIG. 2, when switching between only the main emphasis and the case where the sub-emphasis and main emphasis are connected, it is necessary to prepare two types of conversion circuits 3 and two types of multiplication circuits 6 and switch between them.

例t ば、メインエンファシスのみの特性Emo(z)
ト、サブエンファシスとメインエンファシスとの連結の
特性Em1(Z)とを前記(2)式より次の2式のよう
に表す。
For example, the main emphasis only characteristic Emo(z)
The characteristic Em1(Z) of the connection between the sub-emphasis and the main emphasis is expressed as the following two equations from equation (2) above.

この2式を前記(11式により係数Fおよび乗数Aを、
メインエンファシスのみの特性のときF。およびAo、
サブエンファシスとメインエンファシスとの連結の特性
のときFl  およびA、とすれば、となって、同じ構
成ではあるがF。、Fl まだはA。。
These two equations are described above (using equation 11, the coefficient F and the multiplier A are
F for main emphasis only characteristics. and Ao,
If Fl and A are the characteristics of the connection between the sub-emphasis and the main emphasis, then F, although they have the same configuration. , Fl Still A. .

A1を共用することができず、回路規模を縮少すること
ができないという問題点がある 問題点を解決するだめの手段 本発明は、入力信号の所定の時間当りの変化分を取り出
す差分回路と、信号の振幅をその振幅によって圧縮して
出力する変換回路と、信号を所定の値で定数倍する第1
の乗算回路と、この第1の乗算回路の出力と前記変換回
路の出力とを加える第1の加算回路と、この第1の加算
回路の出力を所定の時間遅延させる遅延回路と、前記差
分回路の出力にこの遅延回路の出力を加えて前記変換回
路および第1の乗算回路に導く第2の加算回路と、前記
変換回路の出力を所定の値で定数倍する第2の乗算回路
と、この第2の乗算回路の出力と前記差分回路に入力さ
れた信号とを算術演算して出力する算術演算回路とを備
えた非線形信号処理装置である。
Means for solving the problem that A1 cannot be shared and the circuit scale cannot be reduced.The present invention provides a differential circuit that extracts changes in an input signal per predetermined time. , a conversion circuit that compresses the amplitude of the signal by the amplitude and outputs the compressed signal, and a first circuit that multiplies the signal by a constant by a predetermined value.
a multiplication circuit, a first addition circuit that adds the output of the first multiplication circuit and the output of the conversion circuit, a delay circuit that delays the output of the first addition circuit for a predetermined time, and the difference circuit. a second adder circuit which adds the output of this delay circuit to the output of the converter circuit and guides it to the converter circuit and the first multiplier circuit; a second multiplier circuit which multiplies the output of the converter circuit by a constant by a predetermined value; The nonlinear signal processing device includes an arithmetic operation circuit that performs arithmetic operations on the output of the second multiplication circuit and the signal input to the difference circuit and outputs the result.

作  用 本発明は前記した構成により、非線形な係数を乗じた信
号と一定数倍した信号とを加えた信号を遅延回路を介し
てフィードバックさせることにより、他の構成はそのま
まで非線形な係数のみを切り換えるだけで、異なったふ
たつの非線形エンファシス特性、まだ異なったふたつの
非線形デエンファシス特性を得ることができるので、V
TRのNTSCとPALの方式の切り換えや、メインエ
ンファシスのみの特性とメインエンファシスとサブエン
ファシスとの連結特性の切り換えなどの時に利用すれば
、共有する個所が多くて回路規模の小さい非線形信号処
理装置が実現できる。
Effect The present invention uses the above-described configuration to feed back a signal obtained by adding a signal multiplied by a nonlinear coefficient and a signal multiplied by a certain number through a delay circuit, thereby allowing only the nonlinear coefficient to be processed while the other configurations remain unchanged. Just by switching, you can obtain two different nonlinear emphasis characteristics and two different nonlinear deemphasis characteristics, so V
If you use it when switching between NTSC and PAL systems in a TR, or switching between main emphasis only characteristics and main emphasis and sub-emphasis connection characteristics, you can use a nonlinear signal processing device with many common parts and a small circuit size. realizable.

実施例 第1図は本発明の第1の実施例における非線形信号処理
装置のブロック図を示すものである。第1図において、
9は入力端子であり、1oは入力端子9より得だ信号の
所定の時間当りの変化分を取り出す差分回路である。1
1は信号の振幅をその振幅によって圧縮して出力する変
、換回路、12は信号を所定の値で定数倍する第1の乗
算回路、13は第1の乗算回路12の出力と変換回路1
1の出力とを加える第1の加算回路、14は第1の第1
の乗算回路12とに導く第2の加算回路、16は変換回
路11の出力を所定の値で定数倍する第2の乗算回路、
17は第2の乗算回路16の出力を前記入力端子9より
得られる信号に加える第3の加算回路であり、18は出
力端子である。
Embodiment FIG. 1 shows a block diagram of a nonlinear signal processing apparatus in a first embodiment of the present invention. In Figure 1,
Reference numeral 9 represents an input terminal, and 1o represents a differential circuit which extracts a change in the signal obtained from the input terminal 9 per predetermined time. 1
1 is a conversion circuit that compresses the amplitude of a signal by the amplitude and outputs it; 12 is a first multiplication circuit that multiplies the signal by a predetermined value; and 13 is the output of the first multiplication circuit 12 and the conversion circuit 1.
a first adder circuit which adds the output of the first adder;
16 is a second multiplication circuit that multiplies the output of the conversion circuit 11 by a constant by a predetermined value;
17 is a third addition circuit that adds the output of the second multiplication circuit 16 to the signal obtained from the input terminal 9; 18 is an output terminal.

以上のように構成された本実施例の非線形信号処理装置
は一般に非線形エンファシス装置と呼ばれており以下非
線形エンファシス装置としてその動作を説明する。
The nonlinear signal processing device of this embodiment configured as described above is generally called a nonlinear emphasis device, and its operation will be described below as the nonlinear emphasis device.

まず、差分回路10は信号の1単位時間当りの変化分を
取り出し、遅延回路14は信号を1単位時間遅延するも
のとする。まだ、変換回路11によって信号が圧縮され
る係数をRとし、第1の乗算回路12によって乗じられ
る乗数をB、第2の乗算回路16で乗じられる乗数をC
とする。ここで、第1図の非線形エンファシス装置の伝
達関数G(z)は、以上のR,B、  Cおよびz−1
を使ってZ変換式で表すと次式のようになる。
First, it is assumed that the difference circuit 10 extracts a change in the signal per unit time, and the delay circuit 14 delays the signal by one unit time. Let R be the coefficient by which the signal is compressed by the conversion circuit 11, B be the multiplier multiplied by the first multiplication circuit 12, and C be the multiplier multiplied by the second multiplication circuit 16.
shall be. Here, the transfer function G(z) of the nonlinear emphasis device in FIG.
When expressed in the Z transformation formula using , it becomes as follows.

この(9)式の右辺第2項は高域通過形フィルタとなる
ので、G(z)は高域のみを強調するエンファシス特性
を示しており、その時定数はB+Rに、エンファシス量
はC−Hによって決まる。また、差分回路10について
はそれ自体が高域通過型フィルタであるが、入力信号の
信号レベルとは無関係であるから、入力信号の信号レベ
ルがそのまま変換回路11に導かれると考えられるので
同じ周波数成分を持つ信号でもその信号レベルがある基
準よりも太きいものであると変換回路11の係数Hによ
ってより大きな圧縮率で圧縮される。つまり、第1図の
実施例では、前述した第3図従来の非線形エンファシス
装置ト同等の非線形エンファシス特性を示す。
Since the second term on the right side of equation (9) is a high-pass filter, G(z) exhibits an emphasis characteristic that emphasizes only the high frequency range, and its time constant is B+R and the amount of emphasis is C-H. Determined by Further, although the differential circuit 10 itself is a high-pass filter, it is unrelated to the signal level of the input signal, so it is thought that the signal level of the input signal is directly guided to the conversion circuit 11, so the frequency is the same. Even if a signal has a component, if the signal level is thicker than a certain standard, the coefficient H of the conversion circuit 11 compresses the signal at a higher compression rate. That is, the embodiment shown in FIG. 1 exhibits nonlinear emphasis characteristics equivalent to the conventional nonlinear emphasis device shown in FIG. 3 described above.

高域のみを強調するエンファシス特性は前述の(2)式
によって表されるが、その時定数およびエンファシス量
を決めるPおよびQは、第1図の実施例において前記0
3式のR,B、  Cを用いて、P主B+R・・・・・
・・・・ aa QミC@R・・・・・・・・・ αQ として表わされるので、近似式としては、B、  Cを
定数として Q主CP = BC・則・・・・・ α・となる。以上
から非線形特性は、係数Rにより近似されるが、係数R
が信号レベルによって変化する非線形な係数ではなく、
常に一定の値であるならば、第1図の非線形エンファシ
ス装置は入力信号の信号レベルに関係なく高域のみを強
調する、いわば線形エンファシス装置として働くことは
明らかである。
The emphasis characteristic that emphasizes only the high frequency range is expressed by the above-mentioned equation (2), and P and Q, which determine the time constant and the amount of emphasis, are
Using the three formulas R, B, and C, P main B + R...
・・・・・・ aa QmiC@R・・・・・・・・・ αQ Therefore, as an approximate formula, with B and C as constants, Q-principal CP = BC・Rule・・・・ α・becomes. From the above, the nonlinear characteristics are approximated by the coefficient R, but the coefficient R
is not a nonlinear coefficient that changes depending on the signal level, but
If the value is always constant, it is clear that the nonlinear emphasis device shown in FIG. 1 works as a so-called linear emphasis device that emphasizes only the high frequency range regardless of the signal level of the input signal.

次に、第1図の実施例において非線形エンファシス特性
を異なった特性に換える場合を考える。
Next, consider a case where the nonlinear emphasis characteristic in the embodiment shown in FIG. 1 is replaced with a different characteristic.

今、異なったふたつの特性を示す伝達関数を、前述(9
)、00式のKmo(z) 、  Eml(z))を使
う。第1図の実施例の係数R9乗数BおよびCの(9)
式に対する値をそれぞれRo、Bo、C0とし、00式
に対する値をR,、B1.C1とすれば、α0式の近似
式により(1も69式から Po?Bo+Ro         ・・・・・・・・
・ αηQoミCO・Ro         ・・・・
・・・・・ (至)P1ミB1+R1・・・・・・・・
・ α9Q1ミC1・R1,、、、、、、、、翰と近似
できる。ただし、00式より、Bo、C0゜B1.C1
は定数でR8,R1が非線形な係数になっている。
Now, let us consider the transfer functions that exhibit two different characteristics as described above (9
), Kmo(z), Eml(z)) of the 00 formula are used. (9) of the coefficient R9 multiplier B and C of the embodiment of FIG.
The values for the equations are Ro, Bo, C0, respectively, and the values for the 00 equation are R,, B1 . If it is C1, then by the approximation formula of α0 formula (1 is also Po?Bo+Ro from formula 69...
・αηQo みCO・Ro ・・・・
...... (To) P1 Mi B1 + R1...
・It can be approximated as α9Q1miC1・R1, , , , , , . However, from formula 00, Bo, C0°B1. C1
is a constant, and R8 and R1 are nonlinear coefficients.

次に、αη〜(1)式において、RoおよびR1をとす
ると、Bo、C0およびB1.C1はαη〜(イ)式よ
りが得られ、結果、次の2式を得る。
Next, in formula αη~(1), let Ro and R1 be Bo, C0 and B1. C1 is obtained from αη~(a) formula, and as a result, the following two formulas are obtained.

Bo=B1           ・・・・・・・・・
 ■Co=C1・・・・・・・・・ (2)以上の結果
から、第1図の実施例の非線形エンファシス装置の構成
では、ふたつの異なった特性を示す非線形エンファシス
装置を、変換回路11の係数Rだけを換えることにより
実現できて、その他の構成を共有することができる。特
にVTRにおいては、テレビジョン信号にNTSCやP
AL方式などがあり、その信号処理部に非線形エンファ
シス装置が利用されている。その非線形エンファシス特
性に第1図本発明の実施例を使用すれば、変換回路11
は実際にはROM(IJ−ド・オンリー・メモリ)によ
って実現できるので、他の回路はそのま壕で内容の異な
ったROMを使用するだけで、NTSCとPALなどに
対応する非線形エンファシス装置が構成できる。
Bo=B1 ・・・・・・・・・
■Co=C1... (2) From the above results, in the configuration of the nonlinear emphasis device of the embodiment shown in FIG. This can be realized by changing only the coefficient R of , and the other configurations can be shared. Especially for VTRs, the television signal is NTSC or P.
There are AL systems, etc., in which a nonlinear emphasis device is used in the signal processing section. If the embodiment of the present invention shown in FIG. 1 is used for the nonlinear emphasis characteristic, the conversion circuit 11
can actually be realized using a ROM (IJ-only memory), so by simply using a ROM with different contents and leaving the other circuits as they are, a nonlinear emphasis device compatible with NTSC and PAL can be configured. can.

次に非線形デエンファシス装置について考える。Next, consider the nonlinear de-emphasis device.

非線形デエンファシスの特性は、非線形エンファシス特
性の逆特性であるので、前述α3式の第1図非線形エン
ファシス装置の伝達関数G(z)に対する逆特性を示す
伝達関数G””’(z)は、・・・・・・・・・  翰 となる。この翰式の特性が示す非線形デエンフ装置き換
え、さらに変換回路11の係数R′と第2の乗算回路1
6の乗数C′を とすることにより実現できる。このとき乗算回路12の
乗数Bは非線形エンファシス装置と非線形デエンファシ
ス装置とでは等しくなる。
Since the characteristics of nonlinear de-emphasis are the inverse characteristics of the nonlinear emphasis characteristics, the transfer function G''''(z) showing the inverse characteristics to the transfer function G(z) of the nonlinear emphasis device in FIG.・・・・・・・・・ It becomes a kan. In addition to the nonlinear de-emphasis replacement indicated by the characteristics of this Kan type, the coefficient R' of the conversion circuit 11 and the second multiplier circuit 1
This can be realized by setting the multiplier C' of 6 to be C'. At this time, the multiplier B of the multiplier circuit 12 is equal for the nonlinear emphasis device and the nonlinear deemphasis device.

以上第1図の実施例について説明したが、前記した係数
や乗数などが負数となることもありうる。
Although the embodiment of FIG. 1 has been described above, the coefficients, multipliers, etc. described above may be negative numbers.

その時、変換回路11についてはROMにより実現され
るため比較的容易であるが、乗算回路では回路を追加す
る必要がある場合もある。そのため、非線形エンファシ
ス装置として動作させる場合でも前記第3の加算回路1
7を減算回路に置き換えることも十分考えられることで
あり、容易なことである。このことは非線形デエンファ
シス装置についても同等のことが言える。
At this time, the conversion circuit 11 is relatively easy to implement because it is implemented using a ROM, but it may be necessary to add a circuit to the multiplication circuit. Therefore, even when operating as a nonlinear emphasis device, the third adder circuit 1
It is quite conceivable and easy to replace 7 with a subtraction circuit. The same can be said of nonlinear de-emphasis devices.

第2図は本発明の第2の実施例における非線形信号処理
装置の変換回路の構成を示したブロック図であり、前記
第1図の第1の実施例である非線形エンファシス装置の
構成で変換回路11を第2図の変換回路で置き換えた構
成が第2の実施例となる。第2図において、19は変換
回路の入力端子であり、2oは入力端子19から得られ
る信号をその振幅によって非線形に圧縮する非線形回路
、21は入力端子19から得られる信号を所定の値で定
数倍する乗算回路、22は非線形回路20と乗算回路2
1のふたつの出力のうち一方を選択するスイッチであり
、23はこの変換回路の出力端子である。
FIG. 2 is a block diagram showing the configuration of a conversion circuit of a nonlinear signal processing device according to a second embodiment of the present invention. A configuration in which 11 is replaced with the conversion circuit shown in FIG. 2 constitutes the second embodiment. In FIG. 2, 19 is an input terminal of the conversion circuit, 2o is a nonlinear circuit that nonlinearly compresses the signal obtained from the input terminal 19 according to its amplitude, and 21 is a constant for the signal obtained from the input terminal 19 at a predetermined value. A multiplication circuit 22 is a nonlinear circuit 20 and a multiplication circuit 2.
1 is a switch for selecting one of the two outputs, and 23 is an output terminal of this conversion circuit.

以上のような構成において、スイッチ22を非線形回路
20側にすれば特性は非線形エンファシス特性を示し、
乗算回路21側にすれば特性は線形なエンファシス特性
を示す。これをVTRのメインエンファシスとサブエン
ファシスに利用する。
In the above configuration, when the switch 22 is set to the nonlinear circuit 20 side, the characteristic shows a nonlinear emphasis characteristic,
When applied to the multiplier circuit 21 side, the characteristic exhibits a linear emphasis characteristic. This is used for the main emphasis and sub-emphasis of the VTR.

まずスイッチ22が非線形回路20側にある時のξマ 路21側にある時の特性をメインエンファシスのみの特
性に合うように前記QB−(至)式を使い係数および乗
数を設定する。その結果V T R’のエンファシス%
tl:してメインエンファシスとサブエンファシスの連
結特性とメインエンファシスのみの特性との切り換えが
前記スイッチ22の切り換えのみで行なえる。
First, coefficients and multipliers are set using the QB-(to) formula so that the characteristics when the switch 22 is on the nonlinear circuit 20 side and on the ξ path 21 side match the characteristics of only the main emphasis. As a result, VTR' emphasis%
tl: Switching between the combined characteristics of the main emphasis and sub-emphasis and the characteristics of only the main emphasis can be performed only by switching the switch 22.

また、第1図の変換回路11を第2図の変換回路で置き
換え、第1図の第3の加算回路17を減算回路に置き換
えた構成によれば、第2図非線形回路20の係数9乗算
回路21の乗数および第1図第2の乗算回路16の係数
を、前記(7)、0→式に従って設定することにより前
記第2図の変換回路を使った非線形エンファシス装置の
逆特性を示すスイッチエンファシスとサブエンファシス
の連結特性とメインエンファシスのみの特性との切り換
えが行なえる非線形デエンファシス装置が構成できる。
Moreover, according to the configuration in which the conversion circuit 11 in FIG. 1 is replaced with the conversion circuit in FIG. 2, and the third addition circuit 17 in FIG. A switch that exhibits the inverse characteristics of the nonlinear emphasis device using the conversion circuit shown in FIG. 2 by setting the multiplier of the circuit 21 and the coefficient of the second multiplication circuit 16 of FIG. A nonlinear de-emphasis device can be constructed that can switch between the combined characteristics of emphasis and sub-emphasis and the characteristics of only main emphasis.

以上第2図の変換回路を構成することにより、メインエ
ンファシスの特性ドメインエンファシスとサブエンファ
シスの連結特性、またメインデエ線形な特性をより小さ
な回路規模で切り換えられるので非常に有効であるが、
第2図変換回路で乗算回路21を非線形回路20とは異
なった特性をもつ非線形回路に置き換えることによって
、前記した第1図実施例で述べたようにNTSCとPA
Lに対応する非線形エンファシス装置や非線形デエンフ
7シス装置をスイッチで切り換えられるように構成する
ことも容易である。
By configuring the conversion circuit shown in Fig. 2 above, it is very effective because the connection characteristics of the main emphasis characteristic domain emphasis and sub-emphasis, and the linear characteristics of the main domain can be switched with a smaller circuit scale.
By replacing the multiplier circuit 21 with a nonlinear circuit having different characteristics from the nonlinear circuit 20 in the conversion circuit shown in FIG.
It is also easy to configure the nonlinear emphasis device and nonlinear de-emphasis device corresponding to L to be switched by a switch.

また、非線形回路20の係数やその他の乗算回路の乗数
が負の数となる場合については、前記第1図の実施例に
おいて説明したように、非線形エンファシス装置として
動作する時でも前記第3の加算回路17が減算回路に置
き換えられてもよく、またその逆のことが本実施例が非
線形デエンファシス装置として動作する場合においても
言える。
Furthermore, in the case where the coefficients of the nonlinear circuit 20 and the multipliers of other multiplication circuits are negative numbers, as explained in the embodiment of FIG. The circuit 17 may be replaced by a subtraction circuit, and vice versa if the embodiment operates as a non-linear de-emphasis device.

なお、最後に、本発明の第1図の構成において差分回路
10を信号の1単位時間当りの変化分を取り出し、遅延
回路14を1単位時間遅延するとしたが、これらを2単
位時間当りの変化分を取り出す差分回路10,2単位時
間遅延する遅延回路14としても、またこれらが2単位
時間より大きな時間におよんでも、伝達関数が近似すべ
き特性を示すように変換回路の係数や乗算回路の乗数を
設定すれば、全く同じ構成で非線形信号処理装置が実現
できる。さらに、変換回路や乗算回路、その他の回路に
ついて実際の回路の演算スピードの点で本発明の、実施
例の構成に余分な遅延回路が挿入されたとしても、結果
的にその装置の伝達関数が前記α4式のG(z)、およ
び四式のG−1(→となるならば、ディジタル信号処理
技術の上で、本発明の構成と同一の非線形信号処理装置
であることは明らかなことである。
Finally, in the configuration of FIG. 1 of the present invention, the difference circuit 10 extracts the change per unit time of the signal and the delay circuit 14 is set to delay the signal by 1 unit time, but these changes are calculated as the change per 2 unit time. Even if the differential circuit 10 takes out the minute, the delay circuit 14 delays 2 unit times, and even if these extend over a time longer than 2 units, the coefficients of the conversion circuit and the multiplication circuit are adjusted so that the transfer function shows the characteristics to be approximated. By setting the multiplier, a nonlinear signal processing device can be realized with exactly the same configuration. Furthermore, even if an extra delay circuit is inserted into the configuration of the embodiment of the present invention in terms of the calculation speed of the actual circuit with respect to the conversion circuit, multiplication circuit, and other circuits, the transfer function of the device will eventually change. If G(z) of the α4 formula and G-1 of the fourth formula (→), it is clear that the nonlinear signal processing device has the same configuration as the present invention in terms of digital signal processing technology. be.

発明の詳細 な説明したように、本発明によれば、変換回路の係数を
換えるだけで、全く異なったふたつの非線形エンファシ
ス特性を実現でき、さらにそれらふたつの特性の逆特性
である非線形デエンフ7シス装置も実現できるので、本
発明をVTRに利用すればNTSCとPALO方式を切
り換える際には、変換回路として実装されるROMを取
り換えるだけで他の部分が共通となるので実用的効果は
大きい。さらに、変換回路を非線形係数と一定乗数を切
り換えて信号に乗じるように構成すれば、VTRのメイ
ンエンファシスとサブエンファシスのふたつの回路を本
発明の構成で実現でき、また、それらの逆特性であるス
イッチエンファシスとサブエンファシスのふたつの回路
も同じ構成で実現できる。結果、装置をIC化した場合
には回路を共有できるので回路規模の大幅な縮少が可能
となりその実用的効果は非常に大きいものである。
As described in detail, according to the present invention, two completely different nonlinear emphasis characteristics can be realized by simply changing the coefficients of the conversion circuit, and a nonlinear de-emphasis characteristic, which is the opposite characteristic of these two characteristics, can be realized. Since the present invention can also be realized in a VTR, when switching between the NTSC and PALO systems, all that is required is to replace the ROM mounted as a conversion circuit, and the other parts become common, which has a great practical effect. Furthermore, by configuring the conversion circuit to switch between a nonlinear coefficient and a constant multiplier and multiply the signal, it is possible to realize two circuits for a VTR's main emphasis and sub-emphasis with the configuration of the present invention. Two circuits, switch emphasis and sub-emphasis, can also be realized with the same configuration. As a result, when the device is integrated into an IC, the circuit can be shared, and the circuit scale can be significantly reduced, which has a very large practical effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明における一実施例の非線形信号処理装置
のブロック図、第2図は本発明の他の実施例の非線形信
号処理装置に使われる変換回路のブロック図、第3図は
先に提案した非線形信号処理装置のブロック図である。 10・・・・・・差分回路、11・・・・・・変換回路
、12゜16.21・・・・・・乗算回路、13,15
.17・・・・・・加算回路、14・・・・・・遅延回
路、20・・・・・・非線形回路、22・・・・・・ス
イッチ。
FIG. 1 is a block diagram of a nonlinear signal processing device according to one embodiment of the present invention, FIG. 2 is a block diagram of a conversion circuit used in a nonlinear signal processing device according to another embodiment of the present invention, and FIG. 3 is a block diagram of a nonlinear signal processing device according to another embodiment of the present invention. FIG. 2 is a block diagram of the proposed nonlinear signal processing device. 10...Differential circuit, 11...Conversion circuit, 12゜16.21...Multiplication circuit, 13,15
.. 17...Addition circuit, 14...Delay circuit, 20...Nonlinear circuit, 22...Switch.

Claims (4)

【特許請求の範囲】[Claims] (1)入力信号の所定の時間当りの変化分を取り出す差
分回路と、信号の振幅をその振幅によって非線形に圧縮
して出力する変換回路と、信号を所定の値で定数倍する
第1の乗算回路と、前記変換回路の出力と第1の乗算回
路の出力とを加える第1の加算回路と、この第1の加算
回路の出力を所定の時間遅延させる遅延回路と、この遅
延回路の出力を前記差分回路の出力に加えて前記変換回
路と第1の乗算回路に導く第2の加算回路と、前記変換
回路の出力を所定の値で定数倍する第2の乗算回路と、
この第2の乗算回路の出力を前記差分回路に入力した入
力信号とを算術演算して出力する算術演算回路とを備え
たことを特徴とする非線形信号処理装置。
(1) A difference circuit that extracts the change in the input signal per predetermined time, a conversion circuit that nonlinearly compresses the amplitude of the signal according to the amplitude and outputs it, and a first multiplication that multiplies the signal by a constant by a predetermined value. a first addition circuit that adds the output of the conversion circuit and the output of the first multiplication circuit; a delay circuit that delays the output of the first addition circuit for a predetermined time; a second addition circuit that leads the output of the difference circuit to the conversion circuit and the first multiplication circuit; a second multiplication circuit that multiplies the output of the conversion circuit by a constant by a predetermined value;
A nonlinear signal processing device comprising: an arithmetic operation circuit that performs an arithmetic operation on the output of the second multiplication circuit and the input signal input to the difference circuit and outputs the result.
(2)算術演算回路が、差分回路に入力した入力信号に
第2の乗算回路の出力を加えて出力する加算回路で構成
したことを特徴とする特許請求の範囲第1項記載の非線
形信号処理装置。
(2) The nonlinear signal processing according to claim 1, wherein the arithmetic operation circuit is constituted by an addition circuit that adds the output of the second multiplication circuit to the input signal input to the difference circuit and outputs the result. Device.
(3)算術演算回路が、差分回路に入力した入力信号か
ら第2の乗算回路の出力を差し引いて出力する減算回路
で構成したことを特徴とする特許請求の範囲第1項記載
の非線形信号処理装置。
(3) The nonlinear signal processing according to claim 1, wherein the arithmetic operation circuit is constituted by a subtraction circuit that subtracts the output of the second multiplication circuit from the input signal input to the difference circuit and outputs the result. Device.
(4)変換回路が、変換回路に入力される信号をその振
幅によって非線形に圧縮して出力する非線形回路と、変
換回路に入力される信号を所定の値で定数倍する乗算回
路と、この非線形回路の出力と乗算回路の出力のうち一
方を選んで変換回路の出力とするスイッチとで構成され
たことを特徴とする特許請求の範囲第1項、第2項、ま
たは第3項に記載の非線形信号処理装置。
(4) The conversion circuit includes a nonlinear circuit that nonlinearly compresses the signal input to the conversion circuit according to its amplitude and outputs it, a multiplication circuit that multiplies the signal input to the conversion circuit by a constant by a predetermined value, and this nonlinear circuit. Claims 1, 2, or 3, characterized in that the converter is comprised of a switch that selects one of the output of the circuit and the output of the multiplier circuit and outputs the output of the conversion circuit. Nonlinear signal processing device.
JP59277107A 1984-12-24 1984-12-24 Nonlinear signal processor Pending JPS61150479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59277107A JPS61150479A (en) 1984-12-24 1984-12-24 Nonlinear signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59277107A JPS61150479A (en) 1984-12-24 1984-12-24 Nonlinear signal processor

Publications (1)

Publication Number Publication Date
JPS61150479A true JPS61150479A (en) 1986-07-09

Family

ID=17578876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59277107A Pending JPS61150479A (en) 1984-12-24 1984-12-24 Nonlinear signal processor

Country Status (1)

Country Link
JP (1) JPS61150479A (en)

Similar Documents

Publication Publication Date Title
EP0555092B1 (en) Improvements in and relating to digital filters
KR910004310B1 (en) Digital signal separating filter
JPH09167944A (en) Equalizer of digitized signal
US4700389A (en) Stereo sound field enlarging circuit
US4597011A (en) Digital filter for the luminance channel of a color-television set
JPS63121325A (en) Variable signal filter circuit network
JPS61150479A (en) Nonlinear signal processor
US4635119A (en) Integrated circuit of a digital filter for the luminance channel of a color-television receiver
KR960016852B1 (en) Motion adaptive chrominance processing circuit
US5602762A (en) Digital sample rate conversion
JPS5994986A (en) Chroma signal integrated digital filter
US4633225A (en) Impedance line matching device using feedback
JP3045244B2 (en) Video signal compression circuit
US4571620A (en) Luminance peaking filter for use in digital video signal processing systems
JPS6145407B2 (en)
JP2590291B2 (en) Switching IIR filter
KR0135829B1 (en) Digital nonlinear emphasis circuit
KR910002603B1 (en) Digital non-linear emphasis/de-emphasis apparatus
JPS621379A (en) Video signal processing device
JP2789601B2 (en) Nonlinear signal processor
GB1195548A (en) Improvements in or relating to Arrangements for Selecting a Component of an Input Signal Applied Thereto
KR960011420B1 (en) Complex filter
JPH0346161A (en) Non-linear de-emphasis circuit
JPS60197088A (en) Processing circuit of color video signal
JPS63220484A (en) Digital signal processor