JPS61150079A - Area measuring method - Google Patents

Area measuring method

Info

Publication number
JPS61150079A
JPS61150079A JP59278904A JP27890484A JPS61150079A JP S61150079 A JPS61150079 A JP S61150079A JP 59278904 A JP59278904 A JP 59278904A JP 27890484 A JP27890484 A JP 27890484A JP S61150079 A JPS61150079 A JP S61150079A
Authority
JP
Japan
Prior art keywords
area
data
counter
optical
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59278904A
Other languages
Japanese (ja)
Other versions
JPH0510710B2 (en
Inventor
Yoshimasa Fujiwara
祥雅 藤原
Hiroshi Ohashi
大橋 広
Chikao Matsuo
至生 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP59278904A priority Critical patent/JPS61150079A/en
Publication of JPS61150079A publication Critical patent/JPS61150079A/en
Publication of JPH0510710B2 publication Critical patent/JPH0510710B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To speed up a processing by specifying the address of a storage cell in a preset area where the tested subject of an optical RAM is image-formed, reading sequentially the output of the storage cell and counting the number of storage cells for exceeding a preset discriminating level. CONSTITUTION:Prior to measuring the area of a picture stored in the optical RAM34, a horizontal scan parameter is stored in a table memory 12 based on the data of a CPU, and an activating signal activates a pulse generator circuit 6. In correspondence to an output from an address counter 9 and the output of a decoder 13, four types of data Li, Di, Xi, and Yi, on the horizontal scan parameter from the table memory 12 are set to latch circuits 20 and 22 and counters 21 and 23, respectively. Afterward, a pulse generator circuit 7 is activated in accordance with a set completion signal from the decoder 13, and a drive circuit 35 scans the optical RAM34 at a high speed. On the basis of the horizontal scan parameter picture data in a measurement area70, which is read out of the optical RAM34, is given to an area counter 4, and the white point of the picture data is measured, thereby inputting the result to the CPU.

Description

【発明の詳細な説明】 技術分野 本発明は、対象物の画像データから、その特徴部分を抽
出し、判定・判別を行なうための面積計測方法に関する
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to an area measuring method for extracting characteristic portions of an object from image data and performing judgment and discrimination.

背景技術 従来、画像上の被検出物体の面積計測方法としては0画
像メモリに一旦格納された画像データをcpu  (中
央処理装置)が所定の測定エリア内の画像データを読出
して計測する方法や■ハード的に設定された測定エリア
内の画像データがカメラから送られて来るときのみカウ
ンタを動作させて白点の1ll−数を行なう方法があっ
た。
BACKGROUND ART Conventionally, methods for measuring the area of an object to be detected on an image include a method in which a CPU (central processing unit) reads out image data in a predetermined measurement area from image data once stored in an image memory and measures the area; There has been a method in which a counter is operated to count the white points only when image data within a measurement area set in hardware is sent from a camera.

第1の先行技術では、面積計測方法工177を比較的自
由に設定できるが、一旦画像データをメモリに取込んで
から個々に計数するために画像処理に時間がかかる。*
た画像メモリが必要なため、構成が複雑で高コストにな
るという問題点があった。またtJ&2の先行技術では
、画像データの読み取りと計数が同時に行なわれるので
高速ではあるが、比較的単純な形状の測定エリアしか設
定できない、また画像メモリは必要でなくなるが、測定
エリアの数に応じてアドレス判別用コンパレータ及び面
積カウンタが必要となり、このため構成は複雑となり、
また高コストとなる。
In the first prior art, the area measurement method 177 can be set relatively freely, but it takes time to process the image because it is counted individually after the image data is loaded into the memory. *
Since this method requires a separate image memory, there are problems in that the configuration is complicated and the cost is high. In addition, with the prior art of tJ&2, reading and counting of image data are performed simultaneously, so it is fast, but it is only possible to set measurement areas with relatively simple shapes, and image memory is no longer required, but it depends on the number of measurement areas. Therefore, a comparator for address discrimination and an area counter are required, which makes the configuration complicated.
Moreover, the cost is high.

目    的 本発明の目的は、上述の技術課題を解決し、複雑な形状
の測定エリア内での面積計測を行なうことができ、これ
によってデータ処理の高速化を図ることができるように
した画像計測方法を提供することである。
Purpose The purpose of the present invention is to solve the above-mentioned technical problems, and to provide an image measurement system that can perform area measurement within a measurement area with a complex shape, thereby speeding up data processing. The purpose is to provide a method.

実施例 第1図は、本発明の一実施例のブロック図であり、第2
図はその動作状態を説明するためのタイミングチャート
である。cpu  (中央処理装置)からのスタート信
号は、ライン1を介してR37リツプ70ツブ2の入力
端子に与えられるとともに、ライン3を介してエリアカ
ウンタ4の入力端子に与えられる。このスタート信号に
よってRS7リツプ70ツブ2はセットされ、エリアカ
ウンタ4はクリアされる。R87リツプ70ツブ2の出
力端子は、ライン5,5aを介して第1パルス発・主回
路6および@2パルス発生回路7にそれぞれ接続される
。第1パルス発生回路6は、RS 7 ’Jツブ70ツ
ブ2がセットされたとき第2図(2)に示すクロック信
号CKをライン8に導出する。第1パルス発生回路6か
らのクロック信号CKは、ライン8からアドレスカウン
タ91こ与えられる。
Embodiment FIG. 1 is a block diagram of an embodiment of the present invention.
The figure is a timing chart for explaining its operating state. A start signal from the CPU (central processing unit) is applied to the input terminal of the R37 lip 70 tube 2 via line 1 and to the input terminal of the area counter 4 via line 3. This start signal sets the RS7 lip 70 block 2 and clears the area counter 4. The output terminals of the R87 lip 70 tube 2 are connected to the first pulse generator/main circuit 6 and the @2 pulse generator circuit 7 via lines 5 and 5a, respectively. The first pulse generating circuit 6 derives the clock signal CK shown in FIG. 2 (2) to the line 8 when the RS 7 'J knob 70 knob 2 is set. Clock signal CK from first pulse generating circuit 6 is applied to address counter 91 from line 8 .

アドレスカウンタ9は、クロック信号CKに同期して第
2図(3)に示されるように1走査点ごとに1だけ加算
して、そのカウンタ出力は、ライン10.11を介して
8ピツトX4にのストア容量を有するテーブルメモリ1
2およびレコーダ13にそれぞれ与えられる。テーブル
メモリ12は、ライン14を介するCPUからのデータ
に基づいて、水平走査パラメータがストアされ、アドレ
スカウンタ9からのカウンタ出力に応答して、第2図(
4)に示される水平産金パラメータをライン15に導出
する。この水平走査パラメータは、4つの組をなすデー
タLi、 Di、 Xi、 Yi(i= 1−n)から
なり、これらのデータL i= Y i毎にアドレスが
定められており、その定められたアドレスにこれら4組
のデータがそれぞれテーブルメモリ12にストアされる
。このようなデータL i= Y iは、ライン16〜
19を介してYアドレスラッチ回路20、Xアドレスカ
ウンタ21、データラッチ回路22および水平ライン長
カウンタ23にそれぞれ与えられる。Yアドレスラッチ
回路20は、第2図(9)に示される走査始点のYアド
レスをラッチしてライン26に導出する。Xアドレスカ
ウンタ21は、!@2図(8)に示される走査始点Xア
ドレスが与えられ、カウンタ出力は、ライン27に導出
される。データラッチ回路22は、画定エリアの最終水
平ラインを検出してfIS2図(7)に示される走査終
了信号をライン28に導出する。また、水平ライン艮カ
ウンタ23には、予め各ラインの長さが与えられており
、水平ラインの走査終了を検知して、走査終了を示すポ
ロー信号Bをライン29に導出する。このようなYアド
レスラッチ回路20、Xアドレスカウンタ21、データ
ラッチ回路22および水平ライン長カウンタ23は、共
通ライン24を介してデコーダ13に接続される。
The address counter 9 increments by 1 for each scanning point in synchronization with the clock signal CK as shown in FIG. 2 (3), and the counter output is sent to 8 pits Table memory 1 with storage capacity of
2 and recorder 13, respectively. Table memory 12 stores horizontal scanning parameters based on data from the CPU via line 14, and stores horizontal scanning parameters in response to counter output from address counter 9, as shown in FIG.
The horizontal gold production parameters shown in 4) are derived on line 15. This horizontal scanning parameter consists of four sets of data Li, Di, Xi, Yi (i = 1-n), and an address is determined for each of these data Li = Yi. These four sets of data are stored in the table memory 12 at each address. Such data L i = Y i is from line 16 to
19 to a Y address latch circuit 20, an X address counter 21, a data latch circuit 22, and a horizontal line length counter 23, respectively. The Y address latch circuit 20 latches the Y address of the scanning start point shown in FIG. 2 (9) and outputs it to the line 26. The X address counter 21 is! @2 The scanning start point X address shown in Figure (8) is given, and the counter output is led out to line 27. The data latch circuit 22 detects the final horizontal line of the defined area and outputs the scan end signal shown in FIG. Further, the horizontal line counter 23 is given the length of each line in advance, detects the end of horizontal line scanning, and outputs a pollo signal B indicating the end of scanning to the line 29. The Y address latch circuit 20, the X address counter 21, the data latch circuit 22, and the horizontal line length counter 23 are connected to the decoder 13 via a common line 24.

デコーダ13は、アドレスカウンタ9からのカウンタ出
力の下位2ビツト[OtOIt [Otl ]= [1
tO]t[1,11をデコードし、テーブルメモリ12
からの水平走査パラメータをYアドレスラッチ回路20
.Xアドレスカウンタ21、データラッチ回路22お上
り水平ライン艮カウンタ23にセットする働きをする。
The decoder 13 receives the lower two bits of the counter output from the address counter 9 [OtOIt[Otl]=[1
tO] t[1, 11, and table memory 12
The horizontal scanning parameters from Y address latch circuit 20
.. The X address counter 21 and the data latch circuit 22 serve to set the upstream horizontal line counter 23.

デコーダ13の出力は、ライン30を介してR87リツ
プ70ツブ31の入力端子に与えられる。このR87リ
ツプ70ツブ31の出力端子は、ライン32を介して第
2パルス発生回@7に接続される。第2パルス発生回路
7は、Yアドレスラッチ回路26、Xアドレスカウンタ
21、データラッチ回路22お上り水平ライン長カウン
ク23に水平走査パラメータがそれぞれセットされた後
、起動して第2間(5)に示されるクロック信号CKを
ライン33を介してオプティックRAM (ランダムア
クセスメモリ)34を高速走査するための駆動回路35
に与えるとともに、ライン36.37を介してXアドレ
スカウンタ21および水平ライン艮カウンタ23に与え
る。
The output of decoder 13 is applied via line 30 to the input terminal of R87 lip 70 tube 31. The output terminal of this R87 lip 70 tube 31 is connected via line 32 to the second pulse generation circuit @7. The second pulse generation circuit 7 is activated after the horizontal scanning parameters are set in the Y address latch circuit 26, the X address counter 21, the data latch circuit 22, and the upstream horizontal line length counter 23, respectively. A drive circuit 35 for scanning an optical RAM (Random Access Memory) 34 at high speed with a clock signal CK shown in FIG.
It is also applied to the X address counter 21 and the horizontal line counter 23 via lines 36 and 37.

駆動回路35は、テーブルメモリ12に予めスト了され
た行アドレス信号RAS、列アドレス信号CASおよび
書込み信号WRTに基づいてオプティックRAM34の
高速走査を行なって画像データを読み取る。オプティッ
クRAM34からの画像データは、ライン36を介して
エリアカウンタ4に人力される。エリアカウンタ4には
、また駆動回路35からの書込み信号WRTがライン3
7を介して入力される。エリアカウンタ4は、オプティ
ックRAM34からの走査アドレスによって設定された
測定エリア内の白点(明るい点)を計数して、第2図(
12)に示すカウンタ出力をライン38を介してCPU
に人力する。水平ライン艮カウンク23からのボロー信
号Bは、ライン39からNOTデート42を介してAN
Dデート43の一方の入力端子に与えられる。ANDデ
ート43の他方の人力端子には、ライン44を介してデ
コーダ13からの出力が与えられる。ANDデート43
からの出力は、ライン45を介してtA1パルス発生回
路16に与えられる。水平ライン艮カウンタ23のボロ
ー信号Bは、またライン40を介してAND?−) 4
6の入力端子aに与えられる。ANDデート46の入力
端子すには、駆動回路35からの書込み信号WRTがラ
イン47を介して与えられ、また入力端子Cには、デー
タラッチ回路22からの最終水平ライン走査終了のフラ
ッグを示す信号がライン28を介して与えられる。
The drive circuit 35 performs high-speed scanning of the optical RAM 34 based on the row address signal RAS, column address signal CAS, and write signal WRT stored in the table memory 12 in advance to read image data. Image data from optic RAM 34 is input to area counter 4 via line 36. The area counter 4 also receives the write signal WRT from the drive circuit 35 on line 3.
7. The area counter 4 counts the white points (bright points) within the measurement area set by the scanning address from the optical RAM 34, and counts the white points (bright points) in the measurement area set by the scanning address from the optical RAM 34.
12) is sent to the CPU via line 38.
to use human power. The borrow signal B from the horizontal line count 23 is sent to the AN via the NOT date 42 from the line 39.
It is applied to one input terminal of the D date 43. The output from the decoder 13 is applied to the other input terminal of the AND date 43 via a line 44. AND date 43
The output from tA1 is provided to the tA1 pulse generation circuit 16 via line 45. The borrow signal B of the horizontal line counter 23 is also connected to the AND? signal via the line 40. -) 4
6 is applied to input terminal a. The input terminal of the AND date 46 is supplied with a write signal WRT from the drive circuit 35 via a line 47, and the input terminal C is supplied with a signal from the data latch circuit 22 indicating a flag indicating the end of the final horizontal line scan. is provided via line 28.

ANDデート46からの第2図(13)で示す走査終了
信号は、ライン47.48を介してR37リツプ70ツ
ブ2およびCPUにそれぞれ与えられる。水平ライン長
カウンタ23からのボロー信号Bは、また、ライン41
を介してR37リツプ70ツブ31の入力端子に与えら
れる。
The end of scan signal shown in FIG. 2(13) from AND date 46 is provided to R37 lip 70 and CPU via lines 47 and 48, respectively. The borrow signal B from the horizontal line length counter 23 is also applied to the line 41
It is applied to the input terminal of R37 lip 70 tube 31 via.

オプティックRAM34にストアされた画像の面積を計
測するにあたっては、まずCPUのデータに基づいてテ
ーブルメモリ12に水平走査パラメータをストアし、つ
ぎにスタート信号によってR87リツプ70ツブ2をセ
ットして第1パルス発生回路6を起動する。アドレスカ
ウンタ9からの出力およびデコーダ13の出力に応じて
テーブルメモリ12から水平走査パラメータの4つのデ
ータLi、Di、Xi、YiをYアドレスラッチ回路2
0、Xアドレスカウンタ21、デークラッチ回路22お
よび水平ライン長カウンタ23にそれぞれセットする。
To measure the area of the image stored in the optical RAM 34, first store the horizontal scanning parameters in the table memory 12 based on the data of the CPU, then set the R87 lip 70 knob 2 with a start signal and start the first pulse. Activate the generator circuit 6. In response to the output from the address counter 9 and the output from the decoder 13, four pieces of data Li, Di, Xi, and Yi of the horizontal scanning parameters are transferred from the table memory 12 to the Y address latch circuit 2.
0 and X address counter 21, data latch circuit 22, and horizontal line length counter 23, respectively.

その後デコーダ13からのセット終了信号に応答して第
2パルス発生回路7が起動され、駆動回路35によって
行アドレス指定信号RAS、列アドレス指定信号CAS
および書込み信号WRTに基づいて、オプティックRA
M34が高速走査される。テーブルメモリ12からの走
査パラメータは、第3図に示すようにオプティックRA
M34の参照符Aで示す画像上に設定された面積測定エ
リア70を水平線!、〜ノ、nl:J!+〜J!ulに
分解したときの各水平線分の始点のアドレス(Xl、Y
I)、(Xl、Y2)、・・・、(XllY2n)、水
平線ノ1〜ノ20の長さり、、L2およびその線分が最
終水平線Jzznであるかどうかを示す走査終了フラッ
グ(X 2111.Y zn)をそれぞれ表す4データ
であり、この水平走査パラメータに基づいてオプティッ
クRAM34がら読取られた測定エリア7o内の画像デ
ータは、エリア力フンタ4に与えられ、画像データの白
点の計測が行なわれ、その結果がCPUに入力され、こ
れによって測定エリア70内の画像の明るい部分の面積
の計測を行なうことができる。
Thereafter, the second pulse generation circuit 7 is activated in response to the set end signal from the decoder 13, and the drive circuit 35 outputs the row address designation signal RAS and the column address designation signal CAS.
and write signal WRT, optic RA
M34 is scanned at high speed. The scanning parameters from the table memory 12 are stored in the optical RA as shown in FIG.
The area measurement area 70 set on the image indicated by reference mark A of M34 is a horizontal line! ,~ノ,nl:J! +~J! The address of the starting point of each horizontal line segment when decomposed into ul (Xl, Y
I), (Xl, Y2), ..., (XllY2n), lengths of horizontal lines No. 1 to No. 20, , L2 and a scanning end flag (X 2111. The image data in the measurement area 7o read from the optical RAM 34 based on this horizontal scanning parameter is given to the area force holder 4, and the white point of the image data is measured. The result is input to the CPU, and thereby the area of the bright part of the image within the measurement area 70 can be measured.

このように、測定エリア内の画像上の面積を行なうよう
にしたことによって、データ処理が高速化するとともに
複雑な形状の面積測定エリアの設定も可能となる。また
、画像メモリーや多数のカウンタが不必要となるので、
低コスト化が実現される。さらに必要な測定エリア上の
データだけを高速走査するためデータ処理時間の賓しい
短縮化を実現することが可能となる。
In this way, by measuring the area on the image within the measurement area, data processing speeds up and it is also possible to set an area measurement area with a complex shape. Also, since image memory and numerous counters are no longer required,
Cost reduction is achieved. Furthermore, since only the data on the necessary measurement area is scanned at high speed, it is possible to realize a significant reduction in data processing time.

効  果 以上のように本発明によれば、光学的ランダムアクセス
メモリの被検査物体が結像される予め定めた領域にある
ストアセルをアドレス指定し、このアドレス指定された
ストアセルの出力を順次的に読み取り、予め定めた弁別
レベル以上、または未満であるストアセルの数を計数す
るようにしたことによって、データ処理の高速化および
複雑な形状の測定エリア内の画像上の面積計測を行なう
ことができ、極めて実用価値を有するものである。
Effects As described above, according to the present invention, a store cell in an optical random access memory in a predetermined area where the object to be inspected is imaged is specified, and the outputs of the addressed store cells are sequentially output. By reading the data and counting the number of store cells that are above or below a predetermined discrimination level, data processing can be accelerated and area measurement on an image within a measurement area with a complex shape can be performed. It has extremely practical value.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のブロック図、第2図はその
動作を説明するためのタイミノグチヤード、第3図は測
定エリア70のアドレス指定を説明するための図である
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a timing chart for explaining its operation, and FIG. 3 is a diagram for explaining addressing of the measurement area 70.

Claims (1)

【特許請求の範囲】 多数のストアセルを有し、そのストアセル上に被検査物
体の像が結像され、ストアセルは受光量に対応したレベ
ルを有する出力を導出し、これらのストアセルを個別的
にアドレス指定して読み出すための光学的ランダムアク
セスメモリと、光学的ランダムアクセスメモリの被検査
物体が結像される予め定めた領域にあるストアセルをア
ドレス指定する手段と、 アドレス指定手段によつてアドレス指定されたストアセ
ルの出力を順次的に読み取り、予め定めた弁別レベル以
上、または未満であるストアセルの数を計数する手段と
を含むことを特徴とする面積計測方法。
[Claims] The device has a large number of store cells, an image of the object to be inspected is formed on the store cells, and the store cells derive an output having a level corresponding to the amount of received light. an optical random access memory for individually addressing and reading; means for addressing store cells in a predetermined area of the optical random access memory in which an object to be inspected is imaged; 1. A method for measuring an area, comprising means for sequentially reading outputs of addressed store cells and counting the number of store cells that are equal to or less than a predetermined discrimination level.
JP59278904A 1984-12-25 1984-12-25 Area measuring method Granted JPS61150079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278904A JPS61150079A (en) 1984-12-25 1984-12-25 Area measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278904A JPS61150079A (en) 1984-12-25 1984-12-25 Area measuring method

Publications (2)

Publication Number Publication Date
JPS61150079A true JPS61150079A (en) 1986-07-08
JPH0510710B2 JPH0510710B2 (en) 1993-02-10

Family

ID=17603712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278904A Granted JPS61150079A (en) 1984-12-25 1984-12-25 Area measuring method

Country Status (1)

Country Link
JP (1) JPS61150079A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141665A (en) * 1978-04-26 1979-11-05 Mitsubishi Electric Corp Pattern measuring apparatus
JPS5795768A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Two-dimensional solid-state image pickup device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141665A (en) * 1978-04-26 1979-11-05 Mitsubishi Electric Corp Pattern measuring apparatus
JPS5795768A (en) * 1980-12-05 1982-06-14 Fuji Photo Film Co Ltd Two-dimensional solid-state image pickup device

Also Published As

Publication number Publication date
JPH0510710B2 (en) 1993-02-10

Similar Documents

Publication Publication Date Title
JP2539889B2 (en) Automatic memory tester device
KR100246250B1 (en) Semiconductor memory testing apparatus
US4523289A (en) Time interval measuring system
EP0142357A2 (en) Automatic dimension analyzer
JPS61150079A (en) Area measuring method
JP2000090693A (en) Memory test device
JP3631557B2 (en) Semiconductor memory test equipment
CA1151329A (en) Method of displaying logic signals for a logic signal measurement apparatus
JPS59188574A (en) Method of comparing data signal
JPS61280100A (en) Memory testing device
JPH02271273A (en) Lsi evaluation apparatus
JP2000137996A (en) Memory ic testing system
JP2555786Y2 (en) Multi-channel data simultaneous transfer display device
JP2987953B2 (en) Waveform observation device
SU1397948A1 (en) Data reading device
JP4162426B2 (en) Pass / fail judgment output method and apparatus for measuring machine
JPH0122587B2 (en)
JPH0614107B2 (en) Large-capacity element defect detection device
JPS6350668B2 (en)
JPS58182193A (en) Refresh controller
JPS61201173A (en) Instrument for measuring characteristics of magnetic disk
JPH04105070A (en) Digital storage oscilloscope
JPS598197A (en) Test device of semiconductor memory
JP2504947B2 (en) Display device inspection device
JPH09318668A (en) Measured waveform display device