JPS6114750B2 - - Google Patents
Info
- Publication number
- JPS6114750B2 JPS6114750B2 JP52149135A JP14913577A JPS6114750B2 JP S6114750 B2 JPS6114750 B2 JP S6114750B2 JP 52149135 A JP52149135 A JP 52149135A JP 14913577 A JP14913577 A JP 14913577A JP S6114750 B2 JPS6114750 B2 JP S6114750B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- turn
- thyristor
- gto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 8
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 11
- 230000005856 abnormality Effects 0.000 description 8
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
本発明はゲートターンオフ・サイリスタ(ゲー
ト信号の極性を変えることによりアノード電流の
オン,オフが可能なサイリスタ素子)のターンオ
フ時の異常に対してそのゲートターンオフ・サイ
リスタを強制的に再点弧させ、ゲートターンオ
フ・サイリスタの消弧失敗による破壊を防止する
ようにした半導体制御装置に関するものである。[Detailed Description of the Invention] The present invention forces the gate turn-off thyristor (a thyristor element whose anode current can be turned on and off by changing the polarity of the gate signal) in response to an abnormality when the gate turn-off thyristor turns off. This invention relates to a semiconductor control device that prevents destruction due to failure of extinguishing a gate turn-off thyristor.
第1図は従来の半導体制御装置の一例を示し、
同図において1はゲートターンオフ・サイリスタ
(以下、GTOと略記する)、2は電源、3は負荷
であり、これらのGTO1、電源2、負荷3は直
列接続されている。また4,5および6は夫々
GTO1のアノード電極、ゲート電極およびカソ
ード電極であつて、ゲート電極5は電源7、スイ
ツチ要素(たとえばトランジスタ素子)8を介し
て電源2の負電極に接続されている。またゲート
電極5は制御電源9、スイツチ(たとえばトラン
ジスタ素子)10、電流制限抵抗11を介して電
源2の負電極に接続されている。また電源2の負
電極はカソード電極6に接続されている。 Figure 1 shows an example of a conventional semiconductor control device.
In the figure, 1 is a gate turn-off thyristor (hereinafter abbreviated as GTO), 2 is a power supply, and 3 is a load, and these GTO 1, power supply 2, and load 3 are connected in series. Also, 4, 5 and 6 are respectively
Among the anode, gate, and cathode electrodes of the GTO 1, the gate electrode 5 is connected to the negative electrode of the power source 2 via a power source 7 and a switch element (for example, a transistor element) 8. Further, the gate electrode 5 is connected to the negative electrode of the power source 2 via a control power source 9, a switch (for example, a transistor element) 10, and a current limiting resistor 11. Further, the negative electrode of the power source 2 is connected to the cathode electrode 6.
このような構成のもとに、スイツチ10をオン
してゲート電極5からカソードN層12のゲート
オン電流を流してGTO1をオンさせ、負荷3に
電力を供給しているが、負荷3への電力の供給を
停止するためには、電源7とスイツチ8を用いた
オフ回路によりカソード電極6からN層12に比
較的大きなパルス電流を流してGTO1をターン
オフさせている。このGTO1をターンオフさせ
る時、(イ)GTO1がオフさせるべき負荷電流が規
定値以上になつた時、(ロ)前記オフ回路の異常でオ
フゲート電流が規定値を下まわつた時、(ハ)何等か
の理由でゲートオフ時のGTO1の端子電圧の傾
斜dv/dtが格値以上のなつた時のような異常
時、GTO1は通常カソードの中央部13近辺が
短絡破壊する。 Based on this configuration, the switch 10 is turned on and a gate-on current flows from the gate electrode 5 to the cathode N layer 12 to turn on the GTO 1 and supply power to the load 3. In order to stop the supply of GTO 1, a relatively large pulse current is caused to flow from the cathode electrode 6 to the N layer 12 using an off circuit using a power supply 7 and a switch 8 to turn off the GTO 1. When turning off GTO1, (a) when the load current that GTO1 should be turned off exceeds a specified value, (b) when the off-gate current falls below the specified value due to an abnormality in the off circuit, (c) what happens? For some reason, when there is an abnormality such as when the slope dv/dt of the terminal voltage of GTO 1 when the gate is turned off exceeds a specified value, GTO 1 is usually short-circuited and destroyed near the center portion 13 of the cathode.
そこで、従来、ゲートオン側のスイツチ10を
オンさせてGTO1を再点弧させることが提案さ
れているが、通常電源9は電圧、容量とも小さ
く、かつオフ電源7の回路があるので、この回路
でループを作り、オン信号がGTO1に供給され
ないし、たとえ供給されてもオン状態が弱く、異
常時再点弧させるには充分でない。 Conventionally, it has been proposed to turn on the switch 10 on the gate-on side to re-ignite the GTO 1, but since the normal power supply 9 has a small voltage and capacity, and there is an off-power supply 7 circuit, this circuit cannot be used. A loop is created, and the on signal is not supplied to GTO1, and even if it is supplied, the on state is weak and is not sufficient to restart it in the event of an abnormality.
本発明は、このような点に鑑み、ゲートターン
オフ・サイリスタに再点弧用のゲート電極から大
きなゲートオン電流を加えて、確実にゲートター
ンオフ・サイリスタを再点弧させ、異常によるゲ
ートターンオフ・サイリスタの永久破損を防止す
るようにした半導体制御装置を提供しようとする
もので、以下実施例を用いて説明する。 In view of these points, the present invention applies a large gate-on current to the gate turn-off thyristor from the gate electrode for restriking, thereby reliably restriking the gate turn-off thyristor, and preventing the gate turn-off thyristor from turning off due to an abnormality. The purpose is to provide a semiconductor control device that prevents permanent damage, and will be described below using examples.
第2図は本発明による半導体制御装置の一実施
例を示し、同図において、第1図と同じものある
いは同じ機能を有するものには同符号を用いてい
る。12a,12bは分割されたカソードN層で
あつて、このN層12a,12b上にカソード電
極6a,6bが設けられ、これらの電極6a,6
bはゲート逆電源7の正電極および電源2の負電
極に接続されている。また14は分割されたカソ
ード電極6a,6b間に配置された再点弧用ゲー
ト電極であつて、このゲート電極14はイオード
15、スイツチ要素(たとえばトランジスタ)1
6を介して図示されないターンオフ用電源とは別
に設けられた電源電圧側の比較的大きい制御電源
20の正電極に接続されている。ここでダイオー
ド15はスイツチ要素16の耐圧(GTO1にか
かる阻止電圧)をカバーするためのものである。
また17はGTO1のアノード電流の下降期にお
ける傾斜の変化すなわち第4図Bにおける二点鎖
線の枠C内の電流増加の部分を検出する電流シヤ
ントで、この電流シヤント17の検出信号にもと
づき制御信号源18によりスイツチ要素16をオ
ンさせている。 FIG. 2 shows an embodiment of the semiconductor control device according to the present invention, and in this figure, the same reference numerals are used for the same parts or parts having the same functions as in FIG. 1. 12a and 12b are divided cathode N layers, and cathode electrodes 6a and 6b are provided on these N layers 12a and 12b, and these electrodes 6a and 6
b is connected to the positive electrode of the gate reverse power source 7 and the negative electrode of the power source 2. Reference numeral 14 denotes a restriking gate electrode disposed between the divided cathode electrodes 6a and 6b.
6 to the positive electrode of a comparatively large control power supply 20 on the power supply voltage side, which is provided separately from a turn-off power supply (not shown). Here, the diode 15 is for covering the withstand voltage (blocking voltage applied to the GTO 1) of the switch element 16.
Reference numeral 17 is a current shunt that detects a change in the slope of the anode current of GTO 1 during the falling period, that is, a portion of the current increase within the frame C of the two-dot chain line in FIG. 4B. Based on the detection signal of this current shunt 17, a control signal Source 18 turns switch element 16 on.
次に動作について説明する。 Next, the operation will be explained.
分割されたカソード電極6a,6bとゲート電
極5間にゲート逆電源7からスイツチ要素8のオ
ンにより逆電圧が印加されGTO1はオフにな
る。 When the switch element 8 is turned on, a reverse voltage is applied from the gate reverse power supply 7 between the divided cathode electrodes 6a, 6b and the gate electrode 5, and the GTO 1 is turned off.
第3図はGTOの正常時のターンオフ動作波形
を示し、iT(t)はGTO1に流れる電流波形、
vA(t)はこの時のGTO1の両端の電圧波形、
igr(t)はオフさせるために流したゲート逆電
流波形、vg(t)はゲート・カソード間端子電
圧波形を示す。 Figure 3 shows the normal turn-off operation waveform of GTO, where i T (t) is the current waveform flowing through GTO1,
v A (t) is the voltage waveform across GTO1 at this time,
i gr (t) represents the waveform of the gate reverse current applied to turn it off, and v g (t) represents the waveform of the terminal voltage between the gate and cathode.
この第3図波形に示す如く、電流iT(t)の
下降は第2図の接合J3が回復状態にあり、第2図
のスイツチ16には制御電源20の電圧が印加さ
れている。GTO1が破損するのは第3図のター
ンオフ期間でその内でも特に電流iT(t)が下
降し始めた以後である。即ちこの時ゲート・カソ
ード間の電圧vg(t)はシヨート状態から回復
しており、従つてアノード電流下降期の傾斜の変
化(増加)(第4図B参照)を電流シヤント17
により検出すると制御信号源18によりスイツチ
16がオンするので、制御電源20の正電圧がダ
イオード15を介して端子(ゲート電極)14に
印加される。従つて制御電源20から端子(ゲー
ト電極)14→接合J3の下部半導体層(P2層)→
カソードN2層12a,12b→カソード電極6
a,6bの径路を通つて大きな電流が流れる。こ
の電流は、接合J3を逆バイアスするために電源7
からカソードN2層を経てP2層に流れる電流より
も大きいため、今までスイツチ要素8のオンによ
り逆バイアスされていた接合J3は順バイアスさ
れ、この結果GTO1がオン(再点弧)する。 As shown in the waveform of FIG. 3, the current i T (t) falls when the junction J 3 of FIG. 2 is in the recovery state, and the voltage of the control power supply 20 is applied to the switch 16 of FIG. GTO1 is damaged during the turn-off period shown in FIG. 3, especially after the current i T (t) begins to fall. That is, at this time, the voltage v g (t) between the gate and the cathode has recovered from the short state, and therefore, the change (increase) in the slope during the falling period of the anode current (see FIG. 4B) is expressed as the current shunt 17.
When detected, the switch 16 is turned on by the control signal source 18, so that the positive voltage of the control power source 20 is applied to the terminal (gate electrode) 14 via the diode 15. Therefore, from the control power supply 20 to the terminal (gate electrode) 14 → the lower semiconductor layer (P 2 layer) of the junction J 3 →
Cathode N 2 layers 12a, 12b → cathode electrode 6
A large current flows through the paths a and 6b. This current is applied to power supply 7 to reverse bias junction J3 .
Since the current flowing from the cathode through the N2 layer and the P2 layer is larger than the current flowing from the cathode to the P2 layer, the junction J3 , which was previously reverse biased by turning on the switch element 8, becomes forward biased, and as a result, GTO1 turns on (re-ignition). .
ところで第4図は故障発生時のGTO1に流れ
る電流波形の詳細を調査した結果を示し、同図A
は正常動作の波形であるが、同図Bは異常(故
障)が発生する前の波形で、電流下降期に一度電
流が増加する傾向のあることがわかつた。この第
4図Bのように電流下降期に一度電流が増加する
傾向はしや断すべき電流がゲート逆電流に対して
大きすぎた時あるいはしや断すべき電流に対して
ゲート逆電流が小さすぎる時、さらには再印加電
圧の傾斜(dv/dt)が大きすぎた時のいずれも
発生する。従つて第2図に電流シヤント17でア
ノード電流iT(t)の下降期の電流増加(異
常)を検出し、制御信号源18からスイツチ16
へのオン指令を出すことにより直ちに制御電源2
0からの大きなゲートオン電流(点弧命令)を
GTO1に印加でき、GTO1を再点弧させ、消弧
失敗による破損を防止している。通常、GTO1
のターンオフは第2図のオフ用端子5に近い側か
ら回復し、端子5に遠い側に電流がしぼられ、異
常もこの端子5に遠い側の領域に生じるので、第
2図に如く端子5に遠い部分に再点弧用電極(端
子)14を設けるとよい。この実施例を一般的に
示すとその模型は第5図の如くなる。即ち各カソ
ード端子6の中央部分を分割して6a,6bの如
くし再点弧用ゲート端子14を設け、この端子1
4間を導線19で連結し、ダイオード15に接続
する。 By the way, Figure 4 shows the results of investigating the details of the current waveform flowing through GTO1 when a failure occurs.
is a waveform of normal operation, but B of the same figure is a waveform before an abnormality (failure) occurs, and it was found that the current tends to increase once during the current decreasing period. As shown in Figure 4B, the tendency for the current to increase once during the current falling period occurs when the current that should be cut off is too large for the gate reverse current, or when the gate reverse current is too large for the current that should be cut off. This occurs either when the voltage is too small or when the slope (dv/dt) of the reapplied voltage is too large. Therefore, as shown in FIG. 2, the current increase (abnormality) during the falling phase of the anode current i T (t) is detected by the current shunt 17, and the control signal source 18 outputs the signal from the switch 16.
Control power supply 2 is immediately turned on by issuing an on command to
Large gate on current (ignition command) from 0
It can be applied to GTO1, re-igniting GTO1, and preventing damage due to failure to extinguish the arc. Usually GTO1
The turn-off of is recovered from the side near the off terminal 5 in FIG. It is preferable to provide the re-ignition electrode (terminal) 14 at a portion far from the rear. A general model of this embodiment is shown in FIG. That is, the central portion of each cathode terminal 6 is divided into sections 6a and 6b, and gate terminals 14 for restriking are provided.
4 are connected by a conductive wire 19 and connected to a diode 15.
なお制御電源20の電圧は接合J3のブレークダ
ウン電圧以下になる様に規定されるが、この電圧
は通常15〜20V程度であり、再点弧電流として
10A以上のゲート電流を流すのは容易である。 Note that the voltage of the control power supply 20 is specified to be below the breakdown voltage of junction J3 , but this voltage is usually about 15 to 20V, and the restriking current is
It is easy to flow a gate current of 10A or more.
なお本発明の動作例を第4図に示した異常電流
波形値(第4図Bの枠C部参照)を、第2図の電
流シヤント17により検出してスイツチ16をオ
ンさせることで説明したが、スイツチ16の点弧
かこれに限定されるものではない。例えばGTO
1に流れる電流層が規定値以上になつた時例えば
電流シヤント17により検出してスイツチ16を
点弧してオフ信号を出さないようにすることも可
能である。さらに図示されていないがGTO1の
端子電圧の傾斜dv/dtを検出し、この値が規定
値を越えたときスイツチ16を点弧させてGTO
1を再点弧させることが可能である。GTO1の
電流は異常時に第4図BにおけるC部の如くなる
が、本発明は必ずしもこのC部の電流波形を検出
してスイツチ16を点弧させる方式に限定される
ものではない。 The operation example of the present invention was explained by detecting the abnormal current waveform value shown in FIG. 4 (see box C in FIG. 4B) using the current shunt 17 in FIG. 2 and turning on the switch 16. However, this is not limited to ignition of the switch 16. For example GTO
It is also possible to detect, for example, by the current shunt 17, when the current layer flowing through the switch 1 exceeds a specified value, and to fire the switch 16 so as not to issue an off signal. Furthermore, although not shown, the slope dv/dt of the terminal voltage of GTO 1 is detected, and when this value exceeds a specified value, the switch 16 is fired and the GTO
1 can be re-fired. Although the current of the GTO 1 becomes as shown in section C in FIG. 4B during an abnormality, the present invention is not necessarily limited to the method of detecting the current waveform of this section C and igniting the switch 16.
また、本実施例におけるゲートターンオフ・サ
イリスタ(DTO)はゲートでオン、オフできる
サイリスタの他、ゲートを逆バイアスすることで
ターンオフを補助する形のサイリスタも含むもの
とする。 Furthermore, the gate turn-off thyristor (DTO) in this embodiment includes not only a thyristor that can be turned on and off by a gate, but also a thyristor that assists turn-off by applying a reverse bias to the gate.
上述したように本発明によれば、ゲートターン
オフ・サイリスタのターンオフ期間中の異常動作
を、たとえばアノード電流(スイツチング電流)
の下降時の傾斜の変化を利用して検知し、たとえ
ばターンオン用電源とは別に設けられた制御電源
を利用して再点弧ゲート電極から再点弧ゲート電
極から再点弧ゲート電流を流してゲートターンオ
フ・サイリスタを強制的に再点弧させ、ゲートタ
ーンオフ・サイリスタの消弧失敗による破損を防
止できるなどきわめて大きな効果を奏する。 As described above, according to the present invention, abnormal operation during the turn-off period of the gate turn-off thyristor can be detected by, for example, anode current (switching current).
For example, a control power supply provided separately from the turn-on power supply is used to flow a restriking gate current from the restriking gate electrode to the restriking gate electrode. The gate turn-off thyristor can be forcibly re-ignited, and damage caused by failure of the gate turn-off thyristor to extinguish can be prevented, which is extremely effective.
第1図は従来の半導体制御装置の一例を示す説
明図、第2図は本発明による半導体制御装置の一
実施例を示す説明図、第3図はゲートターンオ
フ・サイリスタの正常時のターンオフ動作波形を
示す説明図、第4図は故障発生時のゲートターン
オフ・サイリスタに流れる電流波形を説明するた
めの図、第5図は本発明の実施例を示す模型平面
図であつて、図中1はゲートターンオフ・サイリ
スタ(GTO)、2,7は電源、3は負荷、4はア
ノード電極、5はオフ用ゲート電極、6a,6b
はカソード電極、8,16はスイツチ要素、12
a,12bはカソードN層、14は再点弧用ゲー
ト電極、15はダイオード、17は電流シヤン
ト、18は制御信号源、19は導線を示す、20
は制御電源を示す。
Fig. 1 is an explanatory diagram showing an example of a conventional semiconductor control device, Fig. 2 is an explanatory diagram showing an embodiment of the semiconductor control device according to the present invention, and Fig. 3 is a normal turn-off operation waveform of a gate turn-off thyristor. FIG. 4 is a diagram for explaining the current waveform flowing through the gate turn-off thyristor when a failure occurs. FIG. 5 is a model plan view showing an embodiment of the present invention. Gate turn-off thyristor (GTO), 2 and 7 are power supply, 3 is load, 4 is anode electrode, 5 is gate electrode for off, 6a, 6b
is a cathode electrode, 8, 16 is a switch element, 12
a, 12b are cathode N layers, 14 is a gate electrode for restriking, 15 is a diode, 17 is a current shunt, 18 is a control signal source, 19 is a conducting wire, 20
indicates the control power supply.
Claims (1)
または負のゲート信号を印加して、このゲートタ
ーンオフ・サイリスタ素子をオン,オフさせる回
路において、前記ゲートとは別の再点弧用のゲー
ト電極を設け、前記ゲートターンオフ・サイリス
タのターンオフ失敗を検知して再点弧用ゲート電
極から再点弧ゲート電流を流して前記ゲートター
ンオフ・サイリスタを強制的に再点弧させるよう
に構成したことを特徴とする半導体制御装置。1. In a circuit that applies a positive or negative gate signal to the gate of a gate turn-off thyristor to turn on and off this gate turn-off thyristor element, a gate electrode for restriking separate from the gate is provided, and the A semiconductor control device characterized in that the gate turn-off thyristor is configured to detect a turn-off failure of the gate turn-off thyristor and force the gate turn-off thyristor to re-ignite by flowing a rest-ignition gate current from a rest-ignition gate electrode. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14913577A JPS5481061A (en) | 1977-12-12 | 1977-12-12 | Semiconductor controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14913577A JPS5481061A (en) | 1977-12-12 | 1977-12-12 | Semiconductor controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5481061A JPS5481061A (en) | 1979-06-28 |
JPS6114750B2 true JPS6114750B2 (en) | 1986-04-21 |
Family
ID=15468499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14913577A Granted JPS5481061A (en) | 1977-12-12 | 1977-12-12 | Semiconductor controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5481061A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61125173A (en) * | 1984-11-22 | 1986-06-12 | Meidensha Electric Mfg Co Ltd | Gate turn-off thyristor |
ATE421305T1 (en) | 2000-07-20 | 2009-02-15 | Depuy Orthopaedics Inc | MODULAR FEMORAL STYLE COMPONENT FOR A HIP JOINT PROSTHESIS |
-
1977
- 1977-12-12 JP JP14913577A patent/JPS5481061A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5481061A (en) | 1979-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6114750B2 (en) | ||
JPH0317193B2 (en) | ||
JPH0810969B2 (en) | Control device for vehicle alternator | |
JPH0360039A (en) | Electric power apparatus for driving inductive load and protective apparatus against parasitic effect due to negative impulse of power supply in monolithic integrated circuit including controller for the electric power apparatus | |
JPS61219216A (en) | Semiconductor switching circuit | |
JPH04369489A (en) | Failure detection circuit for gto element | |
JP2854821B2 (en) | Thyristor valve | |
JPH0434376A (en) | Gto element trouble detection circuit | |
JP2709208B2 (en) | Optical thyristor voltage detector | |
JP2910907B2 (en) | Driver circuit for semiconductor device | |
JP2725950B2 (en) | Optical thyristor valve protection device | |
JPS5915226Y2 (en) | protection circuit | |
JPS58112479A (en) | Power converter | |
JPH0231908Y2 (en) | ||
JPH07123351B2 (en) | Control circuit for self-extinguishing semiconductor device | |
JPH09285104A (en) | Drive unit of voltage control type semiconductor device | |
JPH0716301B2 (en) | Buck-boost type chip circuit overcurrent protection method | |
JPS60245477A (en) | Drive circuit for inverter | |
JPS6057293B2 (en) | DC switching circuit protection method | |
JPS601485Y2 (en) | Fuse breakage detection device | |
JPS5838413Y2 (en) | stabilized power supply | |
JPS62141964A (en) | Trigger signal generator circuit for optical thyristor converter | |
JPS5937898B2 (en) | GTO thyristor gate control circuit | |
JPH05153795A (en) | Overcurrent protective circuit for brushless motor | |
JPS59181824A (en) | Base driving circuit of transistor |