JPS6114675B2 - - Google Patents
Info
- Publication number
- JPS6114675B2 JPS6114675B2 JP51135648A JP13564876A JPS6114675B2 JP S6114675 B2 JPS6114675 B2 JP S6114675B2 JP 51135648 A JP51135648 A JP 51135648A JP 13564876 A JP13564876 A JP 13564876A JP S6114675 B2 JPS6114675 B2 JP S6114675B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- type
- main surface
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 22
- 230000035945 sensitivity Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、光点弧可能な双方向性サイリスタを
使用したゼロ電圧スイツチング回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a zero voltage switching circuit using a photo-triggerable bidirectional thyristor.
従来、例えば特開昭50−100991号公報に開示さ
れているように、逆並列配置のサイリスタ要素を
一体的に内蔵する半導体基体の一方の主面の1ケ
所にトリガ光を照射することにより前記各サイリ
スタ要素を点弧しうるようにした双方向性ホトサ
イリスタが提案されているが、この種のサイリス
タでは、電圧的トリガ信号を付与するのではない
から制御(ゲート)電極を詩けないのが普通であ
り、後述のゼロ電圧スイツチング機能を発揮させ
ることが不可能である。 Conventionally, as disclosed in, for example, Japanese Patent Application Laid-Open No. 100991/1982, the above-mentioned Bidirectional photothyristors have been proposed in which each thyristor element can be fired, but in this type of thyristor, a control (gate) electrode cannot be connected because a voltage trigger signal is not applied. is common, and it is impossible to achieve the zero voltage switching function described below.
ところで、最近、ホトカプラを使つた光結合固
体化リレーが製品化され注目を集めている。この
リレーは入力側にホトカプラ、出力側にゼロ電圧
スイツチング機能を備えた制御回路を用い、それ
らをユニツト化したものである。従来の電磁式リ
レーなどと比較して、(1)無接点リレーであるた
め、機械的振動に強く長寿命である、(2)入出力間
がホトカプラより光結合されているため、入力と
出力間の絶縁抵抗および耐電圧が大きく、しか
も、出力側からのノイズを入力側に受けないので
誤動作がない、(3)ゼロ電圧スイツチング機能(交
流電源がゼロ電圧近傍のときのみスイツチングす
ることを言う)を持つているのでいわゆるラジオ
周波障害が非常に少なく、またランプ負荷、容量
性負荷など突入電流保護回路を低減できる、など
の利点があるためノイズの問題になる所、開閉頻
度が高い所、雰囲気の悪い所、高信頼性の要求さ
れる所などに最適である。 Incidentally, recently, optically coupled solid-state relays using photocouplers have been commercialized and are attracting attention. This relay uses a photocoupler on the input side and a control circuit with a zero voltage switching function on the output side, and combines them into a unit. Compared to conventional electromagnetic relays, etc., (1) it is a non-contact relay, so it is resistant to mechanical vibration and has a long life; (2) the input and output are optically coupled using a photocoupler, so the input and output (3) Zero voltage switching function (switching only when the AC power supply is close to zero voltage) ), so there is very little so-called radio frequency interference, and it also has the advantage of reducing inrush current protection circuits such as lamp loads and capacitive loads, so it can be used in places where noise is a problem or where switching is frequently done. Ideal for places with a bad atmosphere or where high reliability is required.
ホトカプラの受光素子に何を使うかによつて光
結合固体化リレーの回路構成が異なるが、ここで
はホトサイリスタを使つた場合の回路構成につい
てその動作を簡単に説明する。第1図は受光素子
にホトサイリスタを用いたホトカプラを使つた光
結合固体化リレーの従来の一例を示す。 The circuit configuration of the optically coupled solid-state relay differs depending on what is used as the photocoupler's light receiving element, but here we will briefly explain the operation of the circuit configuration when a photothyristor is used. FIG. 1 shows an example of a conventional optically coupled solid state relay using a photocoupler using a photothyristor as a light receiving element.
限流抵抗R1を介した発光ダイオードLDに入力
信号を加えると、発光ダイオードLDに順電流が
流れ、発光する。この光を受けてホトサイリスタ
TYが点弧し、この電流が主スイツチの双方向サ
イリスタASのゲート電流となり、双方向サイリ
スタASが導通状態となり、交流電源10より負
荷12に電流を流す。ここでホトサイリスタTY
のゲート・カソード間に付加してあるトランジス
タTRがゼロ電圧スイツチング、すなわち交流電
源10の電圧がゼロ電圧近傍のときのみホトサイ
リスタTYを点弧可能にする機能を果す。 When an input signal is applied to the light emitting diode LD via the current limiting resistor R1, a forward current flows through the light emitting diode LD, causing it to emit light. Photothyristor receives this light
TY is fired, this current becomes the gate current of the bidirectional thyristor AS of the main switch, the bidirectional thyristor AS becomes conductive, and current flows from the AC power supply 10 to the load 12. Here the photothyristor TY
The transistor TR added between the gate and cathode of the photothyristor TY performs zero voltage switching, that is, allows the photothyristor TY to fire only when the voltage of the AC power supply 10 is close to zero voltage.
トランジスタTRには、抵抗R2とR3および
交流電源電圧で決まるベース電流が流れる。その
ため、交流電源電圧が高いときはトランジスタ
TRが導通状態となり、ホトサイリスタTYのゲー
ト・カソード間が短絡され、入力信号が付加され
てホトサイリスタに光が照射されてもホトサイリ
スタTYが点弧しない。なお、Rgはゲート並列抵
抗、Cはヒステリシス用コンデンサである。 A base current determined by resistors R2 and R3 and the AC power supply voltage flows through the transistor TR. Therefore, when the AC power supply voltage is high, the transistor
TR becomes conductive, the gate and cathode of photothyristor TY are short-circuited, and even if an input signal is added and the photothyristor is irradiated with light, photothyristor TY does not fire. Note that R g is a gate parallel resistance, and C is a hysteresis capacitor.
この方式は主スイツチの双方向サイリスタAS
のゲート回路にホトカプラを用いる方法である
が、ダイオードブリツジDBのダイオード2個分
の順方向電圧降下があるため順方向損失が大きい
という欠点がある。また、回路を構成する部品点
数も多いのでこれらをモジユール化する場合にコ
ストおよびその空間的な大きさの面で問題が多
い。 This method uses a bidirectional thyristor AS in the main switch.
This method uses a photocoupler for the gate circuit, but it has the disadvantage of a large forward loss due to the forward voltage drop of two diodes in the diode bridge DB. Furthermore, since the number of parts constituting the circuit is large, there are many problems in terms of cost and spatial size when modularizing these parts.
第2図は、ゼロ電圧スイツチング機能を有する
他の従来例を示すものである。この例の回路は、
第1図におけるダイオードブリツジを用いなくて
すむ点で有利であるが、発光ダイオードLDから
のトリガ光で別々のホトサイリスタTY1,TY2
を照射するようになつているので、各ホトサイリ
スタTY1,TY2の応答感度や入射光量に差がど
うしても生じ、その差を実質的に無視しうるよう
に放出光量や光結合効率を大きくしなければなら
ないという不都合な面をもつている。すなわち、
第2図の回路では、たがいに逆並列接続された2
つのホトサイリスタTY1,TY2が交流電流10
及び負荷12と閉回路を構成し、交流電圧の瞬時
値が実質的にゼロ(ゼロ丁度及びその近傍を含
む)になるたびにバイアス発生回路14が各サイ
リスタのゲート・カソード間にゲート並列抵抗R
g1,Rg2とともにつながれた制御用トランジス
タTR1,TR2を非導通にさせるようにバイアス
信号を発生する。従つて、サイリスタTY1,TY
2は交流電圧が実質的にゼロであるときにのみ発
光ダイオードからのトリガ光で点弧されうる状態
にあるが、この場合、各サイリスタは特性のばら
つきや入射光量の差のため必ずしも同様に光点弧
されるとは限らない。つまり、交流のある半サイ
クルではサイリスタTY1が光点弧されたが次の
半サイクルではサイリスタTY2が光点弧されな
い事態が生ずる。この種の不都合を除去するため
には発光ダイオードLDの放出光量を大きくした
り、発受光素子間の光結合効率を大きくしたり、
ホトサイリスタの光感応特性を均一にするなどの
対策がありうるが、いずれも実際的ではない。 FIG. 2 shows another conventional example having a zero voltage switching function. The circuit for this example is
This is advantageous in that it does not require the use of the diode bridge in Fig.
Since the photothyristors TY1 and TY2 are designed to irradiate light, there will inevitably be differences in the response sensitivity and amount of incident light between each photothyristor TY1 and TY2, and it is necessary to increase the amount of emitted light and optical coupling efficiency so that these differences can be virtually ignored. This has the disadvantage of not being possible. That is,
In the circuit shown in Figure 2, two
The two photothyristors TY1 and TY2 generate an AC current of 10
and a load 12, and each time the instantaneous value of the AC voltage becomes substantially zero (including exactly zero and its vicinity), the bias generation circuit 14 connects the gate parallel resistance R between the gate and cathode of each thyristor.
A bias signal is generated to make control transistors TR1 and TR2 connected together with g1 and R g2 non-conductive. Therefore, thyristor TY1, TY
2 is in a state where it can be ignited by the trigger light from the light emitting diode only when the AC voltage is essentially zero, but in this case, each thyristor does not necessarily emit light in the same way due to variations in characteristics and differences in the amount of incident light. It does not necessarily mean that it will be fired. In other words, a situation occurs in which thyristor TY1 is light-ignited in one half cycle of AC, but thyristor TY2 is not light-ignited in the next half cycle. In order to eliminate this kind of inconvenience, it is necessary to increase the amount of light emitted by the light emitting diode LD, increase the optical coupling efficiency between the light emitting and receiving elements,
Countermeasures such as making the photosensitive characteristics of the photothyristors uniform are possible, but none of them are practical.
以上のように、第1図の回路は、ダイオードブ
リツジの使用に伴う不利益や部品点数が多いとい
う欠点を免れないが第2図の回路におけるような
点弧の不均一性がない(1つの発光ダイオードが
1つのホトサイリスタを光照射するだけである)
という利点を有し、第2図の回路は、第1図の回
路における上述の不利益や欠点を克服できる利点
をもつが、光点弧の不均一性又は非一様性に関し
て不利な面を有する。 As mentioned above, although the circuit of Fig. 1 suffers from the disadvantages of using a diode bridge and the large number of components, it does not have the non-uniformity of firing as in the circuit of Fig. 2 (1 (Two light emitting diodes illuminate one photothyristor.)
Although the circuit of FIG. 2 has the advantage of overcoming the disadvantages and shortcomings mentioned above in the circuit of FIG. have
本発明の目的は、ゼロ電圧スイツチング機能を
有効にはたしうるスイツチング感度可変の双方向
性ホトサイリスタを用い、前述した従来のゼロ電
圧スイツチング回路の利点をいかすとともにその
欠点を除去するように改良された新規なゼロ電圧
スイツチング回路を提供することにある。 An object of the present invention is to utilize a bidirectional photothyristor with variable switching sensitivity that can effectively perform a zero-voltage switching function, and to utilize the advantages of the conventional zero-voltage switching circuit described above while eliminating its disadvantages. The object of the present invention is to provide a novel zero-voltage switching circuit.
本発明の1つの特徴とするところは、同一光信
号を半導体基体の受光面に付与することによつて
並設する2個のサイリスタ領域を点弧できる素子
において、逆並列に配置された2個のサイリスタ
に各々対応する2個のpベース領域を受光側主表
面上に露出させ、かつそこに外部端子を2個設
け、インピーダンスを主端子との間に接続して光
点弧感度、電気的特性を適当に調整できるように
した点にある。 One feature of the present invention is that in an element that can fire two thyristor regions arranged in parallel by applying the same optical signal to the light-receiving surface of a semiconductor substrate, two thyristor regions arranged in antiparallel Two p-base regions corresponding to each of the thyristors are exposed on the main surface of the light-receiving side, two external terminals are provided there, and an impedance is connected between the main terminal and the light ignition sensitivity, electrical The point is that the characteristics can be adjusted appropriately.
本発明の別の特徴とするところは、上記した素
子を光結合固体スイツチの入出力間を結合する部
分に使用することによつて、回路部品点数が少な
く、かつ順方向損失が小さな、しかも光源電力が
少なくてすむ、ゼロ電圧スイツチング機能を備え
た光結合固体スイツチ回路を実現可能ならしめる
点にある。 Another feature of the present invention is that by using the above-mentioned element in the part that connects the input and output of the optically coupled solid state switch, the number of circuit components is small, the forward loss is small, and the light source The object of the present invention is to make it possible to realize an optically coupled solid-state switch circuit that requires less power and has a zero-voltage switching function.
以下本発明の好ましい実施例を図面により詳細
に説明する。 Preferred embodiments of the present invention will be described in detail below with reference to the drawings.
第3図および第4図は本発明の一実施例による
プレーナ型双方向性ホトサイリスタを例示するも
ので、20は互いに反対側に位置する一対の主表
面31,32と、これら主表面相互を連結する側
端面33とを有するシリコン製半導体基体であ
る。この半導体基体10は、それぞれサイリスタ
要素を含む2つの4層サイリスタ領域34,35
をそなえている。 3 and 4 illustrate a planar bidirectional photothyristor according to an embodiment of the present invention, in which 20 indicates a pair of main surfaces 31 and 32 located opposite each other, and It is a silicon semiconductor substrate having connecting side end surfaces 33. This semiconductor body 10 has two four-layer thyristor regions 34, 35 each containing a thyristor element.
It is equipped with
一方のサイリスタ領域34は、主表面32側か
ら31側に向けて順次にp形エミツタ層P21、n
形ベース層N31、p形ベース層P11、及びn形エミ
ツタ層N1を積層状に配置した形の断面構造を有
し、他方のサイリスタ領域35は、主表面31側
から32側に向けて順次にp形エミツタ層P12、
n形ベース層N32、p形ベース層P22、及びn形エ
ミツタ層N2を積層状に配置した断面構造を有す
る。サイリスタ領域34では上記の層配置により
pn接合J1,J31、及びJ41が図示の如く形成されて
おり、サイリスタ領域35でも上記の層配置によ
りpn接合J2,J42,J32が図示の如く形成されてい
る。pn接合J2,J31,J41,J32,J42はいずれも主
表面31に終端している。 One thyristor region 34 has p-type emitter layers P 21 , n
It has a cross-sectional structure in which a type base layer N 31 , a p-type base layer P 11 , and an n-type emitter layer N 1 are arranged in a laminated manner, and the other thyristor region 35 is directed from the main surface 31 side to the 32 side. Then, the p-type emitter layer P 12 ,
It has a cross-sectional structure in which an n-type base layer N 32 , a p-type base layer P 22 , and an n-type emitter layer N 2 are arranged in a stacked manner. In the thyristor region 34, due to the above layer arrangement,
PN junctions J 1 , J 31 and J 41 are formed as shown in the figure, and in the thyristor region 35, pn junctions J 2 , J 42 and J 32 are formed as shown in the figure by the above layer arrangement. The pn junctions J 2 , J 31 , J 41 , J 32 , and J 42 all terminate at the main surface 31.
2つのサイリスタ領域34,35は、n形隔離
領域N0によりそれぞれ取囲まれており相互に電
気的に分離されるようになつている。サイリスタ
領域34に含まれる層N1,P1/,N31,P21により
第1のサイリスタ要素が形成され、そのカソード
面にあるn形層N1には主電極層22aが被着さ
れ、反対側のアノード面にあるp形層P21にも主
電極層23aが被着されている。サイリスタ領域
35に含まれる層P12,N32,P22,N2により第2
のサイリスタ要素が形成され、そのアノード面に
おけるp形層P12には主電極層22aと対をなす
主電極層22bが被着され、反対側のカソード面
におけるn形層N2には主電極層23aと対をな
す主電極層23bが被着されている。主電極層2
2a,22bは一方の主端子T1に一緒に接続さ
れ、主電極層23a,23bも他方の主端子T2
に一緒に接続されている。 The two thyristor regions 34, 35 are each surrounded by an n-type isolation region N0 and are electrically isolated from each other. The layers N 1 , P 1 /, N 31 , P 21 included in the thyristor region 34 form a first thyristor element, and the main electrode layer 22a is deposited on the n-type layer N 1 on the cathode surface thereof. A main electrode layer 23a is also deposited on the p-type layer P21 on the opposite anode surface. The layers P 12 , N 32 , P 22 , and N 2 included in the thyristor region 35 cause the second
A thyristor element is formed, a main electrode layer 22b forming a pair with the main electrode layer 22a is deposited on the p-type layer P 12 on the anode surface, and a main electrode layer 22b on the n-type layer N 2 on the opposite cathode surface is deposited. A main electrode layer 23b, which is paired with layer 23a, is applied. Main electrode layer 2
2a, 22b are connected together to one main terminal T1, and the main electrode layers 23a, 23b are also connected to the other main terminal T2.
are connected together.
基体20の一方の主表面31側において、2つ
のサイリスタ領域34,35の境界部分には、そ
れぞれのサイリスタ要素の光感応領域、例えば接
合J31及びJ42及びその近傍領域が露呈され、該境
界部分に光源26からトリガ光を照射することに
より双方のサイリスタ要素をほぼ均等に光点弧し
うるようになつている。光源26としてはひ化ガ
リウム発光ダイオードが適している。 On the one main surface 31 side of the base body 20, at the boundary between the two thyristor regions 34 and 35, the photosensitive regions of the respective thyristor elements, for example, the junctions J 31 and J 42 and their neighboring regions are exposed, and the boundary By irradiating the portion with trigger light from the light source 26, both thyristor elements can be ignited almost equally. A gallium arsenide light emitting diode is suitable as the light source 26.
さらに基体20の一方の主表面31側には、光
照射予定領域からはなれた位置にそれぞれp形層
P11の一部分及びp形層P22の一部分が露呈され、
各々の露呈部分にはそれぞれ補助電極層24,2
5が被着されている。各補助電極層24,25は
それぞれ対応する補助端子T3,T4に接続され
ている。補助端子T3と主端子T1との間及び補
助端子T4と主端子2の間にはそれぞれ、抵抗又
はトランジスタのようなインピーダンス装置3
6,37が接続され、そのインピーダンス値を適
宜に設定することにより各々のサイリスタ要素の
スイツチング感度を調整するのに用いられる。 Further, on one main surface 31 side of the base body 20, p-type layers are provided at positions away from the planned light irradiation area.
A portion of P 11 and a portion of p-type layer P 22 are exposed;
Auxiliary electrode layers 24 and 2 are provided on each exposed portion, respectively.
5 is coated. Each auxiliary electrode layer 24, 25 is connected to a corresponding auxiliary terminal T3, T4, respectively. An impedance device 3 such as a resistor or a transistor is provided between the auxiliary terminal T3 and the main terminal T1 and between the auxiliary terminal T4 and the main terminal 2, respectively.
6 and 37 are connected, and are used to adjust the switching sensitivity of each thyristor element by appropriately setting its impedance value.
なお、第4図において、27は一方の主表面3
1において主電極層22a,22b及び補助電極
層24,25に接触していない部分を被覆する酸
化膜であり、28は他方の主表面32において隔
離領域N0の表面を含め主電極層23a,23b
に接触していない部分を被覆する酸化膜である。 In addition, in FIG. 4, 27 indicates one main surface 3.
1 is an oxide film that covers the parts not in contact with the main electrode layers 22a, 22b and the auxiliary electrode layers 24, 25, and 28 is an oxide film that covers the main electrode layer 23a, 28 including the surface of the isolation region N0 on the other main surface 32. 23b
This is an oxide film that covers the parts that are not in contact with the surface.
かかるプレーナ型双方向性ホトサイリスタは選
択拡散の技術により作ることができる。例えばn
形シリコン基板の両面によりn形層N31,N32の露
出部となる個所および隔離領域N0の主表面3
1,32への露出部となる個所を酸化膜をマスク
として被覆してp形不純物を拡散し、次にn形層
N1,N2の形成位置を露呈するように両主面3
1,32上に酸化膜をマスクとして被覆してn形
不純物を拡散することによつて所定の接合構造を
得、次に主電極層、補助電極層を例えば蒸着、メ
ツキ等の方法により形成すれば第3図および第4
図に示す装置が得られる。 Such planar bidirectional photothyristors can be made by selective diffusion techniques. For example, n
The exposed portions of the n-type layers N 31 and N 32 and the main surface 3 of the isolation region N 0 are formed by both sides of the silicon substrate.
1 and 32 are covered with an oxide film as a mask, p-type impurities are diffused, and then an n-type layer is formed.
Both principal surfaces 3 are placed so as to expose the formation positions of N 1 and N 2 .
A predetermined bonding structure is obtained by covering 1 and 32 with an oxide film as a mask and diffusing n-type impurities, and then forming a main electrode layer and an auxiliary electrode layer by a method such as vapor deposition or plating. Figures 3 and 4
The device shown in the figure is obtained.
次に第3図および第4図に示す装置の動作を説
明する。まず、主端子T1,T2間に一方の主端
子T1が他方の主端子T2より負電位となるよう
な電圧が印加され、pn接合J1,J41が順バイアス
されpn接合J31が逆バイアスされている場合を説
明する。この状態で光源26より一方の主表面3
1の光照射予定領域へ光エネルギーhν(h:プ
ランク定数、ν:光の振動数)を照射すると、
pn接合J31の露出個所付近に電子−正孔対が生成
し、電子はn形層N31へ正孔はp形層P11にそれぞ
れ集められる。これらの電子−正孔対による光電
流は、電極24、インピーダンス装置36を通つ
て主端子T1に流れる。このとき、該装置36の
両端に発生する電位差はp形層P11に電位を下
げ、n形層N1の電位を上げる方向に発生する。
この電位差がpn接合J1の障害電圧(built−in
voltage)より高くなると、この個所においてn
形層N1よりp形層P11へ電子の注入が開始され
る。p形層P11へ注入された電子はpn接合J31を通
りn形層N31等に拡散される。この電子の拡散に
よつて集まつた電子および前述した光照射によつ
て生じた電子−正孔対のうちn形層N31へ集めら
れた電子によつてn形層N31の電位が上がり、pn
接合J41に加わる電圧が障壁電圧以上となるとp
形層P21よりn形層N31へ正孔が注入される。注入
された正孔はn形層N31からp形層P11へ拡散し、
pn接合J1をさらに順バイアスする。これによつ
てn形層N1からの電子の注入が促進される。以
上の動作がくり返され、それぞれ層P11,N31,
P21及び層N1,P21,P31からなる各等価トランジ
スタとしての電流増幅率の和αP11N31P21+αN1P
21N31が1に近づくと一方の4層領域34が導通状
態となる。 Next, the operation of the apparatus shown in FIGS. 3 and 4 will be explained. First, a voltage is applied between the main terminals T1 and T2 such that one main terminal T1 has a more negative potential than the other main terminal T2, and the pn junctions J 1 and J 41 are forward biased and the pn junction J 31 is reverse biased. Explain the case where In this state, one main surface 3 is
When light energy hν (h: Planck's constant, ν: frequency of light) is irradiated to the area to be irradiated with light,
Electron-hole pairs are generated near the exposed portion of the p-n junction J 31 , and the electrons are collected in the n-type layer N 31 and the holes are collected in the p-type layer P 11 , respectively. Photocurrent due to these electron-hole pairs flows through the electrode 24 and the impedance device 36 to the main terminal T1 . At this time, a potential difference generated across the device 36 occurs in the direction of lowering the potential of the p-type layer P11 and increasing the potential of the n-type layer N1 .
This potential difference is the fault voltage (built-in
voltage), at this point n
Injection of electrons from the p-type layer N 1 to the p-type layer P 11 is started. Electrons injected into the p-type layer P 11 pass through the p-n junction J 31 and are diffused into the n-type layer N 31 and the like. The potential of the n-type layer N 31 increases due to the electrons collected by this electron diffusion and the electron-hole pairs generated by the above-mentioned light irradiation, which are collected in the n-type layer N 31 . ,pn
When the voltage applied to junction J 41 exceeds the barrier voltage, p
Holes are injected from the type layer P 21 to the n type layer N 31 . The injected holes diffuse from the n-type layer N31 to the p-type layer P11 ,
Further forward bias the p-n junction J1 . This promotes injection of electrons from the n-type layer N1 . The above operations are repeated, and the layers P 11 , N 31 ,
Sum of current amplification factors for each equivalent transistor consisting of P 21 and layers N 1 , P 21 , and P 31 α P11N31P21 + α N1P
When 21N31 approaches 1, one of the four-layer regions 34 becomes conductive.
次に、主端子間T1,T2間に一方の主端子T
1が他の主端子T2より正電位となるような電圧
が印加され、pn接合J2,J32が順バイアスで、pn
接合J42が逆バイアスされている場合を説明す
る。この状態で光をpn接合J42の一方の主表面3
1における露出箇所を含む照射予定領域に照射す
ると他方の4層領域35が導通状態となる。この
ときの点弧機能を説明する。光の照射によつて
pn接合J42の一方の主表面31付近に発生した電
子−正孔対は、p形層P22に正孔、n形層N32に電
子がそれぞれ集められる。電子−正孔対による光
電流は、電極25およびインピーダンス装置37
を通つて主端子T2に流れる。このとき、インピ
ーダンス装置37の両端に発生する電位差はp形
層P22に電位を下げ、n形層N2の電位を上げる方
向に発生する。この電位差がpn接合J2の障壁電
圧以上となると、このときn形層N2からp形層
P22へ電子の注入が開始される。p形層P22に注入
された電子はpn接合J42を通りn形層N32内に拡散
する。この電子の拡散によつて集まつた電子およ
び光照射時にn形層N32に集められた電子によつ
てn形層N32に電位が上がりpn接合J32にかかる電
圧を障壁電圧以上となると、p形層P12からn形
層N32へ正孔が注入される。n形層N32へ注入され
た正孔はp形層P22に拡散しpn接合J2とさらに順
バイアスする。その結果、n形層N2からp形層
P22への電子の注入が促進される。以上の動作が
くり返され、それぞれ層N2,P22,N32及び層
P22,N32,P12からなる各等価トランジスタとし
ての電流増幅率の和αN2P22N32+αP22N32P12が1
に近づくと他方の4層領域35が導通状態とな
る。 Next, one main terminal T is connected between the main terminals T1 and T2.
1 is applied with a voltage that is more positive than the other main terminal T2, pn junctions J 2 and J 32 are forward biased, and pn
The case where junction J 42 is reverse biased will be explained. In this state, light is applied to one main surface 3 of the p-n junction J 42 .
When the area to be irradiated including the exposed portion in No. 1 is irradiated, the other four-layer area 35 becomes conductive. The ignition function at this time will be explained. by irradiation with light
Electron-hole pairs generated near one main surface 31 of the p-n junction J 42 are collected in the p-type layer P 22 and electrons in the n-type layer N 32 , respectively. The photocurrent due to the electron-hole pair is transmitted through the electrode 25 and the impedance device 37.
through to the main terminal T2 . At this time, a potential difference generated across the impedance device 37 occurs in the direction of lowering the potential of the p-type layer P 22 and increasing the potential of the n-type layer N 2 . When this potential difference exceeds the barrier voltage of the p-n junction J2 , the transition from the n-type layer N2 to the p-type layer occurs.
Electron injection into P 22 begins. Electrons injected into the p-type layer P 22 pass through the p-n junction J 42 and diffuse into the n-type layer N 32 . The electrons collected by this electron diffusion and the electrons collected in the n-type layer N 32 during light irradiation raise the potential in the n-type layer N 32 and cause the voltage applied to the p-n junction J 32 to exceed the barrier voltage. , holes are injected from the p-type layer P 12 to the n-type layer N 32 . The holes injected into the n-type layer N 32 diffuse into the p-type layer P 22 and further forward bias the p-n junction J 2 . As a result, from the n-type layer N2 to the p-type layer
Injection of electrons into P22 is promoted. The above operations are repeated, and the layers N 2 , P 22 , N 32 and layers N 2 , P 22 , N 32 and
The sum of the current amplification factors for each equivalent transistor consisting of P 22 , N 32 , and P 12 α N2P22N32 + α P22N32P12 is 1
When approaching , the other four-layer region 35 becomes conductive.
隔離領域N0によつて各4層領域34,35は
完全に分離されているので電気ゲート方式で問題
となつている転流時の誤点弧の問題が解消され
る。すなわち、例えば他方の4層領域35が導通
状態にある場合において、導通領域の蓄積電荷が
転流のときに一方の4層領域34のpn接合J1近
傍に流出するような事態は、隔離領域N0によつ
て完全に防ぐことができ、従つて流出した電荷に
よつて一方の4層領域34が光信号の照射される
前に誤点弧して導通状態になることを防止でき
る。このため、大電流高速度の用途に適したプレ
ーナ型双方向性ホトサイリスタを得ることができ
る。 Since the four-layer regions 34 and 35 are completely separated by the isolation region N 0 , the problem of erroneous firing during commutation, which is a problem in the electric gate method, is solved. That is, for example, when the other four-layer region 35 is in a conductive state, a situation in which the accumulated charge in the conductive region flows into the vicinity of the pn junction J 1 of one four-layer region 34 during commutation occurs in the isolated region. This can be completely prevented by N 0 , and therefore, one of the four-layer regions 34 can be prevented from being erroneously turned on and turned into a conductive state by the leaked charge before being irradiated with the optical signal. Therefore, a planar bidirectional photothyristor suitable for high current and high speed applications can be obtained.
また、光信号を照射する側の主電極層22a,
22bが2分割され、かつ4層領域34,35が
隔離領域N0によつて完全に分離されているの
で、光の照射によつて発生した光電流の分散を防
止でき、光感度の向上を図ることができる。 Further, the main electrode layer 22a on the side to which the optical signal is irradiated,
22b is divided into two, and the four-layer regions 34 and 35 are completely separated by the isolation region N0 , which prevents dispersion of photocurrent generated by light irradiation and improves photosensitivity. can be achieved.
次に第3図及び第4図に示したゲート電極2
4,25に役割について説明する。この素子をゼ
ロ電圧スイツチング機能を備えた光結合固体化ス
イツチの入出力間の結合部に適用する場合は、光
照射があつてもサイリスタ領域34,35が点弧
しないような工夫が必要である。そのためには、
4層領域34ではn形層N1とp形層P11とを、4
層領域35ではn形層N2と第2の中間層P22とを
短絡して、N1,P11,N31あるいはN2,P22,N32の
トランジスタ部分の電流増幅率αN1P11N31あるい
はαN2P22N32を無効にする必要がある。このため
には4層領域34ではp形層P11、4層領域35
ではp形層P22に外部端子を取り出せる電極が必
要である。4層領域34の場合は、通常の電気ゲ
ート方式の場合のpゲート端子を取る構造である
から問題はないが、4層領域35の場合は領域3
4の場合と対称的な端子の取り方をすると他方の
主表面32から外部端子を取り出さねばならな
い。しかし、この素子を実装する場合には他方の
主表面32側に支持電極を設ける構造になるの
で、主電極23bと電気的に絶縁しながらこの外
部端子を取り出さなければならず、このような実
装法は極めて難しく実現性が少ない。本実施例の
ようにp形層P21の主表面31側に露出している
面から電極を取ると実装上極めて簡単になる。 Next, the gate electrode 2 shown in FIGS. 3 and 4
The roles will be explained in 4 and 25. When this device is applied to the input/output coupling part of an optically coupled solid-state switch with a zero voltage switching function, it is necessary to devise a method to prevent the thyristor regions 34 and 35 from igniting even when irradiated with light. . for that purpose,
In the 4-layer region 34, the n-type layer N 1 and the p-type layer P 11 are
In the layer region 35, the n-type layer N 2 and the second intermediate layer P 22 are short-circuited, and the current amplification factor α of the transistor portion of N 1 , P 11 , N 31 or N 2 , P 22 , N 32 is α N2P22N32 must be disabled. For this purpose, in the 4-layer region 34, the p-type layer P 11 and the 4-layer region 35 are
Then, an electrode from which an external terminal can be taken out is required on the p-type layer P22 . In the case of the 4-layer region 34, there is no problem since the structure takes the p-gate terminal in the case of a normal electric gate system, but in the case of the 4-layer region 35, the region 3
If the terminal is taken out in a manner symmetrical to that in case 4, the external terminal must be taken out from the other main surface 32. However, when this element is mounted, a supporting electrode is provided on the other main surface 32 side, so this external terminal must be taken out while being electrically insulated from the main electrode 23b. The law is extremely difficult and has little practicality. If the electrodes are removed from the surface exposed on the main surface 31 side of the p-type layer P21 as in this embodiment, mounting becomes extremely simple.
また、光点弧感度又はスイツチング感度および
ブレークオーバ電圧、スタテイツクdv/dt耐量
等の電気的特性はn形層N1とp形層P11(あるい
はn形層N2とp形層P22)との短絡の仕方によつて
大きく変動し、また両特性は相反する関係にある
ので、この素子の用途によつて短絡の程度を適当
に調整する必要がある。 In addition, the electrical characteristics such as light ignition sensitivity or switching sensitivity, breakover voltage, and static dv/dt tolerance are determined by the n-type layer N 1 and the p-type layer P 11 (or the n-type layer N 2 and the p-type layer P 22 ). Since the characteristics vary greatly depending on the manner of short-circuiting, and since both characteristics are in a contradictory relationship, it is necessary to appropriately adjust the degree of short-circuiting depending on the use of the device.
したがつて、n形層N1はN2とp形層P11又はP22
とを内部短絡していない本実施例のような場合、
補助端子T3,T4を取り出せる補助電極24,
25を設けることは、ゼロ電圧スイツチング機能
を有する光結合固体化スイツチ回路に本素子を用
いる場合極めて有益であり、さらにインピーダン
ス装置26,27を接続してそのインピーダンス
値を適当の調整するようにすると、それぞれの用
途に適した光点弧感度や電気的特性を得ることが
できるため、その適用範囲が広められ使い易くな
るという大きな利点が得られる。 Therefore, the n-type layer N 1 has N 2 and the p-type layer P 11 or P 22
In a case like this example where the and is not internally shorted,
Auxiliary electrode 24 from which auxiliary terminals T3 and T4 can be taken out,
25 is extremely useful when this device is used in an optically coupled solid-state switch circuit having a zero voltage switching function, and furthermore, it is possible to connect impedance devices 26 and 27 to adjust the impedance value appropriately. , it is possible to obtain light ignition sensitivity and electrical characteristics suitable for each application, which has the great advantage of widening the range of application and making it easier to use.
次に第5図及び第6図を参照して、本発明を、
ゼロ電圧スイツチ機能を持つた光結合固体化スイ
ツチ回路の入出力間を結合する部分に適用した場
合の実施例について説明する。 Next, with reference to FIGS. 5 and 6, the present invention will be described as follows.
An embodiment will be described in which the present invention is applied to a portion connecting input and output of an optically coupled solid-state switch circuit having a zero voltage switch function.
第5図は本発明第1の実施例によるプレーナ型
双方向性ホトサイリスタを入出力間結合部分に適
用したゼロ電圧スイツチング機能を持つた光結合
固体化スイツチ回路を示すものである。双方向性
ホトサイリスタPTYの一方の主端子T1と一方
の補助端子T3との間及び他方の主端子T2と他
方の補助端子T4との間に点弧感度および電気的
特性を調整するための抵抗Rg1,Rg2およびゼ
ロ電圧スイツチング機能を有するトランジスタ
TR1,TR2をそれぞれ付加してある。このトラ
ンジスタTR1,TR2のベース・エミツタ間に抵
抗R5,R6をそれぞれ挿入し、交流電源10の
電圧が高いときにR5,6Rに電圧を発生させ、
この電圧によつて、トランジスタTR1,TR2に
ベース電流をそれぞれ供給する。なお、コンデン
サC1,C2は次のような作用をするものであ
る。チヤタリングなどの不安定なスイツチングを
防止するためスイツチをオンするときの入力電圧
とオフにする電圧とに差を設け、一旦スイツチン
グすると簡単には逆転しないようにする、いわゆ
るヒステリシス機能を持たせるためのものであ
る。この回路ではC1あるいはC2に充電された
電荷を利用してヒステリシスを得ている。この回
路の動作を簡単に説明する。直流入力が加わると
発光ダイオードLDに順電流が流れ、発光する。
この光を受けて双方向性ホトサイリスタRTYの
一方のサイリスタ領域が点弧し、交流電源10よ
り負荷12に電流を流す。一方、トランジスタ
TR1(あるいはTR2)には抵抗R5とT6およ
び交流電源電圧で決まるベース電流が流れる。こ
のため、交流電源電圧が高いときは、トランジス
タTR1(あるいはTR2)が導通し、双方向性ホ
トサイリスタPTYの一方のサイリスタの主端子
−補助端子間が短絡され、入力信号が付加され
て、双方向性ホトサイリスタPTYに光が照射さ
れてもサイリスタPTYが点弧しない。すなわ
ち、交流電源電圧がゼロ電圧に近く、しかも光が
照射されるときのみ双方向性ホトサイリスタ
PTYが導通し、負荷12に電流を供給できると
いう、いわゆるゼロ電圧スイツチング機能が発揮
される。 FIG. 5 shows an optically coupled solid-state switch circuit having a zero voltage switching function in which a planar type bidirectional photothyristor according to the first embodiment of the present invention is applied to the input/output coupling portion. A resistor for adjusting the firing sensitivity and electrical characteristics between one main terminal T1 and one auxiliary terminal T3 and between the other main terminal T2 and the other auxiliary terminal T4 of the bidirectional photothyristor PTY. Transistor with R g1 , R g2 and zero voltage switching function
TR1 and TR2 are added respectively. Resistors R5 and R6 are inserted between the base and emitter of these transistors TR1 and TR2, respectively, and when the voltage of the AC power supply 10 is high, a voltage is generated in R5 and 6R,
This voltage supplies base current to transistors TR1 and TR2, respectively. Incidentally, the capacitors C1 and C2 function as follows. To prevent unstable switching such as chattering, a difference is created between the input voltage when the switch is turned on and the voltage when it is turned off, and a so-called hysteresis function is provided to prevent the switch from reversing easily once it has been switched. It is something. In this circuit, hysteresis is obtained using the charge charged in C1 or C2. The operation of this circuit will be briefly explained. When DC input is applied, forward current flows through the light emitting diode LD, causing it to emit light.
In response to this light, one thyristor region of the bidirectional photothyristor RTY is fired, causing current to flow from the AC power supply 10 to the load 12. On the other hand, transistor
A base current determined by resistors R5 and T6 and the AC power supply voltage flows through TR1 (or TR2). Therefore, when the AC power supply voltage is high, transistor TR1 (or TR2) becomes conductive, and the main terminal and auxiliary terminal of one thyristor of the bidirectional photothyristor PTY are short-circuited, and the input signal is added to both. Thyristor PTY does not fire even when light is irradiated to the tropic photothyristor PTY. In other words, the bidirectional photothyristor is activated only when the AC power supply voltage is close to zero voltage and when light is irradiated.
PTY conducts and can supply current to the load 12, a so-called zero voltage switching function.
この第1の実施例によると入出力間の結合部分
に光で双方向トリガーできる本発明による双方向
性ホトサイリスタを用いているため、従来例(第
1図)で示した光結合固体化リレーに用いている
ダイオードブリツジDBを削除でき、ダイオード
2個分の順方向電圧降下がなくなるため順方向損
失を小さくできる。また、従来例では主スイツチ
の双方向性サイリスタASと光結合部分のホトサ
イリスタTYを用いて制御していたのを本実施例
ではこの両者の役割を1ケの双方向性サイリスタ
PTYで補なつているため部品数を削減できると
共に主スイツチの電気ゲート式双方向サイリスタ
ASの持つている転流時の問題も解消できるた
め、信頼性を向上させることができる。全体の部
品数を比較しても本実施例では少くすることがで
き、これらをモジユール化する場合には有利であ
る。その上、1つの発光ダイオードLDは、本発
明によるホトサイリスタPTYのたば1つの光照
射予定領域を照射すればよいので、第2図の従来
例で問題になつたような誤動作対策は格別必要な
く、発光ダイオードの駆動電力を小さくしてその
寿命をのばすことができ、実際上極めて有利であ
る。 According to this first embodiment, since the bidirectional photothyristor according to the present invention, which can be bidirectionally triggered by light, is used in the coupling part between the input and output, it is possible to use the optically coupled solid-state relay shown in the conventional example (Fig. 1). The diode bridge DB used for this can be removed, and the forward voltage drop of two diodes is eliminated, so the forward loss can be reduced. In addition, in the conventional example, control was performed using the bidirectional thyristor AS of the main switch and the photothyristor TY of the optical coupling part, but in this example, both roles are performed by one bidirectional thyristor.
Since it is supplemented by PTY, the number of parts can be reduced, and the main switch is an electrically gated bidirectional thyristor.
Reliability can be improved because the problems associated with AS during commutation can also be resolved. Even when compared, the total number of parts can be reduced in this embodiment, which is advantageous when modularizing these parts. Furthermore, since one light emitting diode LD only needs to irradiate one light irradiation area of the photothyristor PTY according to the present invention, it is necessary to take special measures to prevent malfunctions such as those that were a problem in the conventional example shown in Fig. 2. Therefore, the driving power of the light emitting diode can be reduced and its life span can be extended, which is extremely advantageous in practice.
次に本発明の第2の実施例による回路を第6図
に示す。動作原理は第5図の第1に実施例と全く
同じであるので説明を省く。ここで第1の実施例
と異なる点は、ダイオードD1とD2および抵抗
R7とR8が加わつた点である。ダイオードD1
とD2の役割について説明する。トランジスタ
TR1,TR2のベース・エミツタ間の逆耐圧は数
ボルト程度であるから、交流電源電圧からの逆電
圧をこのダイオードD1,D2で持たせてトラン
ジスタTR1,TR2が破壊するのを防ぐためであ
る。次に抵抗R7とR8の役割について説明す
る。第1の実施例(第5図)では回路が対称であ
るためゼロ電圧スイツチさせるタイミングは抵抗
R5とR6で決つてしまい自由度が少ない。この
ゼロ電圧スイツチングさせるタイミングを抵抗R
7とR8を挿入することで自由に変えられるので
回路的に使い易い。部品数が第1の実施例に比較
して多くなるが、このダイオードD1,D2は順
方向損失を伴う位置に挿入されていないので第1
の実施例で述べた利点はそのまま維持される。 Next, a circuit according to a second embodiment of the present invention is shown in FIG. The principle of operation is exactly the same as that of the first embodiment shown in FIG. 5, so a description thereof will be omitted. The difference from the first embodiment is that diodes D1 and D2 and resistors R7 and R8 are added. Diode D1
and the role of D2 will be explained. transistor
Since the reverse withstand voltage between the base and emitter of TR1 and TR2 is about several volts, this is to prevent the transistors TR1 and TR2 from being destroyed by providing reverse voltage from the AC power supply voltage with the diodes D1 and D2. Next, the roles of resistors R7 and R8 will be explained. In the first embodiment (FIG. 5), since the circuit is symmetrical, the timing of the zero voltage switch is determined by the resistors R5 and R6, and there is little freedom. The timing for this zero voltage switching is set by the resistor R.
It is easy to use the circuit because it can be changed freely by inserting 7 and R8. Although the number of parts is increased compared to the first embodiment, the diodes D1 and D2 are not inserted in positions that cause forward loss, so
The advantages mentioned in the embodiment remain the same.
次に本発明の効果を数値的に説明する。 Next, the effects of the present invention will be explained numerically.
従来の光結合固体化スイツチ回路に比して、整
流用ダイオードが不要となるため、順方向電圧降
下を約2.5Vから約1.5Vまで減少できる。また従
来の主スイツチである電気ゲート式の10A、400V
級双方向サイリスタ自身の転流時の誤点弧しない
最大の電圧上昇率dv/dt及び最大の電流減少率
di/dtはそれぞれ、2V/μs,5A/msである
が、本実施例のそれらは、100V/μs以上であ
つた。 Compared to conventional optically coupled solid-state switch circuits, there is no need for rectifying diodes, so the forward voltage drop can be reduced from about 2.5V to about 1.5V. In addition, the electric gate type 10A, 400V, which is a conventional main switch.
Maximum voltage increase rate dv/dt and maximum current decrease rate without erroneous firing during commutation of class bidirectional thyristor itself
di/dt are 2V/μs and 5A/ms, respectively, but in this example they were 100V/μs or more.
第1図及び第2図は、いずれも従来のゼロ電圧
スイツチング回路を示す回路図、第3図及び第4
図は、本発明の一実施例による双方向性ホトサイ
リスタを示すそれぞれ上面図及びその−線断
面図、第5図及び第6図は、本発明によるサイリ
スタを用いたゼロ電圧スイツチング回路を示す回
路図である。
20……半導体基体、22a,22b,23
a,23b……主電極層、24,25……補助電
極層、26……トリガー用光源、36,37……
スイツチング感度調整用インピーダンス装置、
PTY……双方向性ホトサイリスタ、T1,T2
……主端子、T3,T4……補助端子。
Figures 1 and 2 are circuit diagrams showing conventional zero voltage switching circuits, and Figures 3 and 4 are circuit diagrams showing conventional zero voltage switching circuits.
The figures show a top view and a cross-sectional view taken along the line 2, respectively, of a bidirectional photothyristor according to an embodiment of the present invention, and FIGS. 5 and 6 show a zero-voltage switching circuit using the thyristor according to the present invention. It is a diagram. 20...Semiconductor substrate, 22a, 22b, 23
a, 23b... Main electrode layer, 24, 25... Auxiliary electrode layer, 26... Trigger light source, 36, 37...
Impedance device for adjusting switching sensitivity,
PTY...Bidirectional photothyristor, T1, T2
...Main terminal, T3, T4...Auxiliary terminal.
Claims (1)
ード電極と前記第1の主表面の反対側の第2の
主表面に設けたアノード電極との間の前記基体
内に順次積層形成されたn形エミツタ層、p形
ベース層、n形ベース層およびp形エミツタ層
よりなる第1のサイリスタ要素と、前記第1の
主表面に設けたアノード電極と前記第2の主表
面に設けたカソード電極との間の前記基体内に
順次積層形成されたp形エミツタ層、n形ベー
ス層、p形ベース層およびn形エミツタ層より
なる第2のサイリスタ要素とをたがいに電気的
に分離して配置し、前記第1のサイリスタ要素
の前記各p形層およびn形層間の各pn接合と
前記第1の主表面に終端させるとともに、前記
第2のサイリスタ要素の前記p形エミツタ層、
n形ベース層およびp形ベース層の各相互間の
pn接合を前記第1の主表面に、かつp形ベー
ス層およびn形エミツタ層間のpn接合を前記
第2の主表面にそれぞれ終端させ、前記第1お
よび第2のサイリスタ要素の境界近傍部分に露
呈する各pn接合終端近傍部分を光照射する手
段を設け、前記第1の主表面における前記第1
のサイリスタ要素のカソード電極と前記第2の
サイリスタ要素におけるアノード電極とを共通
の第1の主端子に接続し、前記第2の主表面に
おける前記第1のサイリスタ要素のアノード電
極と前記第1のサイリスタ要素のカソード電極
とを共通の第2の主端子に接続し、前記第1の
主表面において前記境界近傍部分への光照射を
妨たげない位置に露呈した第1および第2のサ
イリスタ要素の両p形ベース層の露呈部分にそ
れぞれスイツチング感度調整用の補助電極を設
け、前記第1のサイリスタ要素側の補助電極と
前記第1の主端子との間、および前記第2のサ
イリスタ要素側の補助電極と前記第2の主端子
との間にそれぞれ第1および第2の可変インピ
ーデンス装置を接続してなる双方向性ホトサイ
リスタと、 (b) 前記ホトサイリスタの前記第1および第2の
主端子間に印加される交流電圧の瞬時値が実質
的にゼロになるたびにゼロ電圧指示信号を発生
する回路手段とを具備し、前記ゼロ電圧指示信
号を前記第1及び第2の可変インピーダンス装
置にそれぞれの制御入力として加えることによ
り前記交流電圧の瞬時値が実質的にゼロになる
たびに前記第1及び第2の可変インピーダンス
装置を低インピーダンス状態から高インピーダ
ンス状態に遷移させて前記各サイリスタ要素の
スイツチング感度を最大にするようにしたこと
を特徴とするゼロ電圧スイツチング回路。[Scope of Claims] 1 (a) The base between the cathode electrode provided on the first main surface of the semiconductor substrate and the anode electrode provided on the second main surface opposite to the first main surface. a first thyristor element consisting of an n-type emitter layer, a p-type base layer, an n-type base layer and a p-type emitter layer which are sequentially stacked in the body; an anode electrode provided on the first main surface; and the second thyristor element. and a second thyristor element consisting of a p-type emitter layer, an n-type base layer, a p-type base layer and an n-type emitter layer sequentially laminated in the base between the cathode electrode provided on the main surface of the substrate. are arranged electrically separated from each other, and are terminated at each pn junction between the p-type layer and n-type layer of the first thyristor element and the first main surface, and the junction of the second thyristor element p-type emitter layer,
Between each of the n-type base layer and the p-type base layer
A p-n junction is terminated at the first main surface, a p-n junction between the p-type base layer and the n-type emitter layer is terminated at the second main surface, and the p-n junction is terminated at a portion near the boundary between the first and second thyristor elements. means for irradiating the exposed portion near the end of each pn junction with light;
the cathode electrode of the thyristor element and the anode electrode of the second thyristor element are connected to a common first main terminal; The cathode electrodes of the thyristor elements are connected to a common second main terminal, and the first and second thyristor elements are exposed at a position on the first main surface that does not interfere with light irradiation to the portion near the boundary. Auxiliary electrodes for switching sensitivity adjustment are provided on the exposed portions of both p-type base layers, and electrodes are provided between the auxiliary electrodes on the first thyristor element side and the first main terminal, and on the second thyristor element side. (b) a bidirectional photothyristor comprising first and second variable impedance devices connected between an auxiliary electrode and the second main terminal, respectively; circuit means for generating a zero voltage indication signal each time the instantaneous value of the alternating current voltage applied between the main terminals becomes substantially zero; the first and second variable impedance devices are applied as respective control inputs to the devices to cause the first and second variable impedance devices to transition from a low impedance state to a high impedance state each time the instantaneous value of the alternating current voltage becomes substantially zero; A zero voltage switching circuit characterized by maximizing the switching sensitivity of the elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13564876A JPS5360183A (en) | 1976-11-11 | 1976-11-11 | Bidirectional photo thyristor and its use circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13564876A JPS5360183A (en) | 1976-11-11 | 1976-11-11 | Bidirectional photo thyristor and its use circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5360183A JPS5360183A (en) | 1978-05-30 |
JPS6114675B2 true JPS6114675B2 (en) | 1986-04-19 |
Family
ID=15156701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13564876A Granted JPS5360183A (en) | 1976-11-11 | 1976-11-11 | Bidirectional photo thyristor and its use circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5360183A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57186365A (en) * | 1981-05-13 | 1982-11-16 | Nec Corp | Photosensitive semiconductor device |
JPS58116768A (en) * | 1981-12-29 | 1983-07-12 | Sanken Electric Co Ltd | Bidirectional photothyristor |
JPH02125666A (en) * | 1988-11-04 | 1990-05-14 | Sharp Corp | Photo triac |
-
1976
- 1976-11-11 JP JP13564876A patent/JPS5360183A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5360183A (en) | 1978-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4224634A (en) | Externally controlled semiconductor devices with integral thyristor and bridging FET components | |
US4745311A (en) | Solid-state relay | |
US4216487A (en) | Bidirectional light-activated thyristor having substrate optical isolation | |
US3816763A (en) | Zero voltage switching photon coupled relay | |
JPH10242449A (en) | Bi-directional thyristor element | |
JPH028293B2 (en) | ||
EP0400153B1 (en) | Optical semiconductor device having a zero-crossing function | |
US5883401A (en) | Monolithic semiconductor switch and supply circuit component | |
US4613884A (en) | Light controlled triac with lateral thyristor firing complementary main thyristor section | |
JP2555887B2 (en) | Transfer type solid state relay | |
US4916323A (en) | Optical control circuit and a semiconductor device for realizing same | |
JP2004207684A (en) | Bi-directional photothyristor chip, light ignition coupler, and solid-state relay | |
JPS6114675B2 (en) | ||
US6995408B2 (en) | Bidirectional photothyristor chip | |
JPS637471B2 (en) | ||
JP2812874B2 (en) | Optical coupling device | |
JPS623987B2 (en) | ||
JPS6149909B2 (en) | ||
JPH0444848B2 (en) | ||
JPS5858900B2 (en) | Gate circuit of gate turn-off thyristor | |
JPH01145859A (en) | Lateral type photothyristor | |
JPS583280A (en) | Thyristor | |
JPH04241513A (en) | Light ignition thyristor | |
JPS6086862A (en) | Photo-driven type semiconductor control rectifier | |
JPS6081865A (en) | Semiconductor device |