JPS61144120A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS61144120A JPS61144120A JP59267956A JP26795684A JPS61144120A JP S61144120 A JPS61144120 A JP S61144120A JP 59267956 A JP59267956 A JP 59267956A JP 26795684 A JP26795684 A JP 26795684A JP S61144120 A JPS61144120 A JP S61144120A
- Authority
- JP
- Japan
- Prior art keywords
- fuse link
- blown
- semiconductor device
- irradiation
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は３種以上の動作モードを内蔵しているが、実
装上の必要性から不必要なモードを選択不能にすること
ができる半導体装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] This invention provides a semiconductor device that has three or more built-in operation modes, but can make unnecessary modes unselectable due to mounting needs. It is related to.
従来の半導体装置では、３種以上の動作モードを内蔵し
ているが、特定の用途で、そのうちのいずれかのみが必
要で、他が不必要な場合にはその選択切多換えに
（イ）工程上のマスクの切り換えによって行う。Conventional semiconductor devices have three or more built-in operating modes, but if only one of them is required for a specific application and the others are unnecessary, it is possible to switch between them (a). This is done by switching masks during the process.
（ロ）当該特定用途のだめのパッケージング時にワイヤ
リングの切シ換えＫよって行う。(b) This is done by switching the wiring when packaging the container for the specific purpose.
などの方法があった。There were other methods.
上述の従来の半導体装置では、いずれＫしてもクエーハ
状態では全動作モードで使用でき、パッケージング後に
不要動作モードを使用不能にすることは出来ないという
問題点があった。The above-mentioned conventional semiconductor device has a problem in that it can be used in all operating modes in the Quafer state even if it is K, and it is not possible to disable unnecessary operating modes after packaging.
この発明は上記のような問題点を解消するためになされ
たもので、３種以上の動作モードのうち不必要な動作モ
ードをパッケージング前は勿鋺、パッケージング後にも
選択不能にすることのできる半導体装置を得ることを目
的とする。This invention was made in order to solve the above-mentioned problems, and it is possible to make unnecessary operation modes out of three or more operation modes unselectable before packaging and unselectable after packaging. The purpose is to obtain a semiconductor device that can be used.
この発明に係る半導体装置は、３種以上の動作モードを
内蔵し、それを溶断させることによって上記動作モード
のうち不必要な動作モードを選択不能にすることのでき
るヒユーズリンクを内部に設けたものである。The semiconductor device according to the present invention has three or more built-in operation modes, and is provided with an internal fuse link that can make unnecessary operation modes unselectable by blowing the fuse links. It is.
この発明における半導体装置では上記ヒユーズリンクを
レーザ光の照射または過電流の流通によって溶断させて
不必要な動作モードを選択不能にする。In the semiconductor device of the present invention, the fuse link is blown by laser beam irradiation or excessive current flow to make unnecessary operation modes unselectable.
第１図はこの発明の第１の実施例の内部回路構成図で、
ψ０は入力、φ１．φ２は出力、ＭＯＳトランジスタＣ
ＭＯ８Ｔ）列Ｑ１ｊｉ？よび抵抗Ｒの直列回路は入力レ
ベル検出回路を構成し、ヒユーズリンクＦＬはこの回路
に挿入されている。Ａ１は入力ψ。の論理電圧をそのま
ｌ出力ψ１へ出すバッファ増幅器、Ａ２はヒユーズリン
クＦＬと抵抗Ｒとの接続ノードＮの論理電圧を出力ψ２
へ出すバッファ増幅器である。FIG. 1 is an internal circuit configuration diagram of a first embodiment of the present invention.
ψ0 is input, φ1. φ2 is the output, MOS transistor C
MO8T) column Q1ji? A series circuit of R and resistor R constitutes an input level detection circuit, and fuse link FL is inserted into this circuit. A1 is the input ψ. A2 is a buffer amplifier that directly outputs the logic voltage of ψ1 to output ψ1, and A2 outputs the logic voltage of the connection node N between fuse link FL and resistor R to ψ2.
It is a buffer amplifier that outputs to
ＭＯ８Ｔ列Ｑ１のしきい値電圧の和をＶ、とし、Ｖ、
＞ Ｖｏｏになるように設定されると、入力φ。に７１
以上の電圧がかかったときのみノードＮは１ｌＨＩ＋と
なり、出力Φ ： ＩＩ）ｉ“１となる。Let the sum of threshold voltages of MO8T string Q1 be V, and V,
> Voo, the input φ. to 71
Only when a voltage higher than that is applied, the node N becomes 1lHI+, and the output Φ: II)i becomes 1.
従って
状態１ φ＝＝ ＩＩＬＩＩ φ２＝ＩＩＬ１１
状態２ φ ＝ ＩＩＨＩＩ φ ＝＝ ＩＩＬ
Ｉ＋状態３ φ ＝ ＩＩＨＩＩ φ ＝ ＩＩ
Ｈ１１なる３つの状態が実現でき、これによって３種の
動作モードを内蔵していることになる。Therefore, state 1 φ== IILII φ2=IIL11
State 2 φ = IIHII φ == IIL
I+state 3 φ = IIHII φ = II
Three states called H11 can be realized, and thus three types of operation modes are built in.
さて、ヒユーズリンク］ＰＬは例えば、ポリシリコンで
形成され、レーザ光の照射によって溶断可能である。こ
のヒユーズリンクＥ’Ｌを溶断した場合、上記状態３は
実現不能となり、これに相当する動作モードは選択不能
になる。Now, the fuse link PL is formed of polysilicon, for example, and can be blown by irradiation with laser light. If this fuse link E'L is blown, the above-mentioned state 3 becomes impossible to realize, and the corresponding operation mode becomes impossible to select.
第２図はこの発明の第２の実施例の内部回路構成図で、
この実施例におけるヒユーズリンクＦＬは所定以上の電
流が流れると溶断するもので、Ｑ２はこの溶断電流を流
すためのＭＯ８Ｔで、入力φ。FIG. 2 is an internal circuit configuration diagram of a second embodiment of the present invention.
The fuse link FL in this embodiment is one that blows out when a current exceeding a predetermined value flows, and Q2 is an MO8T for passing this blowing current, and the input φ.
に負電圧を加えるだけで溶断可能であシ、パッケージン
グ後にも勿論溶断可能である。この実施例の動作モード
は第１図の第１の実施例のそれと全く同一である。It can be fused simply by applying a negative voltage to the wafer, and of course it can also be fused after packaging. The mode of operation of this embodiment is exactly the same as that of the first embodiment of FIG.
以上、第１図、第２図に示した実施例で、ヒユーズリン
クＰＬが溶断したか否かをチェックするには、第１図の
場合は電源電圧よシ高い電圧、第２図の場合は負の電圧
を入力ψ。に印加したときに流れる電流によって行うこ
とができる。すなわち、いずれの場合もヒユーズリンク
を溶断した場合には電流が減少することから、ヒユーズ
リンクの溶断の有無を判断できる。As described above, in the embodiments shown in FIGS. 1 and 2, in order to check whether or not the fuse link PL has blown, in the case of FIG. 1, the voltage is higher than the power supply voltage, and in the case of FIG. Input negative voltage ψ. This can be done by the current that flows when applied to the That is, in any case, if the fuse link is blown, the current decreases, so it can be determined whether the fuse link is blown.
なお、ヒユーズリンクにレーザプロウリンクを用いる場
合には第１図に示した挿入位置に限らず他の適切な位置
に挿入してもよい。Note that when a laser plow link is used as the fuse link, it is not limited to the insertion position shown in FIG. 1, but may be inserted at any other suitable position.
以上のように、この発明によれば３種以上の動作モード
を内蔵する半導体装置のヒユーズリンクを溶断させるこ
とによって特定の不要動作モードを選択不能にすること
ができるので、パッケージング前は勿論、パッケージン
グ後においても、この操作が可能であるという利点を有
している。As described above, according to the present invention, a specific unnecessary operation mode can be made unselectable by blowing the fuse link of a semiconductor device that incorporates three or more types of operation modes. It has the advantage that this operation is possible even after packaging.
第１の及び第２図はそれぞれこの発明の第１および第２
の実施例の内部回路構成図である。
図において、φ。は入力、φ１．φ２は出力、ＦＬはヒ
ユーズリンクである。
なお、各図中同一符号は同一または相当部分を示す。The first and second figures are the first and second figures of this invention, respectively.
FIG. 3 is an internal circuit configuration diagram of the embodiment. In the figure, φ. is input, φ1. φ2 is an output, and FL is a fuse link. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (3)
クが溶断される前には入力の電圧レベルに応じて出力に
３種類以上の動作モードを示すものにおいて、上記ヒュ
ーズリンクを溶断させて上記動作モードのうち所定のも
のを選択不能にできるようにしたことを特徴とする半導
体装置。(1) In a device that has a fuse link inside and exhibits three or more operating modes at the output depending on the input voltage level before the fuse link is blown, the fuse link is blown and the output mode is set to the above operating mode. A semiconductor device characterized in that a predetermined one of them can be made unselectable.
能に構成されたことを特徴とする特許請求の範囲第１項
記載の半導体装置。(2) The semiconductor device according to claim 1, wherein the fuse link is configured to be blown by irradiation with laser light.
て溶断可能に構成されたことを特徴とする特許請求の範
囲第１項記載の半導体装置。(3) The semiconductor device according to claim 1, wherein the fuse link is configured to be blown by a current flowing from an input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267956A JPS61144120A (en) | 1984-12-17 | 1984-12-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59267956A JPS61144120A (en) | 1984-12-17 | 1984-12-17 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61144120A true JPS61144120A (en) | 1986-07-01 |
| JPH0416967B2 JPH0416967B2 (en) | 1992-03-25 |
Family
ID=17451931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59267956A Granted JPS61144120A (en) | 1984-12-17 | 1984-12-17 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61144120A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5725779B2 (en) * | 2010-09-24 | 2015-05-27 | 新日鐵住金株式会社 | Shinkansen vehicle connection device and removal method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526799A (en) * | 1978-06-23 | 1980-02-26 | Rca Corp | Circuit having twoopurpose terminal |
| JPS5859629A (en) * | 1981-09-16 | 1983-04-08 | Toshiba Corp | Mos-type logical circuit |
-
1984
- 1984-12-17 JP JP59267956A patent/JPS61144120A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5526799A (en) * | 1978-06-23 | 1980-02-26 | Rca Corp | Circuit having twoopurpose terminal |
| JPS5859629A (en) * | 1981-09-16 | 1983-04-08 | Toshiba Corp | Mos-type logical circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0416967B2 (en) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639895A (en) | Semiconductor memory device | |
| JP3729278B2 (en) | Internal power supply voltage generation circuit | |
| US6038168A (en) | Hot-electron programmable latch for integrated circuit fuse applications and method of programming therefor | |
| JP3476363B2 (en) | Bandgap reference voltage generator | |
| JPH05136685A (en) | Level conversion circuit | |
| CN113189478A (en) | Chip trimming circuit and trimming method | |
| JPH053080B2 (en) | ||
| KR100308186B1 (en) | Reference voltage generating circuit for semiconductor integrated circuit device | |
| US4571706A (en) | Semiconductor memory device | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| JPS61144120A (en) | Semiconductor device | |
| JPH10334693A (en) | Redundant address generating circuit | |
| US6888216B2 (en) | Circuit having make-link type fuse and semiconductor device having the same | |
| JPS5940392A (en) | Semiconductor memory | |
| JPH0722937A (en) | Semiconductor integrated circuit | |
| JPH04233826A (en) | Programmable reference circuit | |
| KR100429493B1 (en) | Switching control circuit using an electric fuse | |
| KR100275729B1 (en) | Semiconductor device having zapping circuit | |
| KR100306992B1 (en) | Output logic setting circuit in semiconductor integrated circuit | |
| JPH0329190A (en) | Clock signal input circuit | |
| KR100428688B1 (en) | Delay apparatus according to power supply voltage, in which paths of high power supply voltage and a low power supply voltage are implemented separately | |
| JP2550214B2 (en) | Redundancy circuit usage status detection method | |
| JPS61148835A (en) | Input switching circuit of semiconductor integrated circuit | |
| GB2270795A (en) | Trimming integrated circuits | |
| JPS6260314A (en) | Programmable logic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| EXPY | Cancellation because of completion of term |