JPS61127434U - - Google Patents

Description

【図面の簡単な説明】

第１図は、この考案の一実施例を示す図、第２
図は従来のサーミスタ回路を示す図である。 図において、１はサーミスタ駆動電源、２，２
′は抵抗、３，３′，３″はマルチプレクサ、４
，４′はサーミスタ、５は抵抗、６は制御回路、
端子１は信号基準点、端子２はサーミスタ回路の
信号出力端子である。なお、各図中同一符号は同
一又は相当部分を示す。

Claims (1)

【実用新案登録請求の範囲】
1. サーミスタ駆動電源、マルチプレクサ、制御回
   路、抵抗、サーミスタで構成されるサーミスタ回
   路において、サーミスタ駆動電源と、サーミスタ
   駆動電源に接続された低抗と、この抵抗に接続さ
   れたマルチプレクサと、マルチプレクサに接続さ
   れたサーミスタと、サーミスタに接続された抵抗
   と、サーミスタとマルチプレクサとの接続点、あ
   るいはサーミスタと抵抗の接続点へ入力端子が接
   続されたマルチプレクサと、上記のマルチプレク
   サを制御する制御回路とで構成されることを特徴
   とするサーミスタ回路。