JPS61122769A - バス制御方式 - Google Patents
バス制御方式Info
- Publication number
- JPS61122769A JPS61122769A JP24477184A JP24477184A JPS61122769A JP S61122769 A JPS61122769 A JP S61122769A JP 24477184 A JP24477184 A JP 24477184A JP 24477184 A JP24477184 A JP 24477184A JP S61122769 A JPS61122769 A JP S61122769A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- compatible
- compatible devices
- device corresponding
- monitor information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ａ）産業上の利用分野
本発明は、バス制御方式、特にバス上に接続されたデバ
イス対応装置が予め定められた優先順位にしたがってバ
スの使用権を争奪する５Ｃ３ｉ （スモール・コンピ
ュータ・システム・インタフェース）の制御方式の如き
バス制御方式において。
イス対応装置が予め定められた優先順位にしたがってバ
スの使用権を争奪する５Ｃ３ｉ （スモール・コンピ
ュータ・システム・インタフェース）の制御方式の如き
バス制御方式において。
優先順位の低いデバイス対応装置からの要求回数が所定
値に達したとき、他デバイス対応装置が次回の争奪処理
を行なわないようにしたハス制御方式に関するものであ
る。
値に達したとき、他デバイス対応装置が次回の争奪処理
を行なわないようにしたハス制御方式に関するものであ
る。
（Ｂ）従来の技術と発明が解決しようとする問題点従来
、５Ｃ３ｉの制御方式の下では、当該５ｃＳｉで定めら
れたバスデバイスＩＤ（優先順位）により一意的に決ま
る優先順位によってバスの使用権を判断しているが８
この様な方法では優先順位の高いデバイス対応装置によ
ってバスを占有された場合、優先順位の低いデバイス対
応装置で急を要する処理等が実行出来なくなることが生
じる。
、５Ｃ３ｉの制御方式の下では、当該５ｃＳｉで定めら
れたバスデバイスＩＤ（優先順位）により一意的に決ま
る優先順位によってバスの使用権を判断しているが８
この様な方法では優先順位の高いデバイス対応装置によ
ってバスを占有された場合、優先順位の低いデバイス対
応装置で急を要する処理等が実行出来なくなることが生
じる。
第３図は、５Ｃ３ｉ上で比較的優先順位の高いデバイス
対応装置（図ではバスデバイスＩＤ＝５としである）が
、バス占有率の高いコマンド（ファイルのコピー等）を
実行している時の様子を示す一例である。図で破線部は
、それぞれの装置がハスの使用を必要としていることを
示す。白抜き太線部は、アービトレーション・フェーズ
（バスの争奪戦）に参加していることを示し、細線部は
。
対応装置（図ではバスデバイスＩＤ＝５としである）が
、バス占有率の高いコマンド（ファイルのコピー等）を
実行している時の様子を示す一例である。図で破線部は
、それぞれの装置がハスの使用を必要としていることを
示す。白抜き太線部は、アービトレーション・フェーズ
（バスの争奪戦）に参加していることを示し、細線部は
。
アービトレーション・フェーズでバスの使用権ヲ得て、
他のデバイス対応装置とのデータ転送を実行しているこ
とを示す。このような状態では優先順位の低いデバイス
対応装置（例えばバスデバイスＩＤ＝０）がバスの使用
権を得る確立が非常に低くなってしまうのが判る。
他のデバイス対応装置とのデータ転送を実行しているこ
とを示す。このような状態では優先順位の低いデバイス
対応装置（例えばバスデバイスＩＤ＝０）がバスの使用
権を得る確立が非常に低くなってしまうのが判る。
図に示す様な現象を回避することは、動的な優先順位を
持つシステムでは行なうことが可能である。しかしＳＣ
３ｉの場合、優先順位は固定でありかつ一旦アービトレ
ーション・フェーズに参加するとより優先順位の低いデ
バイス対応装置にバス使用権をゆすることができなくな
るため、必然的におこり得るものである。したがって図
の様な状況下において、優先順位の低いデバイス対応装
置へバスの使用権を与えるためには優先順位の高い装置
が一定期間アービトレーション・フェーズに参加する
ことを控える配慮が必要である。
持つシステムでは行なうことが可能である。しかしＳＣ
３ｉの場合、優先順位は固定でありかつ一旦アービトレ
ーション・フェーズに参加するとより優先順位の低いデ
バイス対応装置にバス使用権をゆすることができなくな
るため、必然的におこり得るものである。したがって図
の様な状況下において、優先順位の低いデバイス対応装
置へバスの使用権を与えるためには優先順位の高い装置
が一定期間アービトレーション・フェーズに参加する
ことを控える配慮が必要である。
（Ｃ）問題点を解決するための手段
本発明は、５Ｃ３ｉのアービトレーション・フェーズに
おいて、各デバイス対応装置がバスの使用要求を出して
いるデバイス対応装置を割り出し得ることを利用して、
アービトレーション・フェーズ毎に各装置がバスの使用
権を得ることが出来なかった回数をカウントし、他装置
に関する当該カウント値が規定値に達するものがあると
、一定時間バスの使用を自デバイス対応装置において控
えさせるよう制御し、固定優先順位バスの欠点を克服す
るようにしている。そのため本発明のバス制御方式は、
ハス・コントローラをそなえたデバイス対応装置が複数
個バス上に接続され、複数個の各デバイス対応装置が予
め定められたバス使用Ｊ１！優先順位を与えられている
と共に、上記バスの占を状態が解除されたときバス使用
を要求するデバイス対応装置の上記バス・コントローラ
が一斉にバス使用要求を発してバス争奪処理に参加しい
ずれか最も優先順位の高いデバイス対応装置が当該時点
でのハス使用権を獲得するよう構成されたバス制御方式
において、上記複数個の各デバイス対応装置が、上記ハ
ス上に接続された他のデバイス対応装置からのバス使用
要求状況をモニタするモニタ情報を保持するモニタ情報
保持機構と、上記バス争奪処理に参加してハス使用権を
獲得し得なかったデバイス対応装置に対応する上記モニ
タ情報を更新する更新処理機構と当該更新されたモニタ
情報の中で予め定めた回数以上上記バス使用権を獲得し
得ない他デバイス対応装置が存在すること萎判定したこ
とによって自己の上記バス・コントローラに対して次回
のバス争奪処理に参加することを少なくとも所定時間の
間禁止するバス使用一時停止機能とをそなえ、上記各デ
バイス対応装置におけるバス・コントローラは、上記バ
ス上に存在する個々のデバイス対応装置からのハス使用
要求にもとづいて、上記バス争奪処理を実行するように
したことを特徴としている。以下図面を参照しつつ説明
する。
おいて、各デバイス対応装置がバスの使用要求を出して
いるデバイス対応装置を割り出し得ることを利用して、
アービトレーション・フェーズ毎に各装置がバスの使用
権を得ることが出来なかった回数をカウントし、他装置
に関する当該カウント値が規定値に達するものがあると
、一定時間バスの使用を自デバイス対応装置において控
えさせるよう制御し、固定優先順位バスの欠点を克服す
るようにしている。そのため本発明のバス制御方式は、
ハス・コントローラをそなえたデバイス対応装置が複数
個バス上に接続され、複数個の各デバイス対応装置が予
め定められたバス使用Ｊ１！優先順位を与えられている
と共に、上記バスの占を状態が解除されたときバス使用
を要求するデバイス対応装置の上記バス・コントローラ
が一斉にバス使用要求を発してバス争奪処理に参加しい
ずれか最も優先順位の高いデバイス対応装置が当該時点
でのハス使用権を獲得するよう構成されたバス制御方式
において、上記複数個の各デバイス対応装置が、上記ハ
ス上に接続された他のデバイス対応装置からのバス使用
要求状況をモニタするモニタ情報を保持するモニタ情報
保持機構と、上記バス争奪処理に参加してハス使用権を
獲得し得なかったデバイス対応装置に対応する上記モニ
タ情報を更新する更新処理機構と当該更新されたモニタ
情報の中で予め定めた回数以上上記バス使用権を獲得し
得ない他デバイス対応装置が存在すること萎判定したこ
とによって自己の上記バス・コントローラに対して次回
のバス争奪処理に参加することを少なくとも所定時間の
間禁止するバス使用一時停止機能とをそなえ、上記各デ
バイス対応装置におけるバス・コントローラは、上記バ
ス上に存在する個々のデバイス対応装置からのハス使用
要求にもとづいて、上記バス争奪処理を実行するように
したことを特徴としている。以下図面を参照しつつ説明
する。
（Ｄ）実施例
第１図は本発明の一実施例構成、第２図は本発明の実施
例態様を説明する説明図を示す。
例態様を説明する説明図を示す。
第２図は本発明の実施例態様において、白抜き太線上部
に書かれた数字は９本発明で新たに設けるカウンタのカ
ウント値である。このカウンタは。
に書かれた数字は９本発明で新たに設けるカウンタのカ
ウント値である。このカウンタは。
各ＳＣ３ｉバスデバイスＩＤごとに設けるものであるが
、ハードウェア的に設けても、又はメモリ上に割り付け
てソフトウェア的手法でカウントしても構わない。アー
ビトレーション・フェーズにおいてバスの使用権を得た
時にはその装置に対応する前記カウンタをクリアする。
、ハードウェア的に設けても、又はメモリ上に割り付け
てソフトウェア的手法でカウントしても構わない。アー
ビトレーション・フェーズにおいてバスの使用権を得た
時にはその装置に対応する前記カウンタをクリアする。
同アービトレーション・フェーズにおいて、アービトレ
ーションに参加したハスデバイスは、５Ｃ３ｉ上の５Ｅ
Ｌ（ＳＥＬＥＣＴ）信号の立ち上がりにおける５Ｃ８ｉ
パスにビット対応して示される。即ち例えば８個のデバ
イス対応装置の夫々に対応づけてバス上の１ビツトが用
意され、当該ビットが論理「ｌ」の場合には、当該デバ
イス対応装置がアービトレーションに参加したことを示
す。アービトレーションに参加したバスデバイスのうち
で優先順位が最高のもの（すなわち、バスの使用権を獲
得したもの）を除いたバスデバイスに対するカウンタを
各々カウントアツプする。以上の操作により。
ーションに参加したハスデバイスは、５Ｃ３ｉ上の５Ｅ
Ｌ（ＳＥＬＥＣＴ）信号の立ち上がりにおける５Ｃ８ｉ
パスにビット対応して示される。即ち例えば８個のデバ
イス対応装置の夫々に対応づけてバス上の１ビツトが用
意され、当該ビットが論理「ｌ」の場合には、当該デバ
イス対応装置がアービトレーションに参加したことを示
す。アービトレーションに参加したバスデバイスのうち
で優先順位が最高のもの（すなわち、バスの使用権を獲
得したもの）を除いたバスデバイスに対するカウンタを
各々カウントアツプする。以上の操作により。
各デバイス対応装置がもっているカウンタには。
各バスデバイスＩＤが最後にバスを獲得した時を起点と
した各バスデバイス１０毎のハスを獲得できなかった回
数が保持される。このカウンタ値にある規定値（第２図
では各々８としである）を設けて監視し、他バスデバイ
スＩＤが規定値を超えた時、自デバイス１０に関して次
のハスフリー検出時より一定時間τだけアービトレーシ
ョン・フェーズへの参加を禁止し、規定値を超えたハス
デバイスにバスの使用権を与える様にする。
した各バスデバイス１０毎のハスを獲得できなかった回
数が保持される。このカウンタ値にある規定値（第２図
では各々８としである）を設けて監視し、他バスデバイ
スＩＤが規定値を超えた時、自デバイス１０に関して次
のハスフリー検出時より一定時間τだけアービトレーシ
ョン・フェーズへの参加を禁止し、規定値を超えたハス
デバイスにバスの使用権を与える様にする。
第１図は本発明の一実施例構成を示している。
図中の符号１− （ｐ−’１） 、 １−ｐ、 １
− （ｐ＋１）は夫々本発明にいうデバイス対応装置、
２は５Ｃ３ｉバス、３は５Ｃ３ｉバス・コントローラ。
− （ｐ＋１）は夫々本発明にいうデバイス対応装置、
２は５Ｃ３ｉバス、３は５Ｃ３ｉバス・コントローラ。
４はマイクロプロセッサであって５Ｃ３ｉバス・コント
ローラ３に対する制御を行なうもの、５は制御メモリ、
６はデータ・ストレッジであってマイクロプロセッサ４
のワークＲＡＭを構成するもの、７はデータ・バス・ラ
ッチ、８はゲート信号（ＳＣ５ｉ ５ＥＬ）、９はオア
・ゲート、１０は割込み要求信号、１１は内部バス、１
２は双方向データ・バスであって上記ＳＣ５ｉバス２に
接続されるデバイスが直接接続されるバスを表わしてい
る。
ローラ３に対する制御を行なうもの、５は制御メモリ、
６はデータ・ストレッジであってマイクロプロセッサ４
のワークＲＡＭを構成するもの、７はデータ・バス・ラ
ッチ、８はゲート信号（ＳＣ５ｉ ５ＥＬ）、９はオア
・ゲート、１０は割込み要求信号、１１は内部バス、１
２は双方向データ・バスであって上記ＳＣ５ｉバス２に
接続されるデバイスが直接接続されるバスを表わしてい
る。
第１図図示の場合、５Ｃ５ｉバス２をコントロールする
ハードウェア構成のＳＣ３ｉパス・コントローラ３とマ
イクロプロセッサ４とをもつ通常のデバイス対応装置１
−ｐに対して９例えば８ビツトのデータ・バス・ラッチ
７とオア・ゲート９とを追加し、アービトレーション・
フェーズで出されたハス・デバイス信号（バス使用要求
信号）をラッチし、マイクロプロセッサ４でカウント処
理などを行なうようにされている。
ハードウェア構成のＳＣ３ｉパス・コントローラ３とマ
イクロプロセッサ４とをもつ通常のデバイス対応装置１
−ｐに対して９例えば８ビツトのデータ・バス・ラッチ
７とオア・ゲート９とを追加し、アービトレーション・
フェーズで出されたハス・デバイス信号（バス使用要求
信号）をラッチし、マイクロプロセッサ４でカウント処
理などを行なうようにされている。
マイクロプロセ・７すは９割込み要求信号を受けたとき
５Ｃ３ｉバス・コントローラ３のステータスを言売出し
て、５Ｃ３ｉハ゛ス・コントローラ３に起因する割込み
であったのか、またはアービトレーション・フェーズ検
出に起因する割込みであったのかを判断する。ｓｃｓ
ｔバス・コントローラに起因する割込みであった場合に
は１通常の５Ｃ３ｉ制御方式に対応した処理を行なうが
、アービトレーション・フェーズ検出に起因する割込み
であった場合には次の如き処理を行なう。
５Ｃ３ｉバス・コントローラ３のステータスを言売出し
て、５Ｃ３ｉハ゛ス・コントローラ３に起因する割込み
であったのか、またはアービトレーション・フェーズ検
出に起因する割込みであったのかを判断する。ｓｃｓ
ｔバス・コントローラに起因する割込みであった場合に
は１通常の５Ｃ３ｉ制御方式に対応した処理を行なうが
、アービトレーション・フェーズ検出に起因する割込み
であった場合には次の如き処理を行なう。
割込み発生時にラッチ７にラッチされたデータを読出し
ビット検査を行なって、アービトレーション・フェーズ
に参加したデバイス対応装置（ハス・デバイスＩＤが付
されており当該デバイス対応装置をバス・デバイスＩＤ
をもって呼ぶことがある）に対応して存在するカウンタ
の値をプラス１する。次いで当該ラッチされたデータで
ビットが論理「１」となっているものの中で最上位のビ
ット位置のものを検出して、当該アービトレーション・
フェーズにおいてバス使用権を獲得したデバイス対応装
置を検出し、当該装置に対応するカウント値を零にリセ
ットする。
ビット検査を行なって、アービトレーション・フェーズ
に参加したデバイス対応装置（ハス・デバイスＩＤが付
されており当該デバイス対応装置をバス・デバイスＩＤ
をもって呼ぶことがある）に対応して存在するカウンタ
の値をプラス１する。次いで当該ラッチされたデータで
ビットが論理「１」となっているものの中で最上位のビ
ット位置のものを検出して、当該アービトレーション・
フェーズにおいてバス使用権を獲得したデバイス対応装
置を検出し、当該装置に対応するカウント値を零にリセ
ットする。
即ち、第２図図示のタイミングａにおけるアービトレー
ション・フェーズにおいては、５Ｃ３ｉハス上のデータ
はＭ’ＳＢがＬＳＢに向って「０００１１Ｏ１１」とな
っていて、当該データがう。
ション・フェーズにおいては、５Ｃ３ｉハス上のデータ
はＭ’ＳＢがＬＳＢに向って「０００１１Ｏ１１」とな
っていて、当該データがう。
チアにランチされる。そしてオア・ゲート９を介してマ
イクロプロセッサ４に割込み要求が発せられる。マイク
ロプロセッサ４が上記アーヒトレーシラン・フェーズ検
出に起因した割込みであったことを判別すると、マイク
ロプロセッサ４は、ＲＡＭ５上に保持しているカウンタ
即ち各デバイス対応装置毎のバス使用権要求状況を表わ
すカウンタの内容を読込む。第３図図示のタイミングｅ
の場合には、各カウンタの値は。
イクロプロセッサ４に割込み要求が発せられる。マイク
ロプロセッサ４が上記アーヒトレーシラン・フェーズ検
出に起因した割込みであったことを判別すると、マイク
ロプロセッサ４は、ＲＡＭ５上に保持しているカウンタ
即ち各デバイス対応装置毎のバス使用権要求状況を表わ
すカウンタの内容を読込む。第３図図示のタイミングｅ
の場合には、各カウンタの値は。
（ｉ ） ／”Ｘ ・デバイスｌＤ （ＳＣ５ｉ ＩＤ
）＃７に対して値「０」 （１１）バス・デバイスＩＤ＃６に対して値ｒ ＯＪ（
ｉｉｉ ）バス・デバイスＩＤ＃５に対して値ｒＯＪ（
ｉｖ）バス・デバイスＩＤ＃４に対して値「２」（ｖ）
バス・デバイスＩＤ＃３に対して値ｒＯＪ（ｖｉ）バス
・デバイスＩＤ＃２に対して値ｒＯＪ（ｖｉ）バス・デ
バイスＩＤ＃１に対して値「５」（ｖｉ ）バス・デバ
イスＩＤ＃０に対して値「７」となっている、この状態
において上記ラッチデータがｒｏｏｏｌｌｏｌｌＪであ
ったとすると。
）＃７に対して値「０」 （１１）バス・デバイスＩＤ＃６に対して値ｒ ＯＪ（
ｉｉｉ ）バス・デバイスＩＤ＃５に対して値ｒＯＪ（
ｉｖ）バス・デバイスＩＤ＃４に対して値「２」（ｖ）
バス・デバイスＩＤ＃３に対して値ｒＯＪ（ｖｉ）バス
・デバイスＩＤ＃２に対して値ｒＯＪ（ｖｉ）バス・デ
バイスＩＤ＃１に対して値「５」（ｖｉ ）バス・デバ
イスＩＤ＃０に対して値「７」となっている、この状態
において上記ラッチデータがｒｏｏｏｌｌｏｌｌＪであ
ったとすると。
上記カウンタ値は上記（ｉ）から順に（ｖｉｉ ）に向
って値がｒＯ，０，０，３，１，０，６，８Ｊに更新さ
れると共ニ、ハス・デバイスＩＤ＃４に対応するカウン
タの値をリセットする。即ち、第１図図示ＲＡＭ６の値
はｒＯ，０，０，０，１，０，６，８Ｊとなる。
って値がｒＯ，０，０，３，１，０，６，８Ｊに更新さ
れると共ニ、ハス・デバイスＩＤ＃４に対応するカウン
タの値をリセットする。即ち、第１図図示ＲＡＭ６の値
はｒＯ，０，０，０，１，０，６，８Ｊとなる。
デバイス対応装置ｔ−ｐなどがＳＣ３ｉバスを使用しよ
うとする場合には通常、マイクロプロセッサ４がＳＣ３
ｉバス・コントローラに対してバス起動コマンドを発行
してから始まる。これに応じて、バス・コントローラ３
は、、５Ｃ３ｉバス３が占有状態になっている状態が解
除されたことにもとづいて、５Ｃ３ｉバス上のデータの
自己に割当てられている１ビツトを論理「１」にする形
で。
うとする場合には通常、マイクロプロセッサ４がＳＣ３
ｉバス・コントローラに対してバス起動コマンドを発行
してから始まる。これに応じて、バス・コントローラ３
は、、５Ｃ３ｉバス３が占有状態になっている状態が解
除されたことにもとづいて、５Ｃ３ｉバス上のデータの
自己に割当てられている１ビツトを論理「１」にする形
で。
バス使用要求を発する。即ち、要求をもっている各デバ
イス対応装置が論理「１」を発するので第３図図示タイ
ミングａの場合には、５Ｃ３ｉバス上のデータは上記ｒ
０００１１０１１Ｊとなり。
イス対応装置が論理「１」を発するので第３図図示タイ
ミングａの場合には、５Ｃ３ｉバス上のデータは上記ｒ
０００１１０１１Ｊとなり。
これが信号８に対応して、ラフチアにラッチされる。バ
ス・コントローラ３は当該データを解析してこの場合に
はバス・デバイスＩＤ＃４のデバイス対応装置がバス使
用権を獲得したことを認識する。当該デバイス対応装置
が自己であった場合には２通常の場合と同様に相手方が
決定されて通信が行なわれることとなる。
ス・コントローラ３は当該データを解析してこの場合に
はバス・デバイスＩＤ＃４のデバイス対応装置がバス使
用権を獲得したことを認識する。当該デバイス対応装置
が自己であった場合には２通常の場合と同様に相手方が
決定されて通信が行なわれることとなる。
第３図図示タイミングａにおいて、カウント値が値「８
」となったバス・デバイスＩＤ＃０の存在にもとづいて
、バス・デバイスＩＤ＃Ｏ以外のデバイス対応装置にお
いては２次回のバス・フリー・フェーズ検出時から予め
定めた時間τだけ。
」となったバス・デバイスＩＤ＃０の存在にもとづいて
、バス・デバイスＩＤ＃Ｏ以外のデバイス対応装置にお
いては２次回のバス・フリー・フェーズ検出時から予め
定めた時間τだけ。
マイクロプロセッサ４がアービトレーション・フェーズ
に参加しないようにバス・コントローラ３を制御する。
に参加しないようにバス・コントローラ３を制御する。
即ちバス・コントローラ３に対してバス起動を行なわな
いようにする。この結果２次回のアービトレーション・
フェーズにおいては。
いようにする。この結果２次回のアービトレーション・
フェーズにおいては。
第２図図示タイミングｂの如く、バス・デバイスＩＤ＃
０のデバイス対応装置のみがバス使用要求を発する。カ
ウント値が「８」となっているものが複数個あれば、そ
れらがバス使用要求を発する形となる。なお、上記予め
定めた時間τを置くのは、上記カウント値が値「８」と
なったデバイス対応装置が何らかの理由にもとづいて、
バス使用権を獲得し得ないことが生じていた場合に対処
するためと考えてよい。
０のデバイス対応装置のみがバス使用要求を発する。カ
ウント値が「８」となっているものが複数個あれば、そ
れらがバス使用要求を発する形となる。なお、上記予め
定めた時間τを置くのは、上記カウント値が値「８」と
なったデバイス対応装置が何らかの理由にもとづいて、
バス使用権を獲得し得ないことが生じていた場合に対処
するためと考えてよい。
（Ｅ）発明の詳細
な説明した如（２本発明によれば、アービトレーション
・フェーズに参加せしめることを禁止するようにしてい
るために、既存の５ＣＳｉの制御方式に変更を加える必
要がない。また構成上も既存のデバイス対応装置に僅か
の回路を付加するだけで足りる。
・フェーズに参加せしめることを禁止するようにしてい
るために、既存の５ＣＳｉの制御方式に変更を加える必
要がない。また構成上も既存のデバイス対応装置に僅か
の回路を付加するだけで足りる。
第１図は本発明の一実施例構成、第２図は本発明の場合
の処理の態様を説明する説明図、第３図は従来の場合の
問題点を説明する説明図を示す。 図中、１−ｐなどはデバイス対応装置、２は５Ｃ３ｉバ
ス、３はバス・コントローラ、４はマイクロプロセッサ
、５は制御メモリ、６はデータ・ストレッジ、７はデー
タ・バス・ランチを表わす。
の処理の態様を説明する説明図、第３図は従来の場合の
問題点を説明する説明図を示す。 図中、１−ｐなどはデバイス対応装置、２は５Ｃ３ｉバ
ス、３はバス・コントローラ、４はマイクロプロセッサ
、５は制御メモリ、６はデータ・ストレッジ、７はデー
タ・バス・ランチを表わす。
Claims (1)
- バス・コントローラをそなえたデバイス対応装置が複数
個バス上に接続され、複数個の各デバイス対応装置が予
め定められたバス使用権優先順位を与えられていると共
に、上記バスの占有状態が解除されたときバス使用を要
求するデバイス対応装置の上記バス・コントローラが一
斉にバス使用要求を発してバス争奪処理に参加しいずれ
か最も優先順位の高いデバイス対応装置が当該時点での
バス使用権を獲得するよう構成されたバス制御方式にお
いて、上記複数個の各デバイス対応装置が、上記バス上
に接続された他のデバイス対応装置からのバス使用要求
状況をモニタするモニタ情報を保持するモニタ情報保持
機構と、上記バス争奪処理に参加してバス使用権を獲得
し得なかったデバイス対応装置に対応する上記モニタ情
報を更新する更新処理機構と、当該更新されたモニタ情
報の中で予め定めた回数以上上記バス使用権を獲得し得
ない他デバイス対応装置が存在することを判定したこと
によって自己の上記バス・コントローラに対して次回の
バス争奪処理に参加することを少なくとも所定時間の間
禁止するバス使用一時停止機能とをそなえ、上記各デバ
イス対応装置におけるバス・コントローラは、上記バス
上に存在する個々のデバイス対応装置からのバス使用要
求にもとづいて、上記バス争奪処理を実行するようにし
たことを特徴とするバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24477184A JPS61122769A (ja) | 1984-11-20 | 1984-11-20 | バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24477184A JPS61122769A (ja) | 1984-11-20 | 1984-11-20 | バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61122769A true JPS61122769A (ja) | 1986-06-10 |
Family
ID=17123662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24477184A Pending JPS61122769A (ja) | 1984-11-20 | 1984-11-20 | バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61122769A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260781A (ja) * | 1988-08-26 | 1990-03-01 | Hitachi Ltd | 印刷システム、印刷装置およびその印刷制御方法 |
-
1984
- 1984-11-20 JP JP24477184A patent/JPS61122769A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260781A (ja) * | 1988-08-26 | 1990-03-01 | Hitachi Ltd | 印刷システム、印刷装置およびその印刷制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0153538B1 (ko) | 데드록 검출과 마스킹을 내장하는 버스 중재구조 | |
| KR910001790B1 (ko) | 디지탈 컴퓨터 시스템에서의 통신로 제어 할당용 중재 장치 및 이의 중재 방법 | |
| KR880001401B1 (ko) | 데이타 처리 시스템의 공통 버스 이용검출 논리회로 | |
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| US4818985A (en) | Bus arbitration network capable of quickly carrying out arbitration among bus masters | |
| US4381542A (en) | System for interrupt arbitration | |
| US5528767A (en) | Programmable multi-level bus arbitration apparatus in a data processing system | |
| JP2597456B2 (ja) | 直接アクセス記憶装置へのアクセス調整システム及び方法 | |
| US20090172686A1 (en) | Method for managing thread group of process | |
| EP0810526A1 (en) | Quorum mechanism in a two-node distributed computer system | |
| EP0810530A2 (en) | A method and apparatus for passing bus mastership | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| EP0443557B1 (en) | Interrupt controller capable of realizing interrupt nesting function | |
| KR910001792B1 (ko) | 디지탈 컴퓨터 시스템의 데이타 프로세싱 시스템 및 이의 통신로 접속 장치 | |
| EP0267464B1 (en) | Method for controlling processor access to input/output devices | |
| US4979099A (en) | Quasi-fair arbitration scheme with default owner speedup | |
| JPH08255126A (ja) | バスアクセス調停システムおよびバスアクセスを認める方法 | |
| US4418385A (en) | Method and device for arbitration of access conflicts between an asynchronous trap and a program in a critical section | |
| US5544333A (en) | System for assigning and identifying devices on bus within predetermined period of time without requiring host to do the assignment | |
| JPS61122769A (ja) | バス制御方式 | |
| US5367693A (en) | System for dialog among processors and dispatching processes to processors which monitors the number of acknowledgements to processing requests | |
| JPH0689257A (ja) | バスブリッジの調停装置 | |
| JPH0844662A (ja) | 情報処理装置 | |
| EP0340347B1 (en) | Bus arbitration system | |
| JPH02103619A (ja) | アダプタ装置 |