JPS6112044A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS6112044A
JPS6112044A JP13373884A JP13373884A JPS6112044A JP S6112044 A JPS6112044 A JP S6112044A JP 13373884 A JP13373884 A JP 13373884A JP 13373884 A JP13373884 A JP 13373884A JP S6112044 A JPS6112044 A JP S6112044A
Authority
JP
Japan
Prior art keywords
resist film
film
mask
pinholes
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13373884A
Other languages
Japanese (ja)
Inventor
Tetsuya Ogawa
哲也 小川
Shinichi Soeda
添田 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13373884A priority Critical patent/JPS6112044A/en
Publication of JPS6112044A publication Critical patent/JPS6112044A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To obtain an insulating layer having entirely no pinholes by a method wherein an insulating film of two-layer structure consisting of organic and inorganic substance is formed. CONSTITUTION:Under the state wherein a regular aperture part 30 formed by performing a patterning on a negative type resist film 24, a pinhole 31 formed on the contaminated part of a mask, a pinhole 28 on a negative type resist film, and the intrinsic pinhole 23 present on a silicon dioxide fiom are formed, a positive type resist film 33 is coated thereon, and a patterning is performed using a positive type mask 34. A regular pattern 35 and a cut-away part 36 are supposed to be present on the above-mentioned mask 34. In this case, only an aperture part 37 formed by regular pattern is formed on a silicon dioxide film 32, no pinholes are formed by the help of the pinholes 28 and 33 of the negative type resist film, the effect of the cut-away part 26 of the positive type resist film has no direct relation with the negative type resist film 24, and the second wiring 38 is performed as above-mentioned.

Description

【発明の詳細な説明】 (a)  発明の技術分野 本発明は眉間絶縁層の製造方法に係り、特に半導体装置
における交叉配線部の絶縁層の製造に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to a method for manufacturing an insulating layer between the eyebrows, and more particularly to a method for manufacturing an insulating layer of a cross wiring portion in a semiconductor device.

中) 技術の背景 近年、半導体装置の高集積化や絶縁層の高耐圧化に伴い
、眉間配線部分の絶縁層のピンホールによる耐圧不良が
あり、これの改善が要望されている。
(Middle) Technical background In recent years, as semiconductor devices have become more highly integrated and insulation layers have become higher in voltage, there has been a rise in voltage resistance failures due to pinholes in insulation layers in the area between the eyebrows, and improvements to these problems have been desired.

(C)  従来技術と問題点 。(C) Conventional technology and problems.

従来層間絶縁層として、二酸化シリコン(Si02)や
、酸化アルミニウム(^120 +1)等の無機物を使
用する場合と有機物の樹脂を使用する二種類の方法があ
り、有機物の樹脂として屡々ネガ型しトレジスト膜が用
いられている。
Conventionally, there are two methods for interlayer insulating layers: one is to use inorganic materials such as silicon dioxide (Si02) and aluminum oxide (^120 +1), and the other is to use organic resins. membrane is used.

一般に絶縁層に発生するピンホールは、眉間での絶縁破
壊の原因となりショートの原因となるが、この僅か直径
が1μm以下のピンホールが発生する理由として、第1
に膜形成時の製造工程に原因がある場合と、第2にはパ
ターニングの工程に原因がある場合がある。
Generally, pinholes that occur in the insulating layer cause dielectric breakdown between the eyebrows and cause short circuits, but the first reason why pinholes with a diameter of 1 μm or less occur is
In some cases, the cause is due to the manufacturing process during film formation, and in the second case, the cause is in the patterning process.

パターニングに原因がある場合は、ネガ型レジスト膜で
はマスクの汚染が問題であり、ポジ型レジスト膜の場合
にはマスクパターンに欠陥があ葛のが普通である。
If the cause is due to patterning, mask contamination is a problem for negative resist films, and defects in the mask pattern are common for positive resist films.

第1図はネガ型のレジスト膜を使用した際のパターニン
グの原理とピンホールについて説明したものであって、
第1図(1)で1は基板、2は第1の配線層、3はネガ
型のレジスト膜、4はマスク、5はマスク上の正規のパ
ターン、6はマスクの汚染部、矢印は紫外線である。
Figure 1 explains the principle of patterning and pinholes when using a negative resist film.
In Figure 1 (1), 1 is the substrate, 2 is the first wiring layer, 3 is the negative resist film, 4 is the mask, 5 is the regular pattern on the mask, 6 is the contaminated part of the mask, and the arrow is the ultraviolet rays. It is.

このネガ型レジスト膜がミ紫外線によって照射されると
、第1図(2)に示すように、レジスト膜の感光された
部分はそのまま残って絶縁膜となるが、マスクの正規パ
ターン5と汚染部6の部分は紫外線を遮光してレジスト
膜が感光されることがなく、エツチングによって除去さ
れ、正規開口部の7とピンホール8ができる。
When this negative resist film is irradiated with ultraviolet rays, the exposed parts of the resist film remain as they are and become an insulating film, as shown in FIG. The portion 6 blocks ultraviolet rays so that the resist film is not exposed to light and is removed by etching, forming a regular opening 7 and a pinhole 8.

通常ネガ型のレジスト膜は、パターニングされて、その
まま絶縁膜として使用されるため、この上に第2の配線
層が形成されると、それらの配線間で、ピンホール8の
ためにショートの原因となる。
Normally, a negative resist film is patterned and used as an insulating film, so when a second wiring layer is formed on top of this, pinholes 8 can cause short circuits between the wirings. becomes.

第2図(11はポジ型レジスト膜を使用した場合であっ
て、11は基板、12は第1の配線層であるが、一般に
ポジ型レジスト膜は耐熱性が低く、絶縁膜としては使用
されないため、無機物の絶縁層が必要であり、そのため
無機物の二酸化シリコンI’ll!13があり、14は
ポジ型のレジスト膜、15はマスク、16はマスク上の
正規のパターン、17はマスクの欠落部、1Bはシリコ
ン酸化膜内に存在した本来のピンホール、矢印は紫外線
である。
Figure 2 (11 is a case where a positive resist film is used, 11 is a substrate, 12 is a first wiring layer, but generally a positive resist film has low heat resistance and is not used as an insulating film. Therefore, an inorganic insulating layer is required, so there is an inorganic silicon dioxide I'll! 13, 14 is a positive resist film, 15 is a mask, 16 is a regular pattern on the mask, and 17 is a missing mask. Part 1B indicates the original pinhole existing in the silicon oxide film, and the arrow indicates ultraviolet rays.

第2図(2)はポジ型レジスト膜でパターニングしたも
のであるが、二酸化シリコン膜13には開口部19の他
に、本来のピンホール18とマスクのパターニング欠落
部が露光されることにより、ピンホール20ができ、こ
れらが第2の配線層が形成されるとやはりショートの原
因になる。
FIG. 2 (2) shows a patterned pattern using a positive resist film. In addition to the opening 19 in the silicon dioxide film 13, the original pinhole 18 and the missing part of the patterning of the mask are exposed. Pinholes 20 are formed, which also cause short circuits when the second wiring layer is formed.

このようにマスクのバター1ニングの汚染防止とレジス
ト膜や二酸化シリコン膜にピンホールが発生しないよう
に防塵や取扱の面で厳重に管理する必要があった。
As described above, it was necessary to strictly control dustproofing and handling to prevent contamination of the butter coating on the mask and to prevent pinholes from forming in the resist film and silicon dioxide film.

(d)  発明の目的 本発明は、上記従来の欠点に鑑み、絶縁層として二種類
の層を使用することにより、ピンホールのない絶縁層の
製造方法を提供することを目的とする。
(d) Object of the Invention In view of the above-mentioned conventional drawbacks, an object of the present invention is to provide a method for manufacturing an insulating layer without pinholes by using two types of layers as the insulating layer.

Tel  発明の構成 この目的は、本発明によれば、第1の配線層が形成され
た基板上に無機物の絶縁層を形成し、該無機物の絶縁層
上にレジスト膜を形成した後、該レジスト膜と上記無機
物の絶縁層部を貫通する開口を設け、該開口部以外の部
分に該レジスト膜を残したまま、該レジスト膜上に第2
の配線層を形成することを特徴とする半導体装置の製造
方法を提供することによって達成できる。
According to the present invention, an inorganic insulating layer is formed on a substrate on which a first wiring layer is formed, a resist film is formed on the inorganic insulating layer, and then the resist film is formed on the inorganic insulating layer. An opening is provided that penetrates the film and the insulating layer of the inorganic material, and a second resist film is formed on the resist film while leaving the resist film in the area other than the opening.
This can be achieved by providing a method for manufacturing a semiconductor device characterized by forming a wiring layer.

(f)  発明の実施例 一般に、絶縁膜に必要な絶縁耐圧はIMΩ以上となワて
いるが、特に高い信頼性が要求されるデバイスとか、高
度の設計によっ°て製作される緻密なパターンでは眉間
の絶縁耐圧を十分に保証することが必要であり、そのた
めに無機物の層を下層の絶縁膜とし、有機物の層を上層
とした二層の絶縁膜を形成することにより、ピンホール
によるショート現象を無くするものである。
(f) Embodiments of the Invention In general, the dielectric strength required for an insulating film is IMΩ or higher, but it is particularly suitable for devices that require high reliability or dense patterns manufactured by advanced design. Therefore, it is necessary to sufficiently guarantee dielectric strength between the eyebrows, and for this purpose, by forming a two-layer insulating film with an inorganic layer as the lower insulating film and an organic material layer as the upper layer, short circuits caused by pinholes can be prevented. It eliminates the phenomenon.

即ち、有機物の絶縁材料と・して、ネガ型レジスト膜を
二酸化シリコン膜に被着して、マスクを用いて露光して
パターニングをすると、ネガ型のレジスト膜には1.マ
スクの汚染によるピンホールと二酸化シリコン膜等の本
来のピンホールがパターニングされるが、これを次ぎに
ポジ型レジストを用いて正規パターンで開口するように
露光して、現像を行い、ポジ型レジスト膜を開口してシ
リコン酸化膜をパターニングし、ポジ型とネガ型のレジ
スト膜とでできるピンホールが、互いに補償しあってピ
ンホールによるショートを阻止するものである。
That is, when a negative resist film is applied to a silicon dioxide film as an organic insulating material and patterned by exposure using a mask, the negative resist film has 1. The pinholes due to contamination of the mask and the original pinholes in the silicon dioxide film are patterned, but this is then exposed using a positive resist so that the openings are in a regular pattern, developed, and the positive resist is formed. The silicon oxide film is patterned by opening the film, and the pinholes formed between the positive and negative resist films compensate for each other and prevent short circuits caused by the pinholes.

一方、最初にポジ型レジスト膜を使用する場合は、ポジ
型レジストで下層の二酸化シリコン膜のパターニングを
して、その後に、このポジ型レジストを除去して、新た
にネガ型レジスト膜を被着して所定のパターニングをす
ることにより、互いにピンホールの接続を阻止すること
ができる。
On the other hand, when using a positive resist film first, pattern the underlying silicon dioxide film with the positive resist, then remove this positive resist and apply a new negative resist film. By performing predetermined patterning, it is possible to prevent pinholes from connecting to each other.

このようにして、プロセス工程で発生するすべてのピン
ホールが、二層で互いに補償しあい完全な絶縁層が形成
できる。
In this way, all pinholes generated during the process compensate each other in the two layers to form a complete insulating layer.

第3図(1)は本発明の実施例であり、21は基板、2
2は第1配線部、23は二酸化シリコン膜、24はネガ
型のレジスト膜、25はマスク、26は正規のマスクパ
ターン、27はマスク上の汚染部、28はネガレジスト
膜のピンホール、29は二酸化シリコン膜に存在する本
来のピンホールである。
FIG. 3(1) shows an embodiment of the present invention, in which 21 is a substrate, 2
2 is a first wiring part, 23 is a silicon dioxide film, 24 is a negative resist film, 25 is a mask, 26 is a regular mask pattern, 27 is a contaminated part on the mask, 28 is a pinhole in the negative resist film, 29 is the original pinhole that exists in the silicon dioxide film.

第3図(2)は、ネガ型レジスト膜24が、パターニン
グされて正規の開口部30と、マスクの汚染部でできる
ピンホール31と、ネガ型レジスト膜のピンホール2B
と、二酸化シリコン膜に存在する本来のピンホール23
とが形成された状態で、更にその上にポジ型のレジス日
卿33を塗布し、ポジ型マスク34でパターニングした
ものであるが、このマスクには正規パターン35と欠落
部36があるとする。
FIG. 3(2) shows that the negative resist film 24 is patterned to form a regular opening 30, a pinhole 31 formed by a contaminated part of the mask, and a pinhole 2B in the negative resist film.
and the original pinhole 23 that exists in the silicon dioxide film.
With the above formed, a positive type resist 33 is further applied and patterned with a positive type mask 34, but it is assumed that this mask has a regular pattern 35 and a missing part 36. .

第3図(3)に示すように、二酸化シリコン膜23には
正規パターンで形成された開口部37のみが形成され、
ネガ型レジスト膜のピンホール28と33のために酸化
シリコンにピンホールができることがなく、又ポジ型レ
ジスト膜の欠落部26の影響はネガ型レジスト膜24に
直接には関係がなく、このようにして第2の配線38が
なされる。
As shown in FIG. 3(3), only openings 37 formed in a regular pattern are formed in the silicon dioxide film 23.
Because of the pinholes 28 and 33 in the negative resist film, no pinholes are formed in the silicon oxide, and the effect of the missing portion 26 in the positive resist film is not directly related to the negative resist film 24. Then, the second wiring 38 is formed.

第4図(1)は、ポジ型レジスト膜を使用した場合の例
であるが、641は基板、42は第1の配線部、43は
二酸化シリコン膜、44はポジ型のレジスト膜、45は
マスク、46は正規のパターン部、47は欠落部、48
は二酸化シリコン膜に存在したピンホールである。
FIG. 4 (1) is an example in which a positive type resist film is used, and 641 is a substrate, 42 is a first wiring part, 43 is a silicon dioxide film, 44 is a positive resist film, and 45 is a Mask, 46 is regular pattern part, 47 is missing part, 48
is a pinhole that existed in the silicon dioxide film.

第4図(2)は、パターニングによってピンホール48
と、マスクの欠落部によるピンホール49と、正規開口
部50が形成されるが、この後にポジ型のレジスト膜4
4は除去されて、新たにネガ型のレジスト膜51が塗布
されて、マスク52により照射される状態を示している
Figure 4 (2) shows that pinholes 48 are formed by patterning.
Then, a pinhole 49 and a regular opening 50 are formed due to the missing part of the mask, but after this, a positive resist film 4 is formed.
4 is removed, a new negative resist film 51 is applied, and irradiation is performed using a mask 52.

第4図(3)は、このようにしてパターニングされ、開
口されたネガ型のシスト膜であるが、第2の配線層55
がなされても、マスクの汚染54によるピンホール56
が、二酸化シリコン膜のピンホールと接続することがな
く、従ってショートのおそれがない。
FIG. 4(3) shows a negative type cyst film patterned and opened in this way.
pinholes 56 due to mask contamination 54
However, there is no connection with pinholes in the silicon dioxide film, so there is no risk of short-circuiting.

(匍 発明の効果 以上詳細に説明したように、本発明の有機と無機の二層
構造の絶縁膜を形成することにより、完全にピンホール
のない絶縁層ができ、半導体装置の高信頼性化に供し得
るという効果大なるものがある。
(Effects of the Invention As explained in detail above, by forming the insulating film with the organic and inorganic two-layer structure of the present invention, an insulating layer completely free of pinholes can be created, which improves the reliability of semiconductor devices. There is a great effect that it can be used for.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図は従来の配線層の製造方法を説明する断
面図、第3図、第4図は本発明による配線層の製造方法
を説明する断面図である。 図において、21は基板、22は第1配線部、23は二
酸化シリコン膜、24はネガ型のレジスト膜、25はマ
スク、26は正規のマスクパターン、27はマスク上の
汚染部、28はネガレジスト膜のピンホール、29は二
酸化シリコン膜のピンホール、38は第2の配線である
FIGS. 1 and 2 are cross-sectional views illustrating a conventional wiring layer manufacturing method, and FIGS. 3 and 4 are sectional views illustrating a wiring layer manufacturing method according to the present invention. In the figure, 21 is a substrate, 22 is a first wiring part, 23 is a silicon dioxide film, 24 is a negative resist film, 25 is a mask, 26 is a regular mask pattern, 27 is a contaminated part on the mask, and 28 is a negative resist film. A pinhole in the resist film, 29 is a pinhole in the silicon dioxide film, and 38 is a second wiring.

Claims (3)

【特許請求の範囲】[Claims] (1)第1の配線層が形成された基板上に無機物の絶縁
層を形成し、該無機物の絶縁層上にレジスト膜を形成し
た後、該レジスト膜と上記無機物の絶縁層部を貫通する
開口を設け、該開口部以外の部分に該レジスト膜を残し
たまま、該レジスト膜上に第2の配線層を形成すること
を特徴とする半導体装置の製造方法。
(1) After forming an inorganic insulating layer on the substrate on which the first wiring layer is formed and forming a resist film on the inorganic insulating layer, the resist film and the inorganic insulating layer are penetrated. 1. A method of manufacturing a semiconductor device, comprising providing an opening and forming a second wiring layer on the resist film while leaving the resist film in a portion other than the opening.
(2)上記レジスト膜の形成工程が、ネガレジスト膜を
形成して、当該ネガレジスト膜を所定の開口部パターン
でパターニングした後、その上にポジレジスト膜を被着
する工程から成り、該ポジレジスト膜と対応するパター
ンでパターニングして、上記無機物の絶縁層部に上記開
口を設けた後、上層の該ポジレジスト膜を除去し、且つ
下層の該ネガレジスト膜を残したまま第2の配線を形成
することを特徴とする特許請求の範囲第1項記載の半導
体装置の製造方法。
(2) The step of forming the resist film consists of forming a negative resist film, patterning the negative resist film with a predetermined opening pattern, and then depositing a positive resist film thereon. After forming the opening in the inorganic insulating layer portion by patterning in a pattern corresponding to the resist film, the upper positive resist film is removed and the second wiring is formed while leaving the lower negative resist film. 2. A method of manufacturing a semiconductor device according to claim 1, further comprising: forming a semiconductor device.
(3)上記レジスト膜の形成工程が、ポジレジスト膜を
形成して、当該ポジレジスト膜を所定の開口部パターン
でパターニングした後、、上記無機物の絶縁層部を開口
してパターニングを行い、次に該ポジレジスト膜を除去
して、該無機物の絶縁層部上にネガレジスト膜を被着し
て所定のパターニングを行った後、該ネガレジスト膜上
に第2の配線を形成することを特徴とする特許請求の範
囲第1項記載の半導体装置の製造方法。
(3) In the step of forming the resist film, after forming a positive resist film and patterning the positive resist film with a predetermined opening pattern, the insulating layer of the inorganic material is opened and patterned, and then The positive resist film is removed, a negative resist film is deposited on the inorganic insulating layer portion, and a predetermined patterning is performed, and then a second wiring is formed on the negative resist film. A method for manufacturing a semiconductor device according to claim 1.
JP13373884A 1984-06-27 1984-06-27 Manufacture of semiconductor device Pending JPS6112044A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13373884A JPS6112044A (en) 1984-06-27 1984-06-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13373884A JPS6112044A (en) 1984-06-27 1984-06-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS6112044A true JPS6112044A (en) 1986-01-20

Family

ID=15111760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13373884A Pending JPS6112044A (en) 1984-06-27 1984-06-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS6112044A (en)

Similar Documents

Publication Publication Date Title
DE69323628T2 (en) CHIP CONNECTION WITH GAS-PERMEABLE ETCH LAYER
JPS6112044A (en) Manufacture of semiconductor device
US5506173A (en) Process of fabricating a dielectric film for a semiconductor device
JPS6255703B2 (en)
JP2667517B2 (en) Method of forming hole in interlayer insulating film
JPH0621240A (en) Wiring connecting structure of semiconductor device and manufacture thereof
JPS61183943A (en) Electrode wiring method
JPS63110728A (en) Manufacture of etching mask
JPS59204254A (en) Manufacture of multilayer interconnection master slice integrated circuit
JPS63292649A (en) Manufacture of semiconductor device
JPS6148922A (en) Manufacture of semiconductor
JPS6189671A (en) Manufacture of thin film semiconductor element
JPS6148940A (en) Method of forming electrode of semiconductor device
JPH0443641A (en) Manufacture of semiconductor element
JPS59114824A (en) Flattening method of semiconductor device
JPS6343347A (en) Manufacture of semiconductor device
JPS6092633A (en) Manufacture of semiconductor device
JPS6022342A (en) Manufacture of semiconductor integrated circuit device
JPS60102757A (en) Manufacture of semiconductor device
JPS59163838A (en) Manufacture of semiconductor device
JPS61187235A (en) Manufacture of semiconductor device
JPH05267295A (en) Semiconductor device
JPS58165322A (en) Manufacture of semiconductor device
JPS61201448A (en) Formation of multilayer interconnection structure
JPH11145129A (en) Manufacture of semiconductor device