JPS61117940A - デ−タ保護方式 - Google Patents

デ−タ保護方式

Info

Publication number
JPS61117940A
JPS61117940A JP59239243A JP23924384A JPS61117940A JP S61117940 A JPS61117940 A JP S61117940A JP 59239243 A JP59239243 A JP 59239243A JP 23924384 A JP23924384 A JP 23924384A JP S61117940 A JPS61117940 A JP S61117940A
Authority
JP
Japan
Prior art keywords
register
stored
bit
data
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59239243A
Other languages
English (en)
Inventor
Takayoshi Shiraishi
白石 高義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59239243A priority Critical patent/JPS61117940A/ja
Priority to US06/796,753 priority patent/US4797921A/en
Publication of JPS61117940A publication Critical patent/JPS61117940A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デrり保護方式に関し、特に伝文にシ数を乗
算して暗号化および復号することにより、伝送データ、
ファイル・データ等のデータを保護する方式に関するも
のである。
〔発明の背景〕
最近、銀行システム等においては、伝送データの保護対
策が要望されており、種々の暗号方式が開発、提案され
ている。これらの暗号方式は、通常、伝送データのみな
らずファイル・データの保護にも役立つ。
従来の暗号方式としては、データ保護用に疑似乱数を加
算する方式(米国特許第3.535,642号、同第3
,681.708号、同第3,691.472号、同第
3,816,764号、同第3,838,259号、同
第3,911,216号参照)、および米国商務省標準
局による米国標準暗号方式(米国特許第3.796.8
30号参照)等がある。
前者の方式は、伝送メツセージのビット・パターンと疑
似乱数のビット・パターンを対応するビット位置で加算
した結果のパターンを暗号メツセージとして伝送するも
のである。この暗号方式は、送信先が1端末のみの場合
、つまりエンド・ツー・エンド方式の通信網の場合には
、送受信端末で共通に1個の疑似iII数を保有すれば
よいが、通信網<iui端末(8個)が接続されている
場合には、各端末において(S”−1)個のそれぞれ員
なる疑似乱数を保有する必要があり、メモリー量が大に
なる。そこで、例えは、第2図に示すように、A端末か
らB端末に伝文を送信する場合、伝送連中で交換局Pl
#Pl・P8  を介してC,D、Hの各端末が接続さ
れているとき、各伝送区間人−Pよ。
P□−P@ t ’@ −P@ * P@ −B にお
いて、それぞれ異なる疑似i!IJtc、 # C,I
 C,p c、 t−用意Lrおき、伝送途中でA端末
から送信されてきた暗号化メツセージII1.eCP)
C疑似乱数C工をP0間で加算してP、へ送り、送ると
きC1を加算して送る、すなわち、入−P開ではC□が
鍵であり、Pニー28間ではC,、B端まではm、 e
C,で暗号化される(Φは排他的論理和)方法が考えら
れている。
この方法によれば、各端末にすべての異なる疑似乱数を
備えておく必要はなくなるが、同文興鍵の条件、つまり
同じ伝文を異なった疑似乱数で暗号化することKなるた
め、これらI!最の暗号文のアンドをとることにより、
伝文が解読される可能性がある・したがって、この暗号
化方式の通信ネットワークへの連層には、重要な問題が
ある。
〔発明の目的〕
本発明の目的は、このような従来の欠点を改讐し、伝送
ネットワークに適用した場合、盗118Fk解読される
危険性がなく、かつ暗号化装置と復号装置を安価に構成
できるデータ保護方式を提供することにある。
〔発明の概要〕
上記目的を達成するため、本発明のデータ保護方式は、
ガロア体GFa上の数値を複数式分だけlL&としてレ
ジスタに蓄積し、該レジスタの内容のうち、暗号化また
は復号すべき伝送データのビットに対応するものだけを
選択して、選択された数値のビットごとに加算された結
果を、それぞれ暗号データまたは復号データとすること
KW微がある。
〔発明の実施例〕
以下、本発明の実施列を、図面により説明する。
第3図、第4図は、本発明による暗号化、および復号の
原理を示す説明図である。
いま、ガロア体GFG2)における多項式に対して、既
約多項式(生成多項式)を fl(xJm x” + x + 1        
−−−(1)とすると、この多項式は2進数では% f
、に)−1000011で表わされる。ここで、最下位
ビットは定数項、下から2ビツト目はIの1次項、下か
ら3ビツト目はXの2次項、下から7ビツト目はXの6
次項を、それぞれ表わしている。
第3図は、多項式x8〜813  を、それぞれ上記生
成多項式で、←)で割算したときの剰余である。
すなわち、f8←) m z”  を2進数で麦わすと
、f、<IC)−100000000となり、コノ値を
生成多項式f6CXJ−1000011で割ると、その
余りは000110となる。同じようにして、f。
に)、fl。−L fllに)、fl、に)、fo、休
)を生成多項式で割ると、余りの値は第3図に示すよう
になる。
いま、送信したい伝文を”010101″とすると、こ
の2進数を第3図の人のようVcx”、工11・・・・
・X の−に対応させて配置し、伝文の′1′″に対応
する多項式f’iに)のみを各ビットごとに加算する(
モデエ122の演算)。すなわち、第3図の例では、X
  、   、X  のビット・パターンを各ビットご
とに加算すると、第3図のCに示すように、’1111
01”となる。このCに示す値が、本発明による暗号伝
文である。
次に、第3図の最下段の多項式f8←)のベキ数Eと生
成多項式で6−)の次&iとしたとき、(21−1−E
)をベキ数とする多項式f、、(X)を最下段とする第
4図のような多項式の配列を作成し、これを復号装置の
内容とする。
そして、第3図で作成した暗号伝文”11110°1″
を、第4図のBのように、x60 、 xs@ 、  
・・・X の各欄に対応させて配置し、前述と同じよう
に、暗号伝文の”1″に対応する多項式f1に)のみを
各ビットごとに加算する。これによって、第4図のDI
IC示すように5元の伝文(送信メツセージ)が得られ
る。
このように、暗号化装置と復号装置では、演算方法が同
一で内容のみが異なる。したがって、河−のハードウェ
アを用いて1llf化と復号を実行できるので、きわめ
て安価に構成できる。
第1図は、本発明の一実施例を示す暗号化・復号装置の
ブロック図である。
第1図において、1は&散を格納するレジスタ(または
メモリ)、2は送信メツセージ(伝文)または暗号文を
格納する入力レジスタ、3は暗号化された結果または復
号された結果を格納する出力レジスタ、番は制御・演算
回路である。
L&を格納するレジスタ1は、暗号処理を行う単位であ
るブロック長を1とすれば、1個用意する必要がある。
また、レジスタ1の長さは、上記のプ田ツク長(i)と
同じとする。
い士、1次の2のガ四ア体において、多項式系を考える
。既約原始多項式(生成多項式)t1体)を、次式で求
める。
fs、(e□−&IX1+ IL 1−IX”−” +
 ” −” + & 1 :El+ 66・・・■ ここで−&1 # &i−□、・・・ao  は1″t
たけ′0″の定数である。
x’ iii b  χ1−1+・・・+b、 (mo
tlf、(帽・・・―■すなわち、工1はモデエ謂2演
算により生成多項式f1に)で割算を行うと、その剰余
として、bxi−1+・・・十す、となる。
ここで%b   、  ・・・b、は1#または1o”
の定数である。
このことから、レジスタ1の最下ff1lに格納される
数値は、次の式となる。
x”Ma     x”−”+−−−+ao (rao
dLt、(4)−−*(41すなわち、最下段レジスタ
11の最下位ビット111にはC01次のビ”/)11
2にはc、、次のビット113にはC9,・・・最上位
ビット11tにはC1−4を、それぞれ格納する。
同じようKして、下から2段目のレジスタ12には、次
の式の値が格納される。
x”’ ! d  x’−’ +d  x1″−’+−
・―+ a。(moa f t(XD・・・(5 なお、第5図の例では、IN 、、 III 、 xl
l 、 xllが格納されている。
以下、最上段レジスタ11には、次式の値が格納される
xg+i−t !!1−1x’−”+l、−、zニー”
+・ ・ =+7゜(waifl(J・・・(2) すなわち、レジスタ11の最下位ビット111にはto
l  最上位ビット1ii)Cは!1−1  が格納さ
れる。第3図の例では、xillが最上段のレジスタに
格納されている。
暗号化の際には、以上のようにレジスタ1に乱数を格納
した後、伝文をレジスタ2に入力する。
いま、入力された伝文の2進数人が、 A−00010・−・−01 であり、1ビツト目とeピッ)Iのみが1′で他はすべ
て0″であったとする。
この場合には、WIJIII演算回路番は、乱数レジス
タ1のうちレジスタ11と16の内容をビットごとに加
算(モデュロ済算)シ、その結果″′1″の数が奇数の
とき′″1”、偶数のとき′″o″として、出力レジス
タ311C格納する。こり結課の内容が、暗号化された
メツセージとなる。
以上が暗号化処理である。次に、復号処理について述べ
る。
復号処理は、暗号化装置と同じものを使用して行われる
。この場合、乱数レジスタlkは復号用のデータが、ま
た入力レジスタ2には受信した暗号伝文が、それぞれ格
納される。
先ず、暗号化と同じように、レジスタIIKは、次式の
値を乱数として格納する。
X″、 P    xi−1+p     x”−”+
   … +p、(modf ICt))・・・■ また、レジスタ12には、次式の鰹を格納する。
x””Hlll−1x”−”+q1−. x” ”+−
・・+q、 (modft(4)・・・(a 最上段レジスタ11には、次式の値を格納する。
x””−”*v  x”−”+v  xl−”+…+v
o(rno6f1にx))・・・(9) ここで、E、D+7)M係は、次の式を満足する必要が
ある(f□(聞)が生成多項式の場合)。
E+DiiO(mod2’−1)    ・・・α0)
このようkして、復号処理では、暗号文を入力レジスタ
2に入力し、入力レジスタ20″1″に対応する乱数レ
ジスタ1の内容とアンドをとり、これを加算(モデエロ
2演算)して、その結果を出力レジスタ3に格納する。
出力レジスタ3の内容は、復号された元の伝文である。
次に%第1図を用いて、他の実施例を説明する。
先ず、暗号化のため、生成多項式を次式で与える。
ts(x:)−x  + x + 1    ・・・(
100101)このとき、乱数レジスタ1に格納される
値は、次式で示す内容となる。
x10ysx’ + 1      −・(10001
)xl l B x” + x + 1      ・
・・(00111)x  ax  +x  +x   
   =(01110)x”*z’ + x” + x
”    = (11100)x”ax’ + x” 
+ x” + 1 ・・・(l l 101)次に、伝
文を(00110)とすると、この値を入力レジスタ2
に入力する。
この伝文の11”に対応する乱数レジスタ1の値、x 
 w=x  +x  +x    ・・・(01110
)x”ax” +x+1     ”(00111)を
モデエ田2演算する。
すなわち、 01110 +)00111 これkより、′″01001”が出力レジスタ3に格納
され、暗号文として送信される0 次に、復号処理について述べる。
復号時の乱数レジスタIVC格納される最下段のべ命数
りを求める。
10+DsiQ  (110(L 2’ −1)ヨリ’
D−31−IQ−21 これKより、乱数レジスタ1にはX からX!Sの多項
式の2進数が格納される。
x”Mix’ + x”      ・・・(1100
0)z  ax  +x  +1    ・・・(10
101)x”ax” +x” +X+1  ”(011
11)!”;:C’ + 1” + X” + X・・
・(11110’)x  !X  +x  +1   
 ・・・(11001)入力レジスタ2には、受信した
暗号文″’OL 001″が入力される@ この暗号文の”1″に対応する乱数、つまり上から2段
目(xl4)と最下段(xll)の内容が、ビットごと
にモデュロ2演算される。
x”ax’ + x” + x” + x・・・(11
110)x”=x’+x”      ”(11000
)すなわち、11110 これにより“00110″の元の伝文に復号され、出力
レジスタ3に格納される。
なお、実施例では、fl(X)として既約原始多項式(
生成多項式)を用いたが、これに限定されることはない
。すなわち、 z”xl   (modflG”))        
+・・αDとなる周期を求めれば、暗号化および復号の
ための乱数の関係は、次式のようになる。
E+D=Q  (nods)      ”・α2〔発
明の効果〕 以上説明したように、本発明によれば、ガ四ア体GF(
2)上の多項式を示す数値を複数式分だけ乱数としてレ
ジスタに蓄積し、該レジスタの内容のうち暗号化または
復号すべき伝送データのビットに対応するものだけを選
択して、選択された数値のビットごとに加算した結果を
、それぞれ暗号データまたは復号データとするので、伝
送ネットワークに適用した場合、盗聴者に解読されるお
それがなく、かつ暗号化装置を復号装置と共用できるた
め、きわめて安価に実現できる利点がある。
【図面の簡単な説明】
第1図は本発明の一実施列を示す暗号化・復号装置のブ
ロック図、第2図は従来の疑似乱数加算による暗号化方
式の説明図、第3図、第4図は本発明による暗号化、お
よび復号の原理を示す説明図である。 1:乱数を蓄積するレジスタ、111〜liiτ乱数の
部分レジスタ、2:人力レジスタ、21〜21:入力デ
ータの部分レジスタ、3:出力レジスタ、31〜31=
出力データの部分レジスタ、4:制御・演算回路。 第1図 第2図 嘉   3   図 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)ガロア体GF(2)上の数値を複数式分だけ乱数
    としてレジスタに蓄積し、該レジスタの内容のうち、暗
    号化または復号すべき伝送データのビットに対応するも
    のだけを選択して、選択された数値のビットごとに加算
    された結果を、それぞれ暗号データまたは復号データと
    することを特徴とするデータ保護方式。
  2. (2)前記乱数のレジスタに蓄積される数値は、複数の
    多項式を既約原始多項式で割算した剰余であることを特
    徴とする特許請求の範囲第1項記載のデータ保護方式。
  3. (3)前記乱数のレジスタに蓄積される数値は、暗号化
    の際に蓄積された最下段の多項式のベキ数Eと既約原始
    多項式の次数1としたとき、(2^1−1−E)を復号
    の際に蓄積する最下段の多項式のベキ数とすることを特
    徴とする特許請求の範囲第1項記載のデータ保護方式。
JP59239243A 1984-11-13 1984-11-13 デ−タ保護方式 Pending JPS61117940A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59239243A JPS61117940A (ja) 1984-11-13 1984-11-13 デ−タ保護方式
US06/796,753 US4797921A (en) 1984-11-13 1985-11-12 System for enciphering or deciphering data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59239243A JPS61117940A (ja) 1984-11-13 1984-11-13 デ−タ保護方式

Publications (1)

Publication Number Publication Date
JPS61117940A true JPS61117940A (ja) 1986-06-05

Family

ID=17041865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59239243A Pending JPS61117940A (ja) 1984-11-13 1984-11-13 デ−タ保護方式

Country Status (1)

Country Link
JP (1) JPS61117940A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201869B1 (en) 1995-09-05 2001-03-13 Mitsubishi Denki Kabushiki Kaisha Data transformation apparatus and data transformation method
US6466669B1 (en) 1997-05-30 2002-10-15 Mitsubishi Denki Kabushiki Kaisha Cipher processor, IC card and cipher processing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201869B1 (en) 1995-09-05 2001-03-13 Mitsubishi Denki Kabushiki Kaisha Data transformation apparatus and data transformation method
US6415030B2 (en) 1995-09-05 2002-07-02 Mitsubishi Denki Kabushiki Kaisha Data transformation apparatus and data transformation method
US7096369B2 (en) 1995-09-05 2006-08-22 Mitsubishi Denki Kabushiki Kaisha Data transformation apparatus and data transformation method
US6466669B1 (en) 1997-05-30 2002-10-15 Mitsubishi Denki Kabushiki Kaisha Cipher processor, IC card and cipher processing method

Similar Documents

Publication Publication Date Title
Massey SAFER K-64: A byte-oriented block-ciphering algorithm
EP0839418B1 (en) Cryptographic method and apparatus for non-linearly merging a data block and a key
Adams et al. The structured design of cryptographically good S-boxes
JP4871944B2 (ja) 乱数列の反復周期を延長するよう構成された暗号システム
WO1979000418A1 (en) Method and device for encryption and decryption
JPH0863097A (ja) データを暗号化するための対称暗号化方法およびシステム
KR20110004474A (ko) 갈루아 폐체 암호 시스템
JPS5832380B2 (ja) 暗号処理装置
JP3180836B2 (ja) 暗号通信装置
US20140055290A1 (en) Methods and Apparatus in Alternate Finite Field Based Coders and Decoders
JPH10240500A (ja) 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム
US20020114451A1 (en) Variable width block cipher
US6128386A (en) Multiple number base encoder/decoder using a corresponding exclusive or function
JP2950485B2 (ja) ストリーム暗号処理装置
JPH0697930A (ja) ブロック暗号処理装置
JPS61117940A (ja) デ−タ保護方式
JP3557037B2 (ja) 乱数生成装置及び方法、鍵系列生成装置及び方法、暗号化装置及び方法、並びに復号装置及び方法
RU2188513C2 (ru) Способ криптографического преобразования l-битовых входных блоков цифровых данных в l-битовые выходные блоки
KR101076747B1 (ko) 스트림 모듈의 계층적 트리 구조를 통한 무작위 접근이 가능한 암호화/복호화 방법 및 장치
Islam et al. Data encryption standard
EP0619659A2 (en) A shrinking generator for cryptosystems
JPS6273331A (ja) 1対1対応乱数表の作成方式
RU2024209C1 (ru) Устройство шифрования двоичной информации "албер"
JP3275881B2 (ja) コード生成方法及び装置
KR20010032479A (ko) 디지털 데이터의 엘-비트 입력 블록들을 엘-비트 출력비트들로 암호 변환하는 방법