JPS6111508B2 - - Google Patents

Info

Publication number
JPS6111508B2
JPS6111508B2 JP52150865A JP15086577A JPS6111508B2 JP S6111508 B2 JPS6111508 B2 JP S6111508B2 JP 52150865 A JP52150865 A JP 52150865A JP 15086577 A JP15086577 A JP 15086577A JP S6111508 B2 JPS6111508 B2 JP S6111508B2
Authority
JP
Japan
Prior art keywords
output
power
turned
circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52150865A
Other languages
Japanese (ja)
Other versions
JPS5482921A (en
Inventor
Masaru Sato
Toshio Amano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15086577A priority Critical patent/JPS5482921A/en
Publication of JPS5482921A publication Critical patent/JPS5482921A/en
Publication of JPS6111508B2 publication Critical patent/JPS6111508B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、2個の負荷装置例えばテレビジヨ
ン受像機とVTR(ビデオテープレコーダ)を有
する装置に適用して好適な電源装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power supply device suitable for application to a device having two load devices, such as a television receiver and a VTR (video tape recorder).

例えばテレビジヨン受像機とVTR(ビデオテ
ープレコーダ)を共通のキヤビネツトに一体化し
て組み込み、使い勝手やデザイン的な向上を計つ
た装置が考えられる。
For example, one could consider a device that integrates a television receiver and a VTR (video tape recorder) into a common cabinet to improve usability and design.

このようにテレビジヨン受像機とVTRとを一
体化した装置では、VTRの、これを録画状態、
再生状態、早送り状態にする制御機構の状態によ
つてはテレビジヨン受像機と一緒に動作状態とな
らなくてもよい場合がある。また、これらとは別
の制御機構、例えばタイマーを設けたときには、
テレビジヨン受像機とVTRとを各々別々に制御
する必要があるため、電源スイツチは、テレビジ
ヨン受像機用とVTR用とが別々に設けられるの
が通常である。
In a device that integrates a television receiver and a VTR in this way, the VTR's recording state and
Depending on the state of the control mechanism for setting the playback state or fast-forward state, it may not be necessary to put it into operation together with the television receiver. Also, when a control mechanism other than these, such as a timer, is provided,
Since it is necessary to control the television receiver and the VTR separately, separate power switches are usually provided for the television receiver and the VTR.

ところが、このようにそれぞれ専用の電源スイ
ツチを各個に設けた場合には、装置の使用者は操
作が繁雑になり、テレビジヨン受像機のみに電源
が投入されていて、その画面をみながら録画しよ
うとする場合など、VTRの電源を入れ忘れたり
するなどの不都合が生じる。そこで、このような
ことを避けるには、電源スイツチは、共通の1個
のみであることが望ましい。
However, when each device is provided with its own dedicated power switch, the operation becomes complicated for the user of the device, and the user has to turn on the power only to the television receiver and record while watching the screen. In such cases, inconveniences such as forgetting to turn on the VCR may occur. Therefore, in order to avoid such a situation, it is desirable to have only one common power switch.

この発明は、上述の点にかんがみ、電源スイツ
チを、2個の負荷装置に共通の1個としても、ほ
ぼ各負荷装置に別々の電源スイツチを設けたのと
等しい効果が得られるようにした電源装置を提供
しようとするものである。
In view of the above-mentioned points, the present invention provides a power supply in which, even if the power switch is one common to two load devices, the same effect as providing a separate power switch for each load device can be obtained. The aim is to provide equipment.

以下、この発明による電源装置の一例を、テレ
〓〓〓〓
ビジヨン受像機とVTRとが一体化された装置に
適用した場合を例にとつて、図を参照しながら説
明しよう。
An example of a power supply device according to the present invention will be described below.
Let us explain with reference to the drawings, taking as an example the case where the invention is applied to a device in which a vision receiver and a VTR are integrated.

第1図において、1は電源スイツチで、この例
ではノンロツク式のスイツチが用いられる。
In FIG. 1, 1 is a power switch, and in this example, a non-lock type switch is used.

2はテレビジヨン受像機部、3はVTR部で、
4及び5は、これらテレビジヨン受像機部2及び
VTR部3への電源のオン・オフを制御するリレ
ー、6及び7はこれらリレー4及び5に流す電流
をスイツチング的に制御するトランジスタであ
る。
2 is the television receiver section, 3 is the VTR section,
4 and 5 are these television receiver sections 2 and 5.
Relays 6 and 7 that control the on/off of power to the VTR section 3 are transistors that control the current flowing through these relays 4 and 5 in a switching manner.

8は、VTR部3の制御機構の例えば録画スイ
ツチ、再生スイツチ、早送り又は巻戻しスイツチ
に連動するスイツチである。
Reference numeral 8 denotes a switch that is linked to a control mechanism of the VTR unit 3, such as a recording switch, a playback switch, and a fast forward or rewind switch.

9はタイマーである。10及び11は通常は接
点N側に、タイマー9がセツトされたときは接点
S側に、それぞれ接続される互いに連動するスイ
ツチである。
9 is a timer. Reference numerals 10 and 11 are mutually interlocking switches connected to the contact N side normally, and to the contact S side when the timer 9 is set.

12及び13はそれぞれフリツプフロツプ回路
で、フリツプフロツプ回路13の一方の出力信号
S2(第2図D)が抵抗14及びダイオード15を
介してトランジスタ6のベースに供給されるとと
もにこの信号S2が抵抗16を通じてスイツチ10
の接点Nに供給される。また、抵抗14とダイオ
ード15の接続点がダイオード17を介してフリ
ツプフロツプ回路12の他方の出力信号1(第2
図C)の得られる端子に接続される。
12 and 13 are flip-flop circuits, and one output signal of the flip-flop circuit 13 is
S 2 (FIG. 2D) is supplied to the base of transistor 6 through resistor 14 and diode 15, and this signal S 2 is supplied to switch 10 through resistor 16.
is supplied to contact N of Further, the connection point between the resistor 14 and the diode 15 is connected via the diode 17 to the other output signal 1 (second output signal) of the flip-flop circuit 12.
Connected to the resulting terminal in Figure C).

また18は電源プラグでこれを電源コンセント
に差し込むと整流回路19により例えば商用交流
電圧が整流されて、その出力端に所定の直流電圧
+B(第2図A)が得られるようにされる。
Further, 18 is a power plug, and when this plug is inserted into a power outlet, a rectifier circuit 19 rectifies, for example, a commercial AC voltage, so that a predetermined DC voltage +B (FIG. 2A) is obtained at its output terminal.

そして、この整流回路19の出力端が抵抗20
及びトランジスタ21のコレクターエミツタ間の
直列回路を介して接地され、トランジスタ21の
ベースと整流回路19の出力端との間に抵抗22
及び23の直列回路が接続され、この抵抗22及
び23の接続点Pがスイツチ8を介して接地され
るとともにスイツチ11の接点Sに接続される。
The output end of this rectifier circuit 19 is connected to a resistor 20.
A resistor 22 is connected between the base of the transistor 21 and the output terminal of the rectifier circuit 19.
and 23 are connected in series, and a connection point P between these resistors 22 and 23 is grounded via switch 8 and connected to contact S of switch 11.

また、24及び25はそれぞれゲート回路で、
このゲート回路24及び25にはそれぞれ第1及
び第2のゲート信号が供給されて、両ゲート信号
がともに「0」となるときのみ、このゲート回路
24及び25はオフとなるものである。そして、
この場合、ゲート回路24には、第1のゲート信
号としてはフリツプフロツプ回路12の一方の出
力信号S1(第2図B)が供給され、第2のゲート
信号としてはトランジスタ221のコレクタに得
られる信号電圧E1(第2図G)が供給される。
また、ゲート回路25には、第1のゲート信号と
してはフリツプフロツプ回路13の一方の出力信
2(第2図E)が供給され、第2のゲート信号
としては接続点Pの電圧E0(第2図H)が供給
される。
Further, 24 and 25 are gate circuits, respectively.
First and second gate signals are supplied to the gate circuits 24 and 25, respectively, and the gate circuits 24 and 25 are turned off only when both gate signals become "0". and,
In this case, the gate circuit 24 is supplied with one output signal S 1 (FIG. 2B) of the flip-flop circuit 12 as the first gate signal, and the output signal S 1 (FIG. 2B) of the flip-flop circuit 12 is supplied as the second gate signal. A signal voltage E 1 (FIG. 2G) is supplied.
The gate circuit 25 is supplied with one output signal 2 (E in FIG. 2) of the flip-flop circuit 13 as a first gate signal, and the voltage E 0 (E in FIG. 2) at the connection point P as a second gate signal. 2 H) is supplied.

また26は単安定マルチバイブレータで、電源
スイツチ1がオンされるとこれがトリガされて、
その出力にパルスSP(第2図F)が得られ、こ
れがゲート回路24及び25を通じて、フリツプ
フロツプ回路12及び13にトリガパルスとして
供給される。
26 is a monostable multivibrator, which is triggered when power switch 1 is turned on.
A pulse S P (FIG. 2F) is obtained at its output, which is supplied as a trigger pulse to flip-flop circuits 12 and 13 through gate circuits 24 and 25.

このように構成された回路において、時点t0
プラグ18を電源コンセントに差し込むと、整流
回路19の出力電圧+B(第2図A)が立ち上が
る。
In the circuit configured in this manner, when the plug 18 is inserted into the power outlet at time t0 , the output voltage +B (FIG. 2A) of the rectifier circuit 19 rises.

そして、この電圧+Bがフリツプフロツプ回路
12及び13に供給されるとともに、抵抗27及
びコンデンサ28によりこれらフリツプフロツプ
回路12及び13のクリア端子が一瞬「0」とみ
なされ、これによりこれらフリツプフロツプ回路
12及び13がクリアされて、フリツプフロツプ
回路12の一方の出力S1(第2図B)は「0」に
なり、他方の出力1(同図C)は「1」になり、
またフリツプフロツプ回路13の一方の出力S2
(同図D)は「0」になり、他方の出力2(同図
E)は「1」になる。
Then, this voltage +B is supplied to the flip-flop circuits 12 and 13, and the clear terminals of these flip-flop circuits 12 and 13 are momentarily regarded as "0" by the resistor 27 and capacitor 28, so that the flip-flop circuits 12 and 13 are When cleared, one output S 1 (FIG. 2B) of the flip-flop circuit 12 becomes "0", and the other output 1 (FIG. 2C) becomes "1",
Also, one output S 2 of the flip-flop circuit 13
(D in the same figure) becomes "0", and the other output 2 (E in the same figure) becomes "1".

また、このとき、VTR部3の制御機構が動作
状態でなく、かつ、タイマー9がセツトされてい
なければ、スイツチ8はオフであり、スイツチ1
0及び11は接点Nに接続されている。従つて、
トランジスタ21はオンとなり、電圧E1(第2
図G)は「0」となり、一方、電圧E0(第2図
H)は「1」となる。従つて、ゲート回路24は
オフ、ゲート回路25はオンの状態となつてい
る。
Further, at this time, if the control mechanism of the VTR section 3 is not in an operating state and the timer 9 is not set, the switch 8 is off, and the switch 1 is turned off.
0 and 11 are connected to contact N. Therefore,
The transistor 21 is turned on and the voltage E 1 (second
Figure G) becomes "0", while the voltage E 0 (Figure 2 H) becomes "1". Therefore, the gate circuit 24 is off and the gate circuit 25 is on.

この状態で、時点t1において、電源スイツチ1
を押すと、単安定マルチバイブレータ26の出力
にパルスSP(第2図F)が得られる。このと
き、ゲート回路25がオンであるから、その出力
G2(第2図J)にパルスが得られ、このパルス
〓〓〓〓
によりフリツプフロツプ回路13がトリガされ
て、その一方の出力S2は「0」から「1」に、他
方の出力2は「1」から「0」に反転する。する
と、出力S2が「1」であるから、トランジスタ7
がオンとなり、リレー5に電流が流れ、メイク接
点が閉じるから、VTR部3に電源が投入され
る。
In this state, at time t 1 , power switch 1 is turned on.
When is pressed, a pulse S P (FIG. 2F) is obtained at the output of the monostable multivibrator 26. At this time, since the gate circuit 25 is on, its output
A pulse is obtained at G 2 (Fig. 2 J), and this pulse 〓〓〓〓
This triggers the flip-flop circuit 13, and its one output S2 is inverted from "0" to "1", and the other output S2 is inverted from "1" to "0". Then, since the output S 2 is "1", the transistor 7
turns on, current flows through relay 5, and the make contact closes, so power is turned on to VTR unit 3.

また、このとき、フリツプフロツプ回路12の
他方の出力1は「1」となつているから、ダイオ
ード17はオフで、従つてトランジスタ6がオン
となり、リレー4に電流が流れ、メイク接点が閉
じてテレビジヨン受像機部2にも電源が投入され
る。
Also, at this time, since the other output 1 of the flip-flop circuit 12 is "1", the diode 17 is off, and therefore the transistor 6 is turned on, current flows through the relay 4, the make contact is closed, and the TV Power is also turned on to the digital receiver unit 2.

この状態では、出力2は「0」となるが、電圧
E0が「1」の状態を保つため、やはり、ゲート
回路24はオフ、ゲート回路25はオンである。
In this state, output 2 is "0", but the voltage
Since E 0 remains at "1", the gate circuit 24 is still off and the gate circuit 25 is on.

そして、時点t2において、電源スイツチ1を再
び押すと、単安定マルチバイブレータ26の出力
パルスSPはゲート回路25によりゲートされ
て、ゲート回路25の出力G2にパルスが得ら
れ、これにより、フリツプフロツプ回路13が反
転させられて、出力S2は「0」に反転するため、
トランジスタ6及び7はオフとなり、リレー4及
び5のメイク接点が開の状態となり、テレビジヨ
ン受像機部2とVTR部3との電源はともに遮断
される。
Then, at time t2 , when the power switch 1 is pressed again, the output pulse S P of the monostable multivibrator 26 is gated by the gate circuit 25, and a pulse is obtained at the output G2 of the gate circuit 25, thereby Since the flip-flop circuit 13 is inverted and the output S2 is inverted to "0",
Transistors 6 and 7 are turned off, the make contacts of relays 4 and 5 are opened, and the power to both television receiver section 2 and VTR section 3 is cut off.

こうして、1個の電源スイツチ1を押すだけ
で、テレビジヨン受像機部2とVTR部3との電
源のオン・オフを同時に制御できる。
In this way, by simply pressing one power switch 1, the television receiver section 2 and the VTR section 3 can be turned on and off at the same time.

次に、時点t3において電源スイツチ1を押す
と、時点t1の場合と同様にして、テレビジヨン受
像機部2とVTR部3との電源が同時にオンとな
る。
Next, when the power switch 1 is pressed at time t3 , the television receiver section 2 and the VTR section 3 are simultaneously powered on in the same manner as at time t1 .

この状態で、時点t4において、VTR部3の例え
ば録画スイツチをオンにすると、スイツチ8がオ
ンとなり、電圧E0は「0」となる。一方、トラ
ンジスタ21はオフとなるから電圧E1は「1」
となる。すると、電圧E0及び出力2がともに
「0」であるからゲート回路25はオフの状態と
なり、一方、電圧E1が「1」でからからゲート
回路24はオンの状態となる。
In this state, when, for example, a recording switch of the VTR section 3 is turned on at time t4 , the switch 8 is turned on and the voltage E0 becomes "0". On the other hand, since the transistor 21 is turned off, the voltage E 1 is "1"
becomes. Then, since the voltage E 0 and the output 2 are both "0", the gate circuit 25 is turned off, and since the voltage E 1 is "1", the gate circuit 24 is turned on.

そして、録画スイツチがオンされていてVTR
部3が録画状態であるとき、時点t5で電源スイツ
チ1を押すと、単安定マルチバイブレータ26の
出力パルスSPは、ゲート回路24によつてゲー
トされて、その出力G1(第2図I)にパルスが
得られ、これにより、フリツプフロツプ回路12
がトリガされて、他方の出力1が「0」となり、
ダイオード17はオンとなるため、フリツプフロ
ツプ回路13の一方の出力S2は、ダイオード17
を介して、フリツプフロツプ回路12の他方の出
力端側に流れてしまうため、トランジスタ6はオ
フとなる。すると、リレー4の電流が遮断される
からテレビジヨン受像機部2の電源はオフとな
る。
Then, the recording switch is turned on and the VTR
When the unit 3 is in the recording state, when the power switch 1 is pressed at time t 5 , the output pulse S P of the monostable multivibrator 26 is gated by the gate circuit 24 and its output G 1 (Fig. 2 A pulse is obtained at I), which causes the flip-flop circuit 12
is triggered, the other output 1 becomes "0",
Since the diode 17 is turned on, one output S2 of the flip-flop circuit 13 is connected to the diode 17.
Since the current flows to the other output terminal of the flip-flop circuit 12 via the transistor 6, the transistor 6 is turned off. Then, the current to the relay 4 is cut off, and the power to the television receiver section 2 is turned off.

さらに、時点t6で電源スイツチ1を押すと、単
安定マルチバイブレータ26の出力パルスSP
が、再びゲート回路24によりゲートされて、そ
の出力G1にパルスが得られ、これによりフリツ
プフロツプ回路12がトリガされて、出力1
「0」から「1」になり、ダイオード17はオフ
となる。
Furthermore, when the power switch 1 is pressed at time t6 , the output pulse S P of the monostable multivibrator 26 is
is again gated by the gate circuit 24 to obtain a pulse at its output G1 , which triggers the flip-flop circuit 12, causing the output 1 to go from ``0'' to ``1'' and diode 17 to turn off. .

従つて、フリツプフロツプ回路13の出力S2
は、ダイオード15を通じてトランジスタ6のベ
ースに供給されてこのトランジスタ6はオンとな
り、リレー4に電流が流れて、テレビジヨン受像
機部2の電源はオンとなる。
Therefore, the output S 2 of the flip-flop circuit 13
is supplied to the base of transistor 6 through diode 15, turning on transistor 6, current flows through relay 4, and power to television receiver section 2 is turned on.

こうして、VTR部3の録画スイツチがオンと
されて、VTR部3が録画状態である間は、VTR
部3は電源スイツチ1に無関係で常に電源が投入
されている状態となり、テレビジヨン受像機部2
のみが電源スイツチ1によりオン・オフされる。
In this way, while the recording switch of the VTR unit 3 is turned on and the VTR unit 3 is in the recording state, the VTR
The unit 3 is not connected to the power switch 1 and is always powered on, and the television receiver unit 2
Only the power switch 1 turns on and off the power switch 1.

次に、時点t7でVTR部3の録画スイツチが解除
されると、スイツチ8がオフとなり、電圧E1
「0」、電圧E0が「1」になる。すると、ゲート
回路25が再びオンとなり、電源スイツチ1が押
される毎に、このゲート回路25の出力G2にパ
ルスが得られ、フリツプフロツプ回路13が反転
するから、電源スイツチ1の操作により、テレビ
ジヨン受像機部2とVTR部3との電源がともに
オン・オフされる(第2図中時点t8参照)。
Next, when the recording switch of the VTR section 3 is released at time t7 , the switch 8 is turned off, and the voltage E1 becomes "0" and the voltage E0 becomes "1". Then, the gate circuit 25 is turned on again, and each time the power switch 1 is pressed, a pulse is obtained at the output G2 of the gate circuit 25, and the flip-flop circuit 13 is inverted. The power to both the receiver unit 2 and the VTR unit 3 is turned on and off (see time t8 in FIG. 2).

また、時点t9において、電源スイツチ1が押さ
れて、テレビジヨン受像機部2とVTR部3とに
電源が投入されている状態で、時点t10でタイマ
ー9を設定時刻t12としてセツトすると、これに
連動するスイツチ10及び11が接点Sにそれぞ
れ接続される。
Furthermore, when the power switch 1 is pressed at time t9 and power is turned on to the television receiver unit 2 and VTR unit 3, and the timer 9 is set to the set time t12 at time t10 . , switches 10 and 11 interlocked therewith are connected to the contact S, respectively.

すると、トランジスタ7がオフとなり、従つて
〓〓〓〓
VTR部3の電源がオフとなる。また、同時にト
ランジスタ21がオフとなつて、電圧E1
「0」から「1」になるとともに、電圧E0
「0」になる。
Then, transistor 7 is turned off, and therefore 〓〓〓〓
The power to the VTR section 3 is turned off. At the same time, the transistor 21 is turned off, the voltage E 1 changes from "0" to "1", and the voltage E 0 becomes "0".

すると、ゲート回路24はオンの状態、ゲート
回路25はオフの状態となり、電源スイツチ1を
押すと、ゲート回路24の出力G1に出力パルス
が得られ、これにより、フリツプフロツプ回路1
2のみが反転させられるから、テレビジヨン受像
機部2の電源がオン・オフされる。即ち、タイマ
ー9の状態に無関係に、テレビジヨン受像機部2
のオン・オフが可能である。
Then, the gate circuit 24 is turned on, and the gate circuit 25 is turned off. When the power switch 1 is pressed, an output pulse is obtained at the output G1 of the gate circuit 24, and as a result, the flip-flop circuit 1
2 is inverted, the power to the television receiver section 2 is turned on and off. That is, regardless of the state of the timer 9, the television receiver section 2
can be turned on or off.

そして、この場合タイマー9により例えば設定
時刻t12において、テレビジヨン受像機部2の電
源をオンさせて、所定の番組を視聴できるように
するときは、タイマー9よりは時刻t12におい
て、パルスTP(第2図M)が得られ、これによ
りフリツプフロツプ回路12がクリアされて、そ
の一方の出力S1は「0」、他方の出力1は「1」
となるようにされて、時刻t12で、テレビジヨン
受像機部2に電源が投入されるようになされる。
In this case, when the timer 9 is to turn on the power to the television receiver section 2 at a set time t12 so that a predetermined program can be viewed, the timer 9 will turn on the pulse T at the time t12 . P (Fig. 2M) is obtained, which clears the flip-flop circuit 12, so that one output S1 is "0" and the other output S1 is "1".
Then, at time t12 , power is turned on to the television receiver section 2.

また、タイマー9により設定時刻t12にVTR部
3の電源がオンとされて、これが録画状態となる
ようにするときは、タイマー9より時刻t12にお
いて、立ち上がる電圧E2(第2図N)が得ら
れ、これによりトランジスタ7が時刻t12からオ
ンとなり、VTR部3に電源が投入されるように
される。
Also, when the timer 9 turns on the power to the VTR unit 3 at the set time t 12 and causes it to enter the recording state, the timer 9 causes the voltage E 2 to rise at the time t 12 (N in Figure 2). As a result, the transistor 7 is turned on from time t12 , and the VTR unit 3 is powered on.

そして、時点t13において、タイマー9のセツ
トが解除されると、スイツチ10及び11がそれ
ぞれ接点Nに接続されて、電圧E1は「0」、電圧
E0は「1」となる。
Then, at time t13 , when the timer 9 is unset, the switches 10 and 11 are connected to the contact N, and the voltage E1 becomes "0" and the voltage
E 0 becomes "1".

従つて、その後は、電源スイツチ1により、テ
レビジヨン受像機部2とVTR部3との電源が同
時にオン・オフされる。
Therefore, thereafter, the power switch 1 turns on and off the power to the television receiver section 2 and the VTR section 3 at the same time.

なお、この場合、スイツチ8がオンあるいはス
イツチ11が接点Sに接続されていて、電圧E1
が「1」、電圧E0が「0」のときに、フリツプフ
ロツプ回路13の状態が一方の出力S2が「1」で
あればよいが、この一方の出力S2が「0」のとき
には、フリツプフロツプ回路12の状態が反転し
てもテレビジヨン受像機部2の電源はオン・オフ
されないが、この例の場合、フリツプフロツプ回
路13の他方の出力2がゲート回路25にそのゲ
ート信号として供給されているので、一方の出力
S2が「0」のときは他方の出力2が「1」である
から、電源スイツチ1を押したときにはゲート回
路25の出力にもパルスが得られ、フリツプフロ
ツプ回路13は、常にその一方の出力S2
「1」、他方の出力2は「0」の状態とされ、誤動
作のおそれはない。
In this case, switch 8 is on or switch 11 is connected to contact S, and voltage E 1
is "1" and the voltage E0 is "0", it is sufficient that the state of the flip-flop circuit 13 is such that one output S2 is "1", but when this one output S2 is "0", Even if the state of the flip-flop circuit 12 is reversed, the power to the television receiver unit 2 is not turned on or off, but in this example, the other output 2 of the flip-flop circuit 13 is supplied to the gate circuit 25 as its gate signal. so one output
When S 2 is "0", the other output 2 is "1", so when the power switch 1 is pressed, a pulse is also obtained from the output of the gate circuit 25, and the flip-flop circuit 13 always outputs one of the outputs. S2 is set to "1" and the other output 2 is set to "0", so there is no risk of malfunction.

以上述べたように、この発明装置によれば、2
個の負荷装置に対して単一の電源スイツチで双方
の電源のオン・オフをすることができるととも
に、例えばVTR部3の制御機構を動作させたと
きやタイマーをセツトしたときにはVTR部3の
動作やタイマーに無関係に、少なくとも一方の負
荷装置例えばテレビジヨン受像機部の電源のオ
ン・オフをすることができる。
As described above, according to this invention device, 2
It is possible to turn on and off the power supplies for both load devices with a single power switch, and for example, when operating the control mechanism of the VTR section 3 or setting the timer, the operation of the VTR section 3 is controlled. It is possible to turn on and off the power of at least one load device, such as a television receiver unit, regardless of the timer or timer.

即ち、単一の電源スイツチを、2個の負荷装置
双方の電源スイツチとして使用できるとともに適
宜、一方の負荷装置のみの電源スイツチとするこ
とが可能であり、単一の電源スイツチを設けるだ
けで、2個の負荷装置にそれぞれ電源スイツチを
設けたのと同等の効果が得られる。
That is, a single power switch can be used as a power switch for both of two load devices, and can also be used as a power switch for only one load device, as appropriate, and by simply providing a single power switch, The same effect as providing a power switch for each of the two load devices can be obtained.

なお、図の例は、テレビジヨン受像機とVTR
とを一体化した装置の場合を例にとつて説明した
が、この発明はこれに限らず、例えばラジオ受信
機とカセツトテープレコーダを一体化した装置の
場合にも適用できる。その他、負荷装置としては
種々のものが考えられるものである。
The example in the figure is a television receiver and a VTR.
Although the present invention has been described using an example of a device that integrates a radio receiver and a cassette tape recorder, the present invention is not limited to this, and can also be applied to, for example, a device that integrates a radio receiver and a cassette tape recorder. In addition, various types of load devices can be considered.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明装置の一例の系統図、第2図
はその説明のための波形図、である。 1は電源スイツチ、2はテレビジヨン受像機
部、3はVTR部、8はVTR部3の録画スイツチ
に連動するスイツチ、9はタイマー、10及び1
1はタイマー9のセツトスイツチに連動するスイ
ツチ、12及び13はフリツプフロツプ回路、2
4及び25はゲート回路である。 〓〓〓〓
FIG. 1 is a system diagram of an example of the device of the present invention, and FIG. 2 is a waveform diagram for explaining the same. 1 is a power switch, 2 is a television receiver section, 3 is a VTR section, 8 is a switch linked to the recording switch of VTR section 3, 9 is a timer, 10 and 1
1 is a switch linked to the set switch of timer 9; 12 and 13 are flip-flop circuits; 2
4 and 25 are gate circuits. 〓〓〓〓

Claims (1)

【特許請求の範囲】[Claims] 1 第1及び第2の負荷装置と、これらに共通の
1個の電源スイツチと、この電源スイツチを押圧
する毎にパルスを出力するパルス出力回路と、こ
のパルス出力回路の出力パルスが供給される第1
及び第2のゲート回路と、上記第1のゲート回路
のゲート出力パルスが供給されて上記第1又は第
2の負荷装置の一方をオン・オフさせる回路と、
上記第2のゲート回路のゲート出力パルスが供給
されて上記第1及び第2の負荷装置を共にオン・
オフさせる回路と、上記第1又は第2の負荷装置
に関連して設けられ、上記第1及び第2のゲート
回路の開閉状態を反転する制御機構とを有し、上
記制御機構が動作状態でないときには上記第2の
ゲート回路が開となされて、上記電源スイツチの
操作により上記第1及び第2の負荷装置の電源が
同時にオン・オフされ、上記制御機構が動作状態
であるときには上記第1のゲート回路が開となさ
れて、上記制御機構の状態に無関係に少なくとも
一方の負荷装置の電源が上記電源スイツチの操作
によりオン・オフされるようになされた電源装
置。
1 A first and second load device, one power switch common to these, a pulse output circuit that outputs a pulse every time this power switch is pressed, and an output pulse of this pulse output circuit is supplied. 1st
and a second gate circuit, and a circuit to which the gate output pulse of the first gate circuit is supplied to turn on or off one of the first or second load device;
A gate output pulse of the second gate circuit is supplied to turn on both the first and second load devices.
and a control mechanism provided in association with the first or second load device to reverse the opening/closing states of the first and second gate circuits, wherein the control mechanism is not in an operating state. At times, the second gate circuit is opened, and the power to the first and second load devices is simultaneously turned on and off by operating the power switch, and when the control mechanism is in operation, the first A power supply device in which a gate circuit is opened and power to at least one load device is turned on and off by operating the power switch, regardless of the state of the control mechanism.
JP15086577A 1977-12-15 1977-12-15 Power supply unit Granted JPS5482921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15086577A JPS5482921A (en) 1977-12-15 1977-12-15 Power supply unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15086577A JPS5482921A (en) 1977-12-15 1977-12-15 Power supply unit

Publications (2)

Publication Number Publication Date
JPS5482921A JPS5482921A (en) 1979-07-02
JPS6111508B2 true JPS6111508B2 (en) 1986-04-03

Family

ID=15506059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15086577A Granted JPS5482921A (en) 1977-12-15 1977-12-15 Power supply unit

Country Status (1)

Country Link
JP (1) JPS5482921A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579183A (en) * 1980-06-18 1982-01-18 Matsushita Electric Ind Co Ltd Afc device

Also Published As

Publication number Publication date
JPS5482921A (en) 1979-07-02

Similar Documents

Publication Publication Date Title
JPH053790B2 (en)
JP2551513B2 (en) VTR and TV combination device
JPS6111508B2 (en)
JPS5812483A (en) Television receiver incorporated video tape recorder
JPS6320224Y2 (en)
JPS6017972Y2 (en) television receiver
JP2885330B2 (en) Power circuit
JPS606587B2 (en) magnetic recording and playback device
KR890003588Y1 (en) Timer mode changing circuit of vtr
JPS6024035Y2 (en) receiver with timer
KR870002317Y1 (en) Wrong operation prevention circuit
KR900008274Y1 (en) Remote control circuit for video camera
JPS628622Y2 (en)
JPH0333951Y2 (en)
KR0176848B1 (en) Automatic mode converting method of separation type tv/vcr
JPS584269Y2 (en) Channel selection device
JPS6024034Y2 (en) receiver with timer
JPS5881796U (en) video tape recorder device
JPS5866727U (en) Tuning voltage stabilization device
JPS6141132Y2 (en)
JPS605666Y2 (en) Television receiver with magnetic recording and playback device
JPS5936076Y2 (en) remote control device
JPH0159928U (en)
JPS54134502A (en) Channel selection unit
JPS5866728U (en) Tuning voltage stabilization device