JPS6111011B2 - - Google Patents

Info

Publication number
JPS6111011B2
JPS6111011B2 JP56015764A JP1576481A JPS6111011B2 JP S6111011 B2 JPS6111011 B2 JP S6111011B2 JP 56015764 A JP56015764 A JP 56015764A JP 1576481 A JP1576481 A JP 1576481A JP S6111011 B2 JPS6111011 B2 JP S6111011B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
semiconductor switch
point
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56015764A
Other languages
Japanese (ja)
Other versions
JPS57131125A (en
Inventor
Masahiro Yoshida
Tetsuhito Watanabe
Hiroaki Nojiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP56015764A priority Critical patent/JPS57131125A/en
Publication of JPS57131125A publication Critical patent/JPS57131125A/en
Publication of JPS6111011B2 publication Critical patent/JPS6111011B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明は半導体スイツチの短絡保護回路に係
り、特に負荷短絡時等の過電流に際して過電流検
出用抵抗を使用することなく、半導体スイツチ自
身の電圧降下の上昇を用いて半導体スイツチをカ
ツトオフして保護するものである。 この種の半導体スイツチ回路においては、負荷
回路の短絡により半導体スイツチや負荷回路を駆
動する電源の破損を引き起こすおそれがあるので
半導体スイツチ回路になるべく簡単な短絡保護回
路を付加するだけで、容易にかつ確実に短絡事故
による破損を防ぐ方式が望まれている。 一般的な半導体スイツチ回路としてトランジス
タスイツチ回路を例にあげてこれを第1図に示
す。 第1図において、1はスイツチング信号発生回
路で、2は負荷回路とするとその間のTは絶縁の
為のパルストランス、D1はパルストランスTの
2次側T2に直列な整流用ダイオード、C1は同並
列接続の平滑用コンデンサ、Tr1はスイツチング
トランジスタ、R1はトランジスタTr1のベースと
平滑用コンデンサC1の一端並びにダイオードD1
のカソード側との間を接続する入力電流制限用抵
抗、Eは負荷回路駆動用の直流電源である。 次に第1図の回路動作を説明すると、入力信号
はスイツチング信号発生回路1(のスイツチング
信号発生部)に入力されると、パルス信号がパル
ストランスTの1次側T1に入力され、同2次側
T2に誘起電圧が発生する。この誘起電圧はダイ
オードD1で整流されてからコンデンサC1で平滑
され、抵抗R1をへてトランジスタTr1のベースに
入力されてトランジスタTr1はONする。トラン
ジスタTr1のONにより負荷回路2には駆動用の
直流電圧Eが印加される。 しかし、このような半導体スイツチ回路では、
負荷回路2の両端イ,ロ間に短絡事故が生じた場
合トランジスタTr1のコレクタ電流icが増加して
いく。第2図はこの場合のトランジスタTr1のコ
レクタ電流ic(縦軸)とコレクタ・エミツタ電圧
CE(横軸)の静特性曲線を示すもので動作点が
通常動作点aより曲線A上を矢印の方向b点にむ
かつて移動していく。トランジスタTr1のコレク
タ電流icの増加につれて同コレクタ・エミツタ電
圧VCEが急激に増加していき、動作点bつまりト
ランジスタTr1の最大コレクタ損失曲線Bとパラ
メータibによるa−b移行曲線Aとの交叉点を超
えるとトランジスタTr1の破壊をまねく結果にな
る。又これにともない負荷回路2の駆動用電源E
も過電流により、破壊するおそれが生ずる。そこ
でスイツチングトランジスタTr1をかかる短絡事
故から保護する回路が必要となつてくる。 次に短絡保護回路付半導体スイツチ回路の従来
方式を第3図に示す。 尚第3図において便宜上第1図相当部分には同
一符号を付してみると、第3図で第1図の場合の
他に追加した部分としては次のものが考えられ
る。即ち、トランジスタTr1のベース・エミツタ
間に接続されるサイリスタSCRとトランジスタ
Tr1のエミツタ接続間に直列接続される過電流検
出用抵抗RsとサイリスタSCRへのゲート入力を
供給するためトランジスタTr1のエミツタ側にア
ノードをサイリスタゲート側にカソードを夫々接
続するダイオードD2とが設けられ短絡事故時に
サイリスタSCRが点灯してトランジスタTr1のベ
ース回路を短絡するように働くのである。 第3図における回路動作はトランジスタTr1
ONして負荷回路2が駆動するまでは第1図の場
合と同じである。 次に第3図の負荷回路2の両端子イとロの間で
短絡事故が生じた場合トランジスタTr1のコレク
タ電流icが増加していき、過電流検出用抵抗Rs
の両端の電圧VRSが下記の式(1)に示す電圧VON
超えた時にダイオードD2を通じてサイリスタ
SCRのゲートに点弧のためのトリガ電圧VGF
印加されてサイリスタSCRは点弧する。 これによつてトランジスタTr1のベースはアー
スレベルになり、トランジスタTr1はOFF状態に
なつてトランジスタTr1は破壊に先立つて切れ保
護される。又一度サイリスタSCRを点弧する
と、スイツチング発生回路1の入力にスイツチン
グ信号が入力されなくなるまでサイリスタSCR
を消弧することはできない。すなわち、その間に
短絡事故を修理してもサイリスタSCRは点弧し
たままなので、トランジスタTr1はOFF状態のま
まであり、スイツチング信号がなくなつた時には
じめてサイリスタSCRに電流が流れなくなつて
消弧するのである。 VON=VD+VGF≒0.6+0.8=1.4〔V〕……(1) 但し
This invention relates to a short-circuit protection circuit for a semiconductor switch, and in particular, in the event of an overcurrent such as a load short-circuit, the semiconductor switch is protected by being cut off using an increase in voltage drop of the semiconductor switch itself, without using an overcurrent detection resistor. It is something to do. In this type of semiconductor switch circuit, a short circuit in the load circuit may cause damage to the semiconductor switch or the power supply that drives the load circuit. A system that reliably prevents damage due to short-circuit accidents is desired. FIG. 1 shows a transistor switch circuit as an example of a general semiconductor switch circuit. In Figure 1, 1 is a switching signal generation circuit, 2 is a load circuit, T between them is a pulse transformer for insulation, D 1 is a rectifier diode in series with the secondary side T 2 of the pulse transformer T, and C 1 is the smoothing capacitor connected in parallel, Tr 1 is the switching transistor, R 1 is the base of the transistor Tr 1 , one end of the smoothing capacitor C 1, and the diode D 1.
The input current limiting resistor E connected between the cathode side and the input current limiter E is a DC power supply for driving the load circuit. Next, to explain the operation of the circuit shown in Fig. 1, when the input signal is input to the switching signal generation circuit 1 (switching signal generation section), the pulse signal is input to the primary side T1 of the pulse transformer T, and the same Secondary side
An induced voltage is generated at T 2 . This induced voltage is rectified by the diode D1 , smoothed by the capacitor C1 , and inputted to the base of the transistor Tr1 through the resistor R1 , and the transistor Tr1 is turned on. When the transistor Tr 1 is turned on, a driving DC voltage E is applied to the load circuit 2 . However, in such a semiconductor switch circuit,
When a short-circuit accident occurs between both ends A and B of the load circuit 2, the collector current ic of the transistor Tr1 increases. Figure 2 shows the static characteristic curve of the collector current IC (vertical axis) and collector-emitter voltage V CE (horizontal axis) of the transistor Tr 1 in this case, and the operating point is indicated by the arrow on curve A from the normal operating point a. It moves toward point b in the direction of . As the collector current ic of the transistor Tr 1 increases, the collector-emitter voltage V CE of the transistor Tr 1 increases rapidly, and the operating point b, that is, the maximum collector loss curve B of the transistor Tr 1 and the a-b transition curve A due to the parameter ib, Exceeding the crossing point will result in destruction of transistor Tr1 . Also, along with this, the driving power supply E for the load circuit 2
There is also a risk of destruction due to overcurrent. Therefore, a circuit is required to protect the switching transistor Tr1 from such short-circuit accidents. Next, a conventional method of a semiconductor switch circuit with a short-circuit protection circuit is shown in FIG. In FIG. 3, for convenience, parts corresponding to FIG. 1 are given the same reference numerals.The following parts can be considered as additions in FIG. 3 to those in FIG. 1. In other words, the thyristor SCR connected between the base and emitter of transistor Tr1 and the transistor
An overcurrent detection resistor Rs is connected in series between the emitter connections of Tr 1 , and a diode D 2 is connected to the emitter side of transistor Tr 1 and the cathode to the thyristor gate side to supply the gate input to the thyristor SCR. is provided, and in the event of a short-circuit accident, the thyristor SCR lights up and works to short-circuit the base circuit of transistor Tr1 . The circuit operation in Figure 3 is that transistor Tr 1 is
The process is the same as in FIG. 1 until it is turned on and the load circuit 2 is driven. Next, if a short circuit occurs between both terminals A and B of the load circuit 2 in Figure 3, the collector current IC of the transistor Tr 1 increases, and the overcurrent detection resistor Rs
When the voltage V RS across the thyristor exceeds the voltage V ON shown in equation (1) below, the thyristor
A trigger voltage VGF for ignition is applied to the gate of SCR, and thyristor SCR is ignited. As a result, the base of the transistor Tr 1 becomes the ground level, the transistor Tr 1 is turned off, and the transistor Tr 1 is protected from being cut off before being destroyed. Also, once the thyristor SCR is fired, the thyristor SCR continues until the switching signal is no longer input to the input of the switching generation circuit 1.
It is not possible to extinguish the arc. In other words, even if the short-circuit fault is repaired during that time, the thyristor SCR will remain lit, so the transistor Tr 1 will remain OFF, and only when the switching signal disappears will the current stop flowing through the thyristor SCR and the switch will turn off. That's what I do. V ON =V D +V GF ≒0.6+0.8=1.4[V]...(1) However

【表】 しかして、このような短絡保護回路付半導体ス
イツチ回路では過電流検出用の抵抗Rsを使用す
ることが問題となる。すなわち負荷回路2に直列
に挿入した抵抗Rsによる過電流検出方式では負
荷電流容量が大きくなるに従い、以下に示す欠点
が顕著となる。 まず、第1に過電流検出用抵抗Rsとして大電
力損失定格抵抗を使用しなければならず、実装ス
ペースが大きくなる。 第2に通常動作状態で抵抗Rsにおける電力損
失が大きく、放熱及び信頼性の点からみて不利で
ある。 このような点を考慮してこの発明では、短絡事
故などにより半導体スイツチや負荷駆動用電源が
破損するのを防ぐとともに負荷回路が通常動作状
態において効率よく動作するために過電流検出用
の抵抗を使用しないで、半導体スイツチ自身の電
圧降下の上昇を利用して、これを保護用トランジ
スタと過電流検出用ダイオード等に与えて半導体
スイツチをカツトオフすることにより保護回路を
形成することである。 第4図は、トランジスタスイツチにおけるこの
発明の実施例回路構成図で、便宜上第3図同様第
1図相等部分は同一符号を用いるものとする。 この発明によりあらたに挿入接続される部分は
破線で囲つた部分Cで示してある。即ちこの部分
Cには保護用トランジスタTr2と過電流検出用ダ
イオードD2一次遅れ回路を形成するコンデンサ
C2と抵抗R2並びに分圧用且つトランジスタTr2
ベース制御用の抵抗R3,R4である。 更にP1はダイオードD1のカソード側の点、P2
はダイオードD2のアノード側の点、P3はトラン
ジスタTr1のコレクタ側の点、P4とP5は抵抗R4
一端とトランジスタTr1のエミツタが結ばれる接
地点である。又抵抗R1とトランジスタTr1のベー
スの接続部分にトランジスタTr2のコレクタを接
続しエミツタを点P5にトランジスタTr2のベース
と点P4間に抵抗R4を夫々接続し、ダイオードD1
のカソード側P1点とトランジスタTr1のコレクタ
の点P3間に抵抗R2ダイオードD2がそのカソード
側が点P3になるように接続され、抵抗R2とダイ
オードD2のアノード側の点P2と点P4間にはコン
デンサC2を、又同点P2とトランジスタTr2のベー
スとの間に抵抗R3を接続するのである。 又第5図aは、通常動作時の各点の電圧波形図
を示し、は入力電圧波形線図、,,は
P1,P2,P3各点の電圧波形線図であり、同bは短
絡事故時の同aに対応する各点の電圧波形図で、
は同aのと同じ入力電圧とし、,,は
同aの,,に対応する入力電圧P1,P2,P3
各点の電圧である。 次に第4図の回路動作を第5図の波形線図と関
連して説明する。 まず、通常動作時には第5図aの入力信号電圧
がスイツチング信号発生回路1に入力される
と、パルストランスTの2次側T2に発生する誘
起電圧がダイオードD1で整流され、コンデンサ
C1で平滑される。P1点の電圧波形は第5図aの
のようになる。トランジスタTr1はP1点の電圧
が時間Tiでの値になつた時にONして負荷回路2
は駆動する。コンデンサC2はコンデンサC1より
も容量を大きく設定しているので、充電時間がコ
ンデンサC1よりも長い。従つてP2点の電圧は抵
抗R2とコンデンサC2による一次遅れ回路により
第5図aのの点線の波形P2bになろうとする
が、時間t1でトランジスタTr1がONするための実
線の波形P2aになる。又P2点の電圧が波形P2aのよ
うに0Vになるため点P2,P4間に電流が流れず保
護トランジスタTr2はOFF状態のままで、又P5
の電圧は第5図aのに示すようにトランジスタ
Tr1がONの間は0Vになる。 次に第4図の負荷回路2の両端イとロの間で短
結事故が生じた場合には入力信号が入つて時間t1
でのP1点の電圧でトランジスタTr1がONする所
までは通常動作時と同じである。しかし、第2図
のトランジスタTr1の静特性曲線において短絡に
より動作点が通常動作点aから矢印の方向に曲線
Aにのつて移動し、トランジスタTr1のコレクタ
icの増加とともにコレクタ・エミツタ電圧VCE
なわちP3点の電圧(第5図bの)が急激に増加
していく。P3点の電位がVP1を抵抗R2と抵抗
R3,R4で分圧した値(VP2max)より小さい間は
P2点電位はダイオードD2によりほぼP3点電位と
等しいのでP2点の電位もP3点の電位と同様急激に
増加する。P2点電位が上昇して抵抗R3,R4で決
まるトランジスタTr2の動作電圧(第5図bの
において時間t2でのP2点電圧)になると、保護ト
ランジスタTr2がONしトランジスタTr1のベース
電位は0Vとなり、トランジスタTr1はOFFする。
トランジスタTr1のOFF状態では、P2点とP3点の
間はP3点のほうが電位が高いが、ダイオードD2
により遮断され続けるので負荷側の高電圧がトラ
ンジスタTr2に影響を及びすことはない。 但し、短絡事故が復帰してもスイツチング信号
発生回路1に入つてくる入力信号が短絡時から継
続している場合はトランジスタTr2がONのまま
でトランジスタTr1はONしないため、負荷回路
2は駆動しないが、一旦入力信号がOFFになれ
ばトランジスタTr2がOFFになり、次の入力信号
により再び負荷回路2は駆動する。 以上は第4図で、この発明の半導体スイツチに
おける1実施例のトランジスタスイツチの短絡保
護について説明したが、これをMOS.FETに適用
する場合を第6図のブロツク図で示す。 第6図で第4図の場合と異なるところはスイツ
チングトランジスタTr1の代りにNチヤンネル・
エンハンスメント型MOS.FET、Tr′1を用いるだ
けであり、FET、Tr′1のゲートを抵抗R1の一端
とトランジスタTr2のコレクタとに、又同ドレイ
ンを負荷回路2の一端とダイオードD2のカソー
ドに接続し、ソースは接地して用いている。 尚回路動作については、第4図の場合と全く同
じで、ただMOS.FET、T′rの静特性を第7図に
示すと、ドレイン電流iDとドレインソース電圧
OSの関係となり、このエンハンスメントの
MOS.FETではその静特性は図示のようにトラン
ジスタと類似し、B′が第2図のBに対した最大コ
レクタ損失曲線A′が同Aに対応したパラメータ
GSによるa′→b′移行曲線となる。又ここではゲ
ート・ソース間電圧VGSでドレイン電流iDを制
御しており、エンハンスメント型MOSFET、
Tr′1はゲート・ソース電圧VGSが0〔V〕になる
と、ドレイン電流iDが0になるためスイツチン
グ素子としては利用しやすい。 又第8図は駆動電源Eを含む半導体スイツチ回
路Kと負荷回路2を含む負荷側Mとが長距離線
L1,L2で結ばれる場合を示しているが、この場
合の半導体スイツチ回路Kに第4図のような負荷
短絡保護回路Cを用いることにより負荷短絡によ
るケーブルを防止することにもなり有効である。 かくて、この発明による半導体スイツチ回路で
は半導体スイツチ自身の電圧降下が過電流時には
上昇することを利用して半導体スイツチをカツト
オフするものであり、半導体スイツチの駆動信号
を時間遅れを持たせて保護回路に供給することに
より半導体スイツチをONする時、保護回路が動
作しないようにしたものである。又ダイオード特
性を利用したフイードバツクにより保護回路を動
作させることができるものであり、従つてこの発
明によれば、負荷回路が短絡した時にトランジス
タTr1やMOS.FET、Tr′1の静特性にそつてコレ
クタ・エミツタ間電圧VCE及びドレインソース間
電圧VDSが上昇することを利用して過電流を検出
し、しかも従来のような過電流検出用抵抗を使用
しないので、動作状態において電力損失が少な
く、簡単な回路で短絡事故から半導体スイツチを
保護できる。
[Table] However, in such a semiconductor switch circuit with a short-circuit protection circuit, the use of the resistor Rs for overcurrent detection poses a problem. That is, in the overcurrent detection method using the resistor Rs inserted in series in the load circuit 2, the following drawbacks become more noticeable as the load current capacity increases. First, a high power loss rated resistor must be used as the overcurrent detection resistor Rs, which increases the mounting space. Second, the power loss in the resistor Rs is large under normal operating conditions, which is disadvantageous in terms of heat dissipation and reliability. Taking these points into consideration, the present invention includes an overcurrent detection resistor to prevent semiconductor switches and load driving power supplies from being damaged due to short-circuit accidents, and to ensure that the load circuit operates efficiently in normal operating conditions. The method is to form a protection circuit by utilizing the increase in voltage drop of the semiconductor switch itself and applying it to a protection transistor, an overcurrent detection diode, etc. to cut off the semiconductor switch. FIG. 4 is a circuit configuration diagram of an embodiment of the present invention in a transistor switch. For convenience, the same reference numerals are used for the same parts in FIG. 1 as in FIG. 3. The portion to be newly inserted and connected according to the present invention is indicated by a portion C surrounded by a broken line. That is, this part C includes a protection transistor Tr 2 , an overcurrent detection diode D 2 , and a capacitor forming a first-order delay circuit.
C2 , resistor R2 , and resistors R3 and R4 for voltage division and base control of transistor Tr2 . Furthermore, P 1 is the point on the cathode side of diode D 1 , P 2
is a point on the anode side of diode D 2 , P 3 is a point on the collector side of transistor Tr 1 , and P 4 and P 5 are ground points where one end of resistor R 4 and the emitter of transistor Tr 1 are connected. In addition, the collector of transistor Tr 2 is connected to the connection between the resistor R 1 and the base of transistor Tr 1 , the emitter is connected to point P 5 , and the resistor R 4 is connected between the base of transistor Tr 2 and point P 4 , respectively, and the diode D 1 is connected to the collector of transistor Tr 2.
A resistor R 2 and a diode D 2 are connected between the cathode side P 1 point of the transistor Tr 1 and the collector point P 3 of the transistor Tr 1 so that its cathode side becomes the point P 3 , and the anode side point of the resistor R 2 and the diode D 2 A capacitor C 2 is connected between P 2 and the point P 4 , and a resistor R 3 is connected between the same point P 2 and the base of the transistor Tr 2 . Also, Figure 5a shows the voltage waveform diagram at each point during normal operation, where is the input voltage waveform diagram, ,, is the input voltage waveform diagram,
It is a voltage waveform diagram of each point P 1 , P 2 , P 3 , and b is a voltage waveform diagram of each point corresponding to a of the same at the time of a short circuit accident.
is the same input voltage as in a, and ,, is the input voltage P 1 , P 2 , P 3 corresponding to , in a.
This is the voltage at each point. Next, the operation of the circuit shown in FIG. 4 will be explained in conjunction with the waveform diagram shown in FIG. First, during normal operation, when the input signal voltage shown in FIG .
Smoothed by C 1 . The voltage waveform at point P1 is as shown in Figure 5a. Transistor Tr 1 turns on when the voltage at point P1 reaches the value at time Ti, and loads circuit 2.
is driven. Since the capacitance of capacitor C2 is set larger than that of capacitor C1 , the charging time is longer than that of capacitor C1 . Therefore, the voltage at point P 2 tries to become the waveform P 2 b shown by the dotted line in Figure 5a due to the first-order lag circuit made up of resistor R 2 and capacitor C 2 . The waveform becomes a solid line P 2 a. Also, since the voltage at point P 2 becomes 0V as shown in waveform P 2 a, no current flows between points P 2 and P 4 , and protection transistor Tr 2 remains in the OFF state, and the voltage at point P 5 becomes 0 V. Transistor as shown in figure a
It becomes 0V while Tr 1 is ON. Next, if a short connection fault occurs between both ends A and B of the load circuit 2 in Fig. 4, an input signal is input and the time t 1
The process up to the point where transistor Tr 1 is turned on by the voltage at point P 1 at , is the same as during normal operation. However, in the static characteristic curve of transistor Tr 1 shown in FIG.
As ic increases, the collector-emitter voltage V CE , that is, the voltage at point P3 (shown in Figure 5b) increases rapidly. The potential at three points P is V P1 and resistance R 2 and resistance
While it is smaller than the value divided by R 3 and R 4 (V P2 max),
Since the potential at point P2 is almost equal to the potential at point P3 due to the diode D2 , the potential at point P2 also increases rapidly like the potential at point P3 . When the potential at point P 2 rises and reaches the operating voltage of transistor Tr 2 determined by resistors R 3 and R 4 (the voltage at point P 2 at time t 2 in Figure 5b), the protection transistor Tr 2 turns on and the transistor Tr 2 turns on. The base potential of Tr 1 becomes 0V, and transistor Tr 1 is turned off.
When the transistor Tr 1 is in the OFF state, the potential at the P 3 point is higher between the P 2 point and the P 3 point, but the diode D 2
Since the high voltage on the load side does not affect the transistor Tr2, the high voltage on the load side does not affect the transistor Tr2 . However, even if the short-circuit accident recovers, if the input signal entering the switching signal generation circuit 1 continues from the time of the short-circuit, the transistor Tr 2 remains on and the transistor Tr 1 does not turn on, so the load circuit 2 Although it is not driven, once the input signal is turned OFF, the transistor Tr 2 is turned OFF, and the load circuit 2 is driven again by the next input signal. The short-circuit protection of a transistor switch according to an embodiment of the semiconductor switch of the present invention has been described above with reference to FIG. 4, and the block diagram of FIG. 6 shows the case where this is applied to a MOS.FET. The difference between FIG. 6 and FIG. 4 is that an N-channel transistor is used instead of the switching transistor Tr1 .
Only the enhancement type MOS.FET, Tr' 1 is used, and the gate of the FET, Tr' 1 is connected to one end of the resistor R 1 and the collector of the transistor Tr 2 , and the drain is connected to one end of the load circuit 2 and the diode D 2. It is used with the source connected to the cathode and grounded. The circuit operation is exactly the same as that shown in Figure 4.However, if the static characteristics of the MOS.FET and T'r are shown in Figure 7, the relationship between the drain current iD and the drain-source voltage VOS is shown, and this enhancement of
In MOS.FET, its static characteristics are similar to those of transistors as shown in the figure, and B' is the maximum collector loss curve A' for B in Fig. 2, and the parameter V corresponding to A is a' → b' transition due to GS. It becomes a curve. In addition, the drain current iD is controlled by the gate-source voltage VGS , and the enhancement type MOSFET,
Tr' 1 can be easily used as a switching element because the drain current iD becomes 0 when the gate-source voltage VGS becomes 0 [V]. In addition, FIG. 8 shows that the semiconductor switch circuit K including the drive power source E and the load side M including the load circuit 2 are connected via a long distance line.
The case shown is that they are connected by L 1 and L 2 , but in this case, using a load short-circuit protection circuit C as shown in Figure 4 for the semiconductor switch circuit K is effective because it prevents the cable from being short-circuited. It is. Thus, in the semiconductor switch circuit according to the present invention, the semiconductor switch is cut off by utilizing the fact that the voltage drop of the semiconductor switch itself increases in the event of an overcurrent, and the drive signal of the semiconductor switch is delayed in time to be used in the protection circuit. This prevents the protection circuit from operating when the semiconductor switch is turned on. In addition, the protection circuit can be operated by feedback using diode characteristics. Therefore, according to the present invention, when the load circuit is short-circuited, the protection circuit can be operated according to the static characteristics of transistor Tr 1 , MOS.FET, and Tr' 1 . Overcurrent is detected by using the increase in collector-emitter voltage V CE and drain-source voltage V DS , and since it does not use a conventional overcurrent detection resistor, there is no power loss in the operating state. Semiconductor switches can be protected from short-circuit accidents with a small and simple circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は一般の半導体スイツチ回路結線図、第
2図は第1図におけるスイツチングトランジスタ
Tr1の静特性線図、第3図は第1図の回路構成に
短絡保護回路を設けた場合の従来周知の半導体ス
イツチ回路結線図である。又第4図はこの発明に
よる短絡保護回路付半導体スイツチ回路の実施例
回路結線図、第5図a,bは夫々第4図の回路結
線図における通常動作時、短絡事故時の電圧波形
線図、第6図はこの発明による第4図の変形実施
例回路結線図、第7図は第6図におけるNチヤン
ネル・エンハンスメント型MOS.FETの静特性線
図、第8図は第4図の半導体スイツチ回路と負荷
回路とを離して長距離線路を用いて接続した場合
の回路構成図である。 図で1:スイツチング信号発生回路、2:負荷
回路、Tr1:スイツチングトランジスタ、Tr2
トランジスタTr1の保護用トランジスタ、D1:整
流用ダイオード、C1:平滑用コンデンサ、R1
トランジスタTr1のベース入力電流制限抵抗、
R2,C2:一次遅れ回路の抵抗、コンデンサ、
R3:トランジスタTr2のベース入力電流制限抵
抗、R4:トランジスタTr2のベース・エミツタ間
電圧制限抵抗、D2:過電流検出用ダイオード。
Figure 1 is a general semiconductor switch circuit connection diagram, Figure 2 is the switching transistor in Figure 1.
The static characteristic diagram of Tr 1 , FIG. 3, is a conventional well-known semiconductor switch circuit connection diagram when a short-circuit protection circuit is provided in the circuit configuration of FIG. 1. FIG. 4 is a circuit wiring diagram of an embodiment of the semiconductor switch circuit with short-circuit protection circuit according to the present invention, and FIGS. 5a and 5b are voltage waveform diagrams of the circuit wiring diagram of FIG. 4 during normal operation and during a short-circuit accident, respectively. , FIG. 6 is a circuit connection diagram of a modified embodiment of FIG. 4 according to the present invention, FIG. 7 is a static characteristic diagram of the N-channel enhancement type MOS.FET in FIG. 6, and FIG. 8 is a diagram of the semiconductor shown in FIG. 4. FIG. 3 is a circuit configuration diagram when a switch circuit and a load circuit are separated and connected using a long-distance line. In the diagram, 1: switching signal generation circuit, 2: load circuit, Tr 1 : switching transistor, Tr 2 :
Protection transistor for transistor Tr 1 , D 1 : Rectifier diode, C 1 : Smoothing capacitor, R 1 :
Base input current limiting resistor of transistor Tr 1 ,
R 2 , C 2 : First-order delay circuit resistance, capacitor,
R 3 : Base input current limiting resistance of transistor Tr 2 , R 4 : Base-emitter voltage limiting resistance of transistor Tr 2 , D 2 : Overcurrent detection diode.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号によりスイツチング信号を発生せし
めスイツチングトランジスタ又はNチヤンネルエ
ンハンスメント型MOSFETのような半導体スイ
ツチの制御電極に与えて負荷回路をスイツチング
駆動する半導体スイツチ回路において、前記半導
体スイツチの制御電極と接地間にコレクタとエミ
ツタが接続された保護用トランジスタと、前記ス
イツチング信号により所定の時定数で充電される
コンデンサと、該コンデンサに並列接続され、か
つ分圧点が前記保護用トランジスタのベースに接
続された分圧抵抗と、前記半導体スイツチのコレ
クタ又はドレインと前記分圧抵抗との間に前記ス
イツチング信号による前記コンデンサへの充電電
流を前記半導体スイツチに流す極性にて挿入され
た過電流検出用ダイオードとからなることを特徴
とする半導体スイツチの短絡保護回路。
1. In a semiconductor switch circuit that generates a switching signal in response to an input signal and applies it to the control electrode of a semiconductor switch such as a switching transistor or an N-channel enhancement type MOSFET to drive a load circuit by switching, there is a connection between the control electrode of the semiconductor switch and the ground. A protection transistor whose collector and emitter are connected, a capacitor charged at a predetermined time constant by the switching signal, and a transistor connected in parallel to the capacitor and whose voltage dividing point is connected to the base of the protection transistor. It consists of a piezoresistor, and an overcurrent detection diode inserted between the collector or drain of the semiconductor switch and the voltage dividing resistor with a polarity that causes a charging current to the capacitor by the switching signal to flow to the semiconductor switch. A short-circuit protection circuit for a semiconductor switch characterized by the following.
JP56015764A 1981-02-06 1981-02-06 Short-circuit protecting circuit of semiconductor switch Granted JPS57131125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56015764A JPS57131125A (en) 1981-02-06 1981-02-06 Short-circuit protecting circuit of semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56015764A JPS57131125A (en) 1981-02-06 1981-02-06 Short-circuit protecting circuit of semiconductor switch

Publications (2)

Publication Number Publication Date
JPS57131125A JPS57131125A (en) 1982-08-13
JPS6111011B2 true JPS6111011B2 (en) 1986-04-01

Family

ID=11897855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56015764A Granted JPS57131125A (en) 1981-02-06 1981-02-06 Short-circuit protecting circuit of semiconductor switch

Country Status (1)

Country Link
JP (1) JPS57131125A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5114818B2 (en) 2001-08-13 2013-01-09 ヤマハ株式会社 Current detection method, current detection circuit and overcurrent protection circuit
WO2005096499A1 (en) * 2004-04-01 2005-10-13 Danfoss A/S An electronic switch
JP5191672B2 (en) * 2007-02-19 2013-05-08 オンキヨー株式会社 Switching amplifier
JP6318780B2 (en) * 2014-04-01 2018-05-09 オンキヨー株式会社 Overcurrent detection circuit and switching amplifier

Also Published As

Publication number Publication date
JPS57131125A (en) 1982-08-13

Similar Documents

Publication Publication Date Title
KR900006046B1 (en) An overcurrent protective circuit for modulated-conductivity type mosfet
EP0369448B1 (en) Drive circuit for use with voltage-driven semiconductor device
JPH0479759A (en) Driving circuit of voltage-driven semiconductor device
JP2777307B2 (en) Short circuit protection circuit
US8503146B1 (en) Gate driver with short-circuit protection
US20110279941A1 (en) Half-bridge circuit protected against short circuits and having semiconductor switches
JPH06129337A (en) Glow plug control unit
JP7205636B2 (en) Overcurrent protection circuit and switching circuit
JPWO2019155613A1 (en) Semiconductor device
JPS6111011B2 (en)
JPH051652B2 (en)
JPH03183209A (en) Drive circuit for voltage driven type semiconductor element
JP2003133926A (en) Inrush current inhibiting circuit
JPH07284219A (en) Abnormal input voltage protection circuit
JP3282378B2 (en) Power element drive protection circuit and MOSFET drive protection circuit
JP3066754B2 (en) Gate drive circuit
JPH05161342A (en) Driving circuit for voltage driving semiconductor element
JP3558324B2 (en) Gate drive device of voltage drive type device
JPH0669136B2 (en) Switch device with overcurrent protection function
JPH10276075A (en) Driving circuit for voltage driven type semiconductor device
JPH0720365B2 (en) Driving circuit for electrostatic induction type self-extinguishing element
JP3039092B2 (en) Short circuit protection circuit
WO2022050040A1 (en) Overcurrent protection circuit, and switching circuit
JP3286875B2 (en) Power supply overcurrent protection circuit
JPS6211916A (en) Overcurrent protecting circuit for power mos field effect transistor