JPH051652B2 - - Google Patents

Info

Publication number
JPH051652B2
JPH051652B2 JP60103311A JP10331185A JPH051652B2 JP H051652 B2 JPH051652 B2 JP H051652B2 JP 60103311 A JP60103311 A JP 60103311A JP 10331185 A JP10331185 A JP 10331185A JP H051652 B2 JPH051652 B2 JP H051652B2
Authority
JP
Japan
Prior art keywords
gate
voltage
mosfet
bifet
modulation type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60103311A
Other languages
Japanese (ja)
Other versions
JPS61261920A (en
Inventor
Yoshihiro Yamaguchi
Akio Nakagawa
Chihiro Okatsuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60103311A priority Critical patent/JPS61261920A/en
Priority to CN86103419.8A priority patent/CN1004184B/en
Priority to DE8686303716T priority patent/DE3672910D1/en
Priority to EP86303716A priority patent/EP0206505B1/en
Priority to US06/863,515 priority patent/US4719531A/en
Priority to KR1019860003830A priority patent/KR900006046B1/en
Publication of JPS61261920A publication Critical patent/JPS61261920A/en
Publication of JPH051652B2 publication Critical patent/JPH051652B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は導電変調型MOSFETの過電流保護回
路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an overcurrent protection circuit for a conduction modulation type MOSFET.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

導電変調型MOSFETはMOSゲート入力を有
し、バイポーラ・モードて動作するFETであり、
スイツチング速度が速く、しかもオン電圧が低い
という長所をもつている。このため、従来のバイ
ポーラトランジスタやMOSFETでは不可能であ
つた大電力の高周波コントロールが可能となり、
各種装置の小型化、低コスト化が図られる。以下
本明細書では、この導電変調型MOSFETを
BIFET(Bipolar mode FET)と略称する。
A conduction modulation type MOSFET is a FET that has a MOS gate input and operates in bipolar mode.
It has the advantage of fast switching speed and low on-state voltage. This makes it possible to control high power and high frequency, which was impossible with conventional bipolar transistors and MOSFETs.
Various devices can be made smaller and lower in cost. In this specification, this conductivity modulation type MOSFET will be described below.
Abbreviated as BIFET (Bipolar mode FET).

第4図はBIFETの基本的なチヨツパ回路であ
る。図において1がBIFETであり、このBIFET
1のオン、オフにより直流電源2から負荷3に電
力を供給するようになつている。BIFET1をオ
ン、オフ制御するゲート信号発生回路は、
BIFET1のゲートに正の電圧を供給するゲート
電源4、負の電圧を供給するゲート電源5、制御
信号入力端子10に入る制御信号を増幅するバイ
ポーラトランジスタ6〜9により構成される。こ
のゲート信号発生回路の制御信号入力端子10に
正の信号を与えると、トランジスタ6及び7がオ
ンしてゲート電源4から正の電圧が出力端子11
を介してBIFET1のゲートに供給され、BIFET
1はターンオンする。制御信号入力端子10に負
の信号を入力すると、トランジスタ8及び9がオ
ンしてゲート電源5からの負の電圧が出力端子1
1を介してBIFET1のゲートに供給され、
BIFET1はターンオフする。
Figure 4 shows the basic chopper circuit of BIFET. In the figure, 1 is the BIFET, and this BIFET
Power is supplied from the DC power supply 2 to the load 3 by turning on and off the power supply 1. The gate signal generation circuit that controls BIFET1 on and off is
It is composed of a gate power supply 4 that supplies a positive voltage to the gate of the BIFET 1, a gate power supply 5 that supplies a negative voltage, and bipolar transistors 6 to 9 that amplify a control signal input to a control signal input terminal 10. When a positive signal is applied to the control signal input terminal 10 of this gate signal generation circuit, the transistors 6 and 7 are turned on, and a positive voltage is applied from the gate power supply 4 to the output terminal 11.
is supplied to the gate of BIFET1 through
1 turns on. When a negative signal is input to the control signal input terminal 10, the transistors 8 and 9 are turned on, and the negative voltage from the gate power supply 5 is applied to the output terminal 1.
1 to the gate of BIFET1,
BIFET1 turns off.

第5図はゲート電圧VGをパラメータとした
BIFETのドレイン電圧VD−ドレイン電流ID特性
の一例を示す。図示のようゲート電圧VGを高く
して駆動すると、オン電圧は抵くなり、BIFET
での電力損失を少なくできる。 ところが第4図
の回路で負荷3に短絡事故が発生した場合、
BIFET1のドレイン・ソース間の電圧は直流電
源2の電圧まで上昇する。この結果BIFET1で
の電力損失が過大となり、 BIFET1は破壊に至る。この様な負荷の事故
を考慮してゲート電圧を低くして駆動すると、第
5図から判るようにBIFET1のオン電圧が高く
なり、BIFET1のオン状態での電力損失が大き
くなるという問題がある。
Figure 5 shows the gate voltage V G as a parameter.
An example of the drain voltage V D -drain current I D characteristic of BIFET is shown. When driving with a high gate voltage V G as shown in the figure, the on-voltage becomes low and the BIFET
power loss can be reduced. However, if a short circuit occurs in load 3 in the circuit shown in Figure 4,
The voltage between the drain and source of BIFET 1 rises to the voltage of DC power supply 2. As a result, the power loss in BIFET1 becomes excessive, leading to destruction of BIFET1. If the gate voltage is lowered and driven in consideration of such a load accident, as can be seen from FIG. 5, the on-voltage of BIFET 1 becomes high, and there is a problem that the power loss in the on-state of BIFET 1 becomes large.

このような問題を解決するため、例えば第6図
に示すような過電流保護回路が考えられる。図の
ようにBIFET1のドレイン・ソース間には抵抗
12,13が直列接続されていて、抵抗13の両
端でドレイン・ソース間電圧を検知している。ま
たBIFET1のゲート・ソース間には抵抗41と
トランジスタ42が直列に接続され、このトラン
ジスタ42のゲートはツエナーダイオード43を
介して抵抗13の高電位側に接続されている。
BIFET1のゲートは抵抗44を介してゲート信
号発生回路の出力端子11に接続されている。
In order to solve this problem, an overcurrent protection circuit as shown in FIG. 6, for example, can be considered. As shown in the figure, resistors 12 and 13 are connected in series between the drain and source of BIFET 1, and the voltage between the drain and source is detected at both ends of resistor 13. Further, a resistor 41 and a transistor 42 are connected in series between the gate and source of the BIFET 1, and the gate of the transistor 42 is connected to the high potential side of the resistor 13 via a Zener diode 43.
The gate of BIFET 1 is connected to the output terminal 11 of the gate signal generation circuit via a resistor 44.

この様な保護回路を備えた場合の動作は次の通
りである。負荷3に事故が発生してBIFET1に
過電流が流れると、BIFET1のオン電圧が上昇
する。この電圧は抵抗12,13により分圧さ
れ、抵抗13の両端電圧がツエナーダイオード4
3のツエナー電圧値を超えるとトランジスタ42
のベースに電流が流れる。これによりトランジス
タ42がオンとなり、ゲート電源4から供給され
るゲート制御電圧は抵抗41と44により分圧さ
れて低下する。例えばゲート電源4の電圧を
15V、抵抗41及び44を共に50Ωとした場合、
正常動作している時はBIFET1のゲート電圧は
15Vであり、負荷3に短絡事故が発生した場合は
ゲート電圧が7.5Vまで低下して、BIFET1に流
れる電流を低下させることができる。一方、負荷
3が正常でBIFET1がターンオンする時、その
初期に数十ナノセカンドの遅延時間がある。この
ためBIFET1に正のゲート電圧が印加された時
点から数十ナノセカンドの間はBIFET1に直流
電源2の電圧が印加されている。この期間にはト
ランジスタ42のベースに電流が流れ、従つて
BIFET1のゲート電圧は低い値となる。しかし
時間の経過と共にBIFET1のオン電圧は降下し
ていき、最終的に数Vまで低下する。この時抵抗
13に発生している電圧がツエナー電圧値より低
くなると、トランジスタ42はオフとなり、
BIFET1のゲート電圧はゲート電源4の電圧ま
で上昇し、BIFET1のオン電圧が十分に低くな
るまで駆動することができる。
The operation when such a protection circuit is provided is as follows. When an accident occurs in load 3 and overcurrent flows through BIFET 1, the on-voltage of BIFET 1 increases. This voltage is divided by resistors 12 and 13, and the voltage across resistor 13 is connected to Zener diode 4.
When the Zener voltage value of 3 is exceeded, the transistor 42
A current flows through the base of. This turns on the transistor 42, and the gate control voltage supplied from the gate power supply 4 is divided by the resistors 41 and 44 and lowered. For example, the voltage of gate power supply 4
When 15V and resistors 41 and 44 are both 50Ω,
During normal operation, the gate voltage of BIFET1 is
15V, and if a short-circuit accident occurs in load 3, the gate voltage will drop to 7.5V, and the current flowing through BIFET 1 can be reduced. On the other hand, when the load 3 is normal and the BIFET 1 is turned on, there is an initial delay time of several tens of nanoseconds. Therefore, the voltage of the DC power supply 2 is applied to the BIFET 1 for several tens of nanoseconds after the positive gate voltage is applied to the BIFET 1. During this period, current flows through the base of transistor 42, so
The gate voltage of BIFET1 becomes a low value. However, as time passes, the on-voltage of BIFET 1 drops, eventually dropping to several volts. At this time, when the voltage generated across the resistor 13 becomes lower than the Zener voltage value, the transistor 42 is turned off.
The gate voltage of BIFET 1 rises to the voltage of gate power supply 4, and the BIFET 1 can be driven until the on-voltage of BIFET 1 becomes sufficiently low.

ここでBIFETに過電流が流れてBIFETが破壊
する時のBIFETの電流ID(max)とドレイン・ソ
ース間電圧VDの関係を第7図に示す。図におい
て斜線部がBIFETが破壊する領域である。図か
ら明らかなように、ID(max)はVDと反比例関係
にあり、特にBIFETを高電圧回路で使用する場
合には過電流をできるだけ小さくすることが重要
となる。そのためには、ゲート電圧をVth
(BIFETをオン状態にするための最小ゲート電
圧)以下として電流を切るか、またはVth+3V
程度以下として実質的に流れる電流を十分小さく
することが必要である。
FIG. 7 shows the relationship between the BIFET current ID (max) and the drain-source voltage V D when an overcurrent flows through the BIFET and the BIFET is destroyed. In the figure, the shaded area is the area where the BIFET is destroyed. As is clear from the figure, I D (max) is inversely proportional to V D , and it is especially important to minimize overcurrent when using BIFET in a high voltage circuit. To do so, set the gate voltage to Vth
(minimum gate voltage to turn on BIFET) or below, or turn off the current, or Vth + 3V
It is necessary to make the current that actually flows sufficiently small.

しかし第6図に示す従来の保護回路では、
BIFET1に過電流が流れた場合にゲート電圧が
Vthまたはそれ以下になるように抵抗41,44
を設定した時、次のような問題が生じる。第1
に、前述したようにBIFET1がターンオンする
初期においてBIFET1のドレイン・ソース間に
は直流電源2の電圧が印加されてトランジスタ4
2はオン状態となつており、この時BIFET1の
ゲート電圧はVth程度またはそれ以下となつてし
まう。この結果BIFET1はターンオンしなくな
るか、またはターンオン時間が極端に長くなる。
第2に、負荷3が事故を起こして保護回路が作動
した場合、BIFET1に流れていた過電流が急激
に減少するため、回路の浮遊インダクタンス成分
のためにBIFET1にかかる電圧が振動し、一時
的に抵抗13に発生している電圧ツエナーダイオ
ード43のツエナー電圧値より低くなる。このと
きトランジスタ42はオフ状態となり、再び
BIFET1に高いゲート電圧がかかり過電流が流
れ出す。この繰返しによつてこの回路では発振現
象を引き起こす。
However, in the conventional protection circuit shown in Figure 6,
When overcurrent flows through BIFET1, the gate voltage
Resistors 41 and 44 so that it is Vth or lower
When setting, the following problems occur. 1st
As mentioned above, at the initial stage when BIFET 1 turns on, the voltage of DC power supply 2 is applied between the drain and source of BIFET 1, and transistor 4
BIFET 2 is in the on state, and at this time the gate voltage of BIFET 1 becomes approximately Vth or lower. As a result, BIFET1 either does not turn on or the turn-on time becomes extremely long.
Second, if load 3 causes an accident and the protection circuit is activated, the overcurrent flowing through BIFET 1 will suddenly decrease, and the voltage applied to BIFET 1 will oscillate due to the stray inductance component of the circuit, causing a temporary The voltage generated in the resistor 13 becomes lower than the Zener voltage value of the Zener diode 43. At this time, the transistor 42 is turned off, and the transistor 42 is turned off again.
A high gate voltage is applied to BIFET1 and overcurrent begins to flow. This repetition causes an oscillation phenomenon in this circuit.

〔発明の目的〕[Purpose of the invention]

本発明は上記した問題を解決した信頼性の高い
BIFETの過電流保護回路を提供することを目的
とする。
The present invention solves the above problems and is highly reliable.
The purpose is to provide an overcurrent protection circuit for BIFET.

本発明に係わるBIFETの過電流保護回路は、
BIFETのゲートとソースとの間にサイリスタと
MOSFETの直列回路が接続され、前記BIFET
の、ドレイン、ソース間電圧が所定電圧を越えた
ことを検知して前記サイリスタのゲートにトリガ
信号を与えることにより、当該BIFETのゲート、
ソース間電圧を低下させる構成であること。
The BIFET overcurrent protection circuit according to the present invention is
A thyristor is installed between the gate and source of the BIFET.
A series circuit of MOSFETs is connected and the BIFET
By detecting that the voltage between the drain and source of the BIFET exceeds a predetermined voltage and applying a trigger signal to the gate of the thyristor, the gate of the BIFET,
Must be configured to reduce source-to-source voltage.

また、前記BIFETと前記MOSFETとにそれぞ
れ個別に抵抗を介してゲート制御信号を入力する
が、このとき前記MOSFETのゲートの容量と前
記対応する抵抗との充電時定数により前記
MOSFETが前記BIFETとターンオン期間内にオ
ンしないようにする構成である。
Further, a gate control signal is input to the BIFET and the MOSFET individually through resistors, but at this time, the charge time constant between the capacitance of the gate of the MOSFET and the corresponding resistor
This configuration prevents the MOSFET from turning on during the turn-on period with the BIFET.

〔発明の効果〕〔Effect of the invention〕

本発明による保護回路では、BIFETに過電流
が流れた時にそのゲート・ソース間を短絡する主
スイツチ素子としてサイリスタを用いている。サ
イリスタは一旦オンとなつた後はアノード・カソ
ード間に逆電圧がかからない限りオン状態に保た
れるから、一旦オフとなつたBIFETが浮遊イン
ダクタンスの影響で再びオンになるという
BIFET回路の発振現象は防止される。またサイ
リスタには直列にMOSFETが挿入されており、
そのゲートの浮遊キヤパシタと、そのゲートの
BIFETのゲート信号発生回路の出力端子の間に
設けられた抵抗により遅延回路が構成されてい
る。このため、オンゲート信号が入つたBIFET
のターンオン初期においてこのMOSFETがオン
になるまでには一定の遅れ時間がある。このた
め、BIFETのターンオン初期に過電流保護回路
が働いてBIFETがターンオンしないかまたはタ
ーンオンが遅れるという事態も防止される。従つ
て本発明によれば、信頼性の高いBIFETの過電
流保護回路が実現できる。
In the protection circuit according to the present invention, a thyristor is used as the main switch element that shorts the gate and source of the BIFET when an overcurrent flows through the BIFET. Once a thyristor is turned on, it remains on unless a reverse voltage is applied between the anode and cathode, so a BIFET that is once turned off will turn on again due to the influence of stray inductance.
Oscillation phenomena in the BIFET circuit are prevented. In addition, a MOSFET is inserted in series with the thyristor.
The floating capacitor of that gate and the
A delay circuit is configured by a resistor provided between the output terminals of the BIFET gate signal generation circuit. Therefore, the BIFET with the on-gate signal
There is a certain delay time before this MOSFET turns on at the beginning of turn-on. Therefore, a situation in which the overcurrent protection circuit operates at the initial stage of turn-on of the BIFET and the BIFET does not turn on or the turn-on is delayed is also prevented. Therefore, according to the present invention, a highly reliable BIFET overcurrent protection circuit can be realized.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例を説明する。 Examples of the present invention will be described below.

第1図は一実施例の回路構成を示す。第4図に
示す基本回路と対応する部分は第4図と同一符号
を付して詳細な説明は省略する。BIFET1のド
レイン・ソース間電圧を検知する電圧検知回路と
して、BIFET1のドレイン・ソース間に抵抗1
2,13が直列接続されている。これは従来の第
6図と同じである。BIFET1に過電流が流れた
時にそのゲート・ソース間電圧を低下させる回路
として、そのゲート・ソース間にサイリスタ14
とMOSFET15の直列回路を設けている。サイ
リスタ14のゲートはトリガ・ダイオードとして
のツエナーダイオード16を介して電圧検知回路
の出力端子である抵抗13の高電位側端子に接続
されている。BIFET1のゲートとゲート信号発
生回路の出力端子11との間には抵抗18が設け
られ、またMOSFET15のゲートとゲート信号
発生回路の出力端子11の間にも抵抗19が設け
られている。抵抗19とMOSFET15のゲート
の浮遊キヤパシタとは遅延回路を構成している。
MOSFET15のドレイン・ソース間には過電圧
防止用のツエナーダイオード17が接続されてい
る。
FIG. 1 shows the circuit configuration of one embodiment. Portions corresponding to the basic circuit shown in FIG. 4 are given the same reference numerals as in FIG. 4, and detailed description thereof will be omitted. As a voltage detection circuit that detects the voltage between the drain and source of BIFET1, there is a resistor 1 between the drain and source of BIFET1.
2 and 13 are connected in series. This is the same as the conventional figure 6. A thyristor 14 is installed between the gate and source of BIFET1 as a circuit to reduce the voltage between the gate and source when an overcurrent flows through BIFET1.
A series circuit of MOSFET 15 and MOSFET 15 is provided. The gate of the thyristor 14 is connected to the high potential side terminal of the resistor 13, which is the output terminal of the voltage detection circuit, via a Zener diode 16 as a trigger diode. A resistor 18 is provided between the gate of BIFET 1 and the output terminal 11 of the gate signal generating circuit, and a resistor 19 is also provided between the gate of MOSFET 15 and the output terminal 11 of the gate signal generating circuit. The resistor 19 and the floating capacitor at the gate of the MOSFET 15 constitute a delay circuit.
A Zener diode 17 for overvoltage prevention is connected between the drain and source of the MOSFET 15.

抵抗19とMOSFET15のゲートの浮遊キヤ
パシタによる遅延回路の時定数は、BIFET1が
ターンオンするまえにMOSFET15がオンにな
らないように設定される。具体的には例えば、オ
ンゲート信号が入力されてBIFET1のドレイ
ン・ソース間電圧が10%以下になる迄は
MOSFET15がオンすることがないように、そ
の時定数が設定される。
The time constant of the delay circuit formed by resistor 19 and the floating capacitor at the gate of MOSFET 15 is set so that MOSFET 15 does not turn on before BIFET 1 turns on. Specifically, for example, until the on-gate signal is input and the voltage between the drain and source of BIFET1 becomes 10% or less,
The time constant is set so that MOSFET 15 will not turn on.

このように構成された保護回路において、ゲー
ト信号発生回路の制御信号入力端子10に正の信
号が与えられてBIFET1がオン状態にあり、負
荷3が短絡事故を起こした場合を考える。このと
きBIFET1に過電流が流れ、BIFET1のオン電
圧が上昇して、この電圧は抵抗12,13により
分圧されて検知される。MOSFET15はこのと
きゲート信号発生回路からのオンゲート信号によ
りオン状態にある。抵抗13に発生する電圧がツ
エナーダイオード16のツエナー電圧以上になる
とサイリスタ14にゲート電流が流れてサイリス
タ14がターンオンする。サイリスタ14がオン
状態になると、BIFET1のゲート・ソース間電
圧はサイリスタ14のオン電圧とMOSFET15
のオン電圧の和となる。この値は2V以下とする
ことが容易である。BIFET1Vthは5V程度であ
るから、BIFET1に過電流が流れた時そのゲー
ト・ソース間電圧をVth以下として、過電流を完
全に遮断することができる。そしてサイリスタ1
4は一旦オンになると、アノードが正電位である
限りオン状態に保たれるから、BIFET1の過電
流が急激に減少して電圧が振動し、サイリスタ1
4のゲート電圧が低下しても、BIFET1のゲー
ト・ソース間電圧はVth以下に保たれ、BIFET
1に再び過電流が流れ出すことはない。
In the protection circuit configured as described above, a case will be considered in which a positive signal is applied to the control signal input terminal 10 of the gate signal generation circuit, the BIFET 1 is in an on state, and a short circuit accident occurs in the load 3. At this time, an overcurrent flows through the BIFET 1, the on-voltage of the BIFET 1 increases, and this voltage is divided by the resistors 12 and 13 and detected. At this time, the MOSFET 15 is in the on state due to the on gate signal from the gate signal generation circuit. When the voltage generated across the resistor 13 exceeds the Zener voltage of the Zener diode 16, a gate current flows through the thyristor 14 and the thyristor 14 is turned on. When the thyristor 14 turns on, the gate-source voltage of BIFET1 is equal to the on-state voltage of the thyristor 14 and MOSFET15.
is the sum of the on-voltage. This value can easily be set to 2V or less. Since BIFET1Vth is approximately 5V, when an overcurrent flows through BIFET1, the voltage between the gate and source can be set to Vth or less, and the overcurrent can be completely cut off. and thyristor 1
Once BIFET 4 is turned on, it remains on as long as the anode is at a positive potential, so the overcurrent of BIFET 1 decreases rapidly, the voltage oscillates, and thyristor 1
Even if the gate voltage of BIFET 4 decreases, the gate-source voltage of BIFET1 is kept below Vth, and the BIFET
1, no overcurrent will flow again.

次にBIFET1のターンオン初期の動作を説明
する。ゲート信号発生回路の制御入力端子10に
正の制御信号が与えられると、出力端子11から
正のオンゲート信号が抵抗18を介してBIFET
1のゲートに印加される。これと同時にオンゲー
ト信号は抵抗19を介してMOSFET15のゲー
トにも印加される。このときMOSFET15のゲ
ート電圧は抵抗19とゲート浮遊キヤパシタの充
電時定数によつて上昇し、これがそのVthに達し
た時にMOSFET15がオンする。ここで本実施
例ではこのMOSFET15がオンするまでの時間
がBIFET1のターンオン遅れ時間より長くなる
ように設定されており、BIFET1のターンオン
初期のオン電圧が高い間はサイリスタ14がオフ
状態に保たれる。従つてBIFET1のゲートに高
いオンゲート信号が供給される。時間の経過と共
にMOSFET15はオン状態になるが、このとき
BIFET1のオン電圧は十分低くなつており、サ
イリスタ14がオンすることはない。従つて本実
施例の過電流保護回路では、BIFET1に過電流
が流れる時以外はBIFET1に高いゲート電圧を
供給することができ、BIFET1のターンオンの
失敗やターンオンの遅れを防止することができ
る。
Next, the operation at the initial turn-on of BIFET1 will be explained. When a positive control signal is applied to the control input terminal 10 of the gate signal generation circuit, a positive on-gate signal is transmitted from the output terminal 11 to the BIFET via the resistor 18.
1 gate. At the same time, the on-gate signal is also applied to the gate of MOSFET 15 via resistor 19. At this time, the gate voltage of MOSFET 15 rises due to the charging time constant of resistor 19 and the gate floating capacitor, and when this reaches Vth, MOSFET 15 is turned on. Here, in this embodiment, the time until this MOSFET 15 turns on is set to be longer than the turn-on delay time of BIFET 1, and the thyristor 14 is kept in the OFF state while the on-voltage is high at the initial turn-on of BIFET 1. . Therefore, a high on-gate signal is supplied to the gate of BIFET1. As time passes, MOSFET15 turns on, but at this time
The on-voltage of BIFET 1 is sufficiently low, and thyristor 14 will not turn on. Therefore, in the overcurrent protection circuit of this embodiment, a high gate voltage can be supplied to BIFET 1 except when an overcurrent flows through BIFET 1, and it is possible to prevent turn-on failure or turn-on delay of BIFET 1.

第2図は第1図の実施例の回路を改良した実施
例の回路構成を示す。先の実施例ではBIFET1
に過電流が流れてから過電流を遮断するまで多少
時間を要する。この時間はサイリスタ14がター
ンオンするまでの時間で決定され、通常2〜3μs
である。この期間にBIFET1には過電流が流れ、
これによりBIFET1が破壊する虞れがある。本
実施例ではこの点が改善されている。即ち第1図
の保護回路に加えて、BIFET1のゲート・ソー
ス間のバイポーラトランジスタ20とMOSFET
21の直列回路が設けられている。BIFET1の
ドレイン・ソース間には新たに電圧検知回路とし
ての抵抗24,25の直列回路が設けられてい
る。トランジスタ20のベースはツエナーダイオ
ード22を介して抵抗25の高電位側端子に接続
されている。MOSFET21のゲートは
MOSFET15のゲートと共通に抵抗19を介し
て出力端子11に接続されている。また
MOSFET21のドレイン・ソース間には過電圧
防止用のツエナーダイオード23が接続されてい
る。
FIG. 2 shows a circuit configuration of an improved embodiment of the circuit of the embodiment shown in FIG. In the previous example, BIFET1
It takes some time for the overcurrent to be cut off after the overcurrent flows. This time is determined by the time it takes for the thyristor 14 to turn on, and is usually 2 to 3 μs.
It is. During this period, overcurrent flows through BIFET1,
This may cause BIFET1 to be destroyed. In this embodiment, this point has been improved. In other words, in addition to the protection circuit shown in Figure 1, the bipolar transistor 20 and MOSFET between the gate and source of BIFET1 are
21 series circuits are provided. A series circuit of resistors 24 and 25 is newly provided between the drain and source of BIFET 1 as a voltage detection circuit. The base of the transistor 20 is connected to the high potential side terminal of a resistor 25 via a Zener diode 22. The gate of MOSFET21 is
It is connected to the output terminal 11 via a resistor 19 in common with the gate of the MOSFET 15. Also
A Zener diode 23 for overvoltage prevention is connected between the drain and source of the MOSFET 21.

このように構成された回路で負荷3に短絡事故
が発生した場合、前述のようなBIFET1に過電
流が流れそのオン電圧が上昇する。そうすると、
電圧検知回路の抵抗13および25の端子電圧が
上昇し、これらの電圧がそれぞれツエナーダイオ
ード16及び22のツエナー電圧値を超えると、
サイリスタ14のゲート及びトランジスタ20の
ベースに電流が流れる。このときサイリスタ14
は前述のように2〜3μsのトーンオン時間がある
が、この間にトランジスタ20の方がオン状態と
なる。即ちBIFET1のゲート・ソース間電圧は
トランジスタ20のオン電圧とMOSFET21の
オン電圧の和まで低下し、これによりBIFET1
の過電流が遮断される。過電流が遮断された時前
述のようにBIFET1ドレイン・ソース間電圧が
振動を起こす可能性があるが、過電流が流れ始め
て2〜3μs後にはサイリスタ14が完全にオン状
態となるため、BIFET1のゲート電圧はVth以
下に保たれて過電流の再流出は防止される。
When a short-circuit accident occurs in the load 3 in the circuit configured as described above, an overcurrent flows through the BIFET 1 as described above, and its on-voltage increases. Then,
When the terminal voltages of the resistors 13 and 25 of the voltage detection circuit increase and these voltages exceed the Zener voltage values of the Zener diodes 16 and 22, respectively,
Current flows through the gate of thyristor 14 and the base of transistor 20. At this time, thyristor 14
As mentioned above, there is a tone-on time of 2 to 3 μs, during which the transistor 20 is in the on state. In other words, the gate-source voltage of BIFET1 decreases to the sum of the on-voltage of transistor 20 and the on-voltage of MOSFET21, and as a result, BIFET1
The overcurrent is cut off. When the overcurrent is cut off, the voltage between the drain and source of BIFET1 may oscillate as described above, but 2 to 3μs after the overcurrent starts flowing, the thyristor 14 is completely turned on, so the voltage between the BIFET1 The gate voltage is kept below Vth to prevent overcurrent from flowing out again.

このように本実施例の回路では、先の実施例の
回路に比べて更に効果的にBIFET1を過電流か
ら保護することができる。
In this way, the circuit of this embodiment can protect the BIFET 1 from overcurrent more effectively than the circuit of the previous embodiment.

第3図は、第1図の回路においてBIFET1に
過電流が流れてそのゲート電圧が低下した時、こ
れを検出してゲート信号発生回路の動作を制御す
るようにした実施例である。図において31はホ
トカプラであり、その発光素子をサイリスタ14
と直列に挿入し、受光素子側に抵抗32を接続し
て、サイリスタ14及びMOSFET15がオンし
たことを検出するように構成されている。この抵
抗32の端子電圧は波形整形回路33、フリツプ
フロツプ34を介してANDゲート36の一つの
入力端子に入力される。ANDゲートの他の入力
端子37には“1”,“0”の制御信号が入力され
るようになつている。38はANDゲート36の
出力を正、負の信号に変換するレベル変換回路で
あり、その出力端子がゲート信号発生回路の制御
入力端子10に接続されている。
FIG. 3 shows an embodiment in which, in the circuit of FIG. 1, when an overcurrent flows through BIFET 1 and its gate voltage drops, this is detected and the operation of the gate signal generation circuit is controlled. In the figure, 31 is a photocoupler, and its light emitting element is connected to the thyristor 14.
A resistor 32 is connected to the light receiving element side to detect that the thyristor 14 and the MOSFET 15 are turned on. The terminal voltage of this resistor 32 is inputted to one input terminal of an AND gate 36 via a waveform shaping circuit 33 and a flip-flop 34. Control signals of "1" and "0" are input to the other input terminal 37 of the AND gate. 38 is a level conversion circuit that converts the output of the AND gate 36 into positive and negative signals, and its output terminal is connected to the control input terminal 10 of the gate signal generation circuit.

このように構成された回路の正常動作について
説明する。フリツプフロツプ34のリセツト端子
35には、フリツプフロツプ34の出力が常に
“1”になるように信号与えられる。一方、AND
ゲート36の制御入力端子37にはBIFET1を
オンまたはオフするために“1”または“0”信
号が入力される。このときANDゲート36の出
力は制御入力端子37に与えた信号と同じにな
り、これがレベル変換回路38で正または負の信
号に変換されてゲート信号発生回路の制御信号入
力端子10に供給される。この結果BIFET1の
ゲートには出力端子11から正のオンゲート信号
または負のオフゲート信号が供給される。
The normal operation of the circuit configured in this way will be explained. A signal is applied to the reset terminal 35 of the flip-flop 34 so that the output of the flip-flop 34 is always "1". On the other hand, AND
A "1" or "0" signal is input to the control input terminal 37 of the gate 36 in order to turn the BIFET 1 on or off. At this time, the output of the AND gate 36 becomes the same as the signal applied to the control input terminal 37, which is converted into a positive or negative signal by the level conversion circuit 38 and supplied to the control signal input terminal 10 of the gate signal generation circuit. . As a result, a positive on-gate signal or a negative off-gate signal is supplied from the output terminal 11 to the gate of BIFET1.

次にBIFET1に過電流が流れた場合の動作を
説明する。BIFET1に過電流が流れるとサイリ
スタ14がオンとなり、BIFET1のゲート電圧
が低下する。このときサイリスタ14と直列に接
続されたホトカプラ31の発光素子側に電流が流
れて抵抗32の端子電圧が上昇する。この電圧は
波形整形回路33で所定の論理レベル信号に変換
され、フリツプフロツプ34に入力される。これ
によりフリツプフロツプ34の出力は反転して
“0”となり、この結果ANDゲート36の出力も
“0”となり、ゲート信号発生回路の制御入力端
子10には負電圧が与えられて、BIFET1への
ゲート信号の供給は停止する。
Next, the operation when an overcurrent flows through BIFET1 will be explained. When an overcurrent flows through BIFET1, thyristor 14 is turned on, and the gate voltage of BIFET1 decreases. At this time, a current flows to the light emitting element side of the photocoupler 31 connected in series with the thyristor 14, and the terminal voltage of the resistor 32 increases. This voltage is converted into a predetermined logic level signal by a waveform shaping circuit 33 and input to a flip-flop 34. As a result, the output of the flip-flop 34 is inverted and becomes "0", and as a result, the output of the AND gate 36 also becomes "0", a negative voltage is applied to the control input terminal 10 of the gate signal generation circuit, and the gate signal to BIFET1 is applied. The signal supply is stopped.

こうして本実施例の回路では、BIFETの過電
流保護だけでなく、過電流が流れた時にゲート信
号発生回路を停止させる自動制御も行われる。
In this way, the circuit of this embodiment not only protects the BIFET from overcurrent, but also performs automatic control to stop the gate signal generation circuit when an overcurrent flows.

この第3図に示したゲート信号発生回路を自動
制御する回路は、第2図の実施例の回路にも同様
に適用することが可能である。
The circuit for automatically controlling the gate signal generation circuit shown in FIG. 3 can be similarly applied to the circuit of the embodiment shown in FIG.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のBIFET回路構成
を示す図、第2図は他の実施例のBIFET回路構
成を示す図、第3図は更に他の実施例のBIFET
回路構成を示す図、第4図はBIFET回路基本構
成を示す図、第5図はBIFETの電圧−電流特性
例を示す図、第6図は従来の過電流保護回路を備
えた回路構成を示す図、第7図はBIFETの危険
動作領域を示す図である。 1……BIFET、2……直流電源、3……負荷、
4,5……ゲート電源、6〜9……トランジス
タ、10……制御信号入力端子、11……ゲート
信号出力端子、12,13……抵抗(電圧検知回
路)、14……サイリスタ、15……MOSFET、
16,17……ツエナーダイオード、18,19
……抵抗。
FIG. 1 is a diagram showing the BIFET circuit configuration of one embodiment of the present invention, FIG. 2 is a diagram showing the BIFET circuit configuration of another embodiment, and FIG. 3 is a diagram showing the BIFET circuit configuration of yet another embodiment.
Figure 4 shows the basic configuration of the BIFET circuit; Figure 5 shows an example of BIFET voltage-current characteristics; Figure 6 shows the circuit configuration with a conventional overcurrent protection circuit. 7 are diagrams showing the dangerous operation area of BIFET. 1...BIFET, 2...DC power supply, 3...Load,
4, 5... Gate power supply, 6-9... Transistor, 10... Control signal input terminal, 11... Gate signal output terminal, 12, 13... Resistor (voltage detection circuit), 14... Thyristor, 15... …MOSFET,
16, 17... Zener diode, 18, 19
……resistance.

Claims (1)

【特許請求の範囲】 1 アノードが導電変調型MOSFET1のゲート
に接続され、カソードがMOSFET15を介して
前記導電変調型MOSFET1のソースに接続さ
れ、前記導電変調型MOSFET1のドレイン、ソ
ース間電圧が所定電圧を越えたときトリガされる
サイリスタ14を設け、前記導電変調型
MOSFET1および前記MOSFET15のゲート
にそれぞれ入力抵抗18,19を介してゲート制
御信号を入力し、前記MOSFET15のゲート容
量と前記入力抵抗19による充電時定数により前
記導電変調型MOSFET1のターンオン期間内に
前記MOSFET15がオンしないようにしたこと
を特徴とする導電変調型MOSFETの過電流保護
回路。 2 アノードが導電変調型MOSFET1のゲート
に接続され、カソードがMOSFET15を介して
前記導電変調型MOSFET1のソースに接続さ
れ、前記導電変調型MOSFET1のドレイン、ソ
ース間電圧が所定電圧を越えたときトリガされる
サイリスタ14と、一端が前記導電変調型
MOSFET1のゲートに接続され、他端が
MOSFET21を介して前記導電変調型
MOSFET1のソースに接続され、前記導電変調
型MOSFET1のドレイン、ソース間電圧が前記
所定電圧を越えたときオンするトランジスタ20
とを設け、前記導電変調型MOSFET1および前
記MOSFET15,21のゲートにそれぞれ入力
抵抗18,19を介してゲート制御信号を入力
し、前記MOSFET15,21のゲートの容量と
前記入力抵抗19による充電時定数により前記導
電変調型MOSFET1のターンオン期間内に前記
MOSFET15,21がオンしないようにしたこ
とを特徴とする導電変調型MOSFETの過電流保
護回路。
[Claims] 1. The anode is connected to the gate of the conductivity modulation type MOSFET 1, the cathode is connected to the source of the conductivity modulation type MOSFET 1 via the MOSFET 15, and the voltage between the drain and source of the conductivity modulation type MOSFET 1 is a predetermined voltage. A thyristor 14 is provided which is triggered when the conductivity modulation type
A gate control signal is input to the gates of MOSFET 1 and the MOSFET 15 through input resistors 18 and 19, respectively, and the MOSFET 15 is turned on within the turn-on period of the conductivity modulation type MOSFET 1 by the gate capacitance of the MOSFET 15 and the charging time constant by the input resistor 19. This is an overcurrent protection circuit for a conductive modulation type MOSFET, which is characterized by preventing the current from turning on. 2 The anode is connected to the gate of the conductivity modulation type MOSFET 1, the cathode is connected to the source of the conductivity modulation type MOSFET 1 via the MOSFET 15, and it is triggered when the voltage between the drain and source of the conductivity modulation type MOSFET 1 exceeds a predetermined voltage. a thyristor 14 having one end connected to the conductive modulation type thyristor 14;
Connected to the gate of MOSFET1, the other end is
The conductivity modulation type via MOSFET21
A transistor 20 connected to the source of the MOSFET 1 and turned on when the voltage between the drain and source of the conductivity modulating MOSFET 1 exceeds the predetermined voltage.
A gate control signal is input to the gates of the conductivity modulation type MOSFET 1 and the MOSFETs 15 and 21 via input resistors 18 and 19, respectively, and a charging time constant due to the capacitance of the gates of the MOSFETs 15 and 21 and the input resistor 19 is provided. Therefore, during the turn-on period of the conductivity modulation type MOSFET 1, the
An overcurrent protection circuit for a conductivity modulation type MOSFET characterized by preventing MOSFETs 15 and 21 from turning on.
JP60103311A 1985-05-15 1985-05-15 Overcurrent protecting circuit for conductive modulation type mosfet Granted JPS61261920A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP60103311A JPS61261920A (en) 1985-05-15 1985-05-15 Overcurrent protecting circuit for conductive modulation type mosfet
CN86103419.8A CN1004184B (en) 1985-05-15 1986-05-14 Overcurrent protective circuit for modulated conductivity type mos fet
DE8686303716T DE3672910D1 (en) 1985-05-15 1986-05-15 OVERCURRENT PROTECTION CIRCUIT FOR MOSFET WITH CONDUCTIVITY MODULATION.
EP86303716A EP0206505B1 (en) 1985-05-15 1986-05-15 An overcurrent protective circuit for modulated-conductivity type mosfet
US06/863,515 US4719531A (en) 1985-05-15 1986-05-15 Overcurrent protective circuit for modulated-conductivity type MOSFET
KR1019860003830A KR900006046B1 (en) 1985-05-15 1986-05-15 An overcurrent protective circuit for modulated-conductivity type mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60103311A JPS61261920A (en) 1985-05-15 1985-05-15 Overcurrent protecting circuit for conductive modulation type mosfet

Publications (2)

Publication Number Publication Date
JPS61261920A JPS61261920A (en) 1986-11-20
JPH051652B2 true JPH051652B2 (en) 1993-01-08

Family

ID=14350664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60103311A Granted JPS61261920A (en) 1985-05-15 1985-05-15 Overcurrent protecting circuit for conductive modulation type mosfet

Country Status (1)

Country Link
JP (1) JPS61261920A (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756937B2 (en) * 1988-01-18 1995-06-14 富士電機株式会社 Insulated gate element drive circuit
JPH01131232U (en) * 1988-02-29 1989-09-06
US5006949A (en) * 1990-04-30 1991-04-09 Teledyne Industries, Inc. Temperature compensated overload trip level solid state relay
JPH0767073B2 (en) * 1992-09-24 1995-07-19 富士電機株式会社 Insulated gate element drive circuit
JP3241279B2 (en) 1996-11-14 2001-12-25 株式会社日立製作所 Switch circuit with protection function
JP3656412B2 (en) 1998-07-03 2005-06-08 株式会社日立製作所 Vehicle power control device
JP3684866B2 (en) 1998-10-16 2005-08-17 株式会社日立製作所 Conduction / shut-off control device
JP5423951B2 (en) * 2009-02-23 2014-02-19 三菱電機株式会社 Semiconductor device
JP5562781B2 (en) * 2010-09-21 2014-07-30 ラピスセミコンダクタ株式会社 Protection device, complementary protection device, signal output device, latch-up prevention method, and program

Also Published As

Publication number Publication date
JPS61261920A (en) 1986-11-20

Similar Documents

Publication Publication Date Title
KR900006046B1 (en) An overcurrent protective circuit for modulated-conductivity type mosfet
KR900006538B1 (en) Transformerless drive circuit for field-effect transistors
US6906574B2 (en) Drive circuit for driving power semiconductor device
US5293077A (en) Power switching circuit
JPH0965571A (en) Charging of bootstrap capacitance by ldmos
US5365397A (en) Device for protecting power semiconductor device against short circuit
JP4779549B2 (en) A gate driving circuit of a voltage driven semiconductor element.
US4547686A (en) Hybrid power semiconductor switch
EP0810731B1 (en) Voltage-controlled transistor drive circuit
US4675547A (en) High power transistor base drive circuit
JPH051652B2 (en)
JPH11205112A (en) High voltage resistant power integrated circuit
US5914619A (en) Trigger circuit for a power fet having a source-side load
JPH03183209A (en) Drive circuit for voltage driven type semiconductor element
US4456836A (en) Gate circuit for gate turn-off thyristor
JPH0669136B2 (en) Switch device with overcurrent protection function
JP3282378B2 (en) Power element drive protection circuit and MOSFET drive protection circuit
US4739199A (en) High switching speed semiconductor device
JP3066754B2 (en) Gate drive circuit
EP0614278B1 (en) Drive circuit for use with voltage-driven semiconductor device
JPH0720365B2 (en) Driving circuit for electrostatic induction type self-extinguishing element
JP3039092B2 (en) Short circuit protection circuit
JPS6111011B2 (en)
JPS6211916A (en) Overcurrent protecting circuit for power mos field effect transistor
KR200176401Y1 (en) Circuit of preventing rush current of capacitor