JPS6110327A - Pulse noise eliminating circuit - Google Patents

Pulse noise eliminating circuit

Info

Publication number
JPS6110327A
JPS6110327A JP13077284A JP13077284A JPS6110327A JP S6110327 A JPS6110327 A JP S6110327A JP 13077284 A JP13077284 A JP 13077284A JP 13077284 A JP13077284 A JP 13077284A JP S6110327 A JPS6110327 A JP S6110327A
Authority
JP
Japan
Prior art keywords
noise
circuit
signal
output signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13077284A
Other languages
Japanese (ja)
Inventor
Kazuo Takayama
一男 高山
Akihiro Fujiwara
章洋 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP13077284A priority Critical patent/JPS6110327A/en
Publication of JPS6110327A publication Critical patent/JPS6110327A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Noise Elimination (AREA)

Abstract

PURPOSE:To eliminate noise by interrupting an input signal when the noise is detected and amplifying an output signal of a gate circuit with an amplification factor in response to the interrupting time. CONSTITUTION:A signal where noise is superimposed continuously is inputted to an input terminal 11. A level of an output signal of a detection circuit 13 goes to logical ''1'' at the noise generating timing and gate circuits 14, 20 are turned off. A voltage across a resistor R1 is fed to a differential amplifier 23 via a voltage controlled amplifier 21 whose amplification factor is controlled by an output voltage of a differential amplifier 23 and an LPF22. A voltage controlled amplifier 15 amplifies an output signal of the circuit 14 and since the duty ratio of signals (g), (f) are corresponded together, an output signal (h) of the amplifier 15 is equal to a signal on which no noise is superimposed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパルス性のノイズを除去するパルス雑音除去回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a pulse noise removal circuit that removes pulse noise.

従来技術 ラジオ受信機等のオーディオ装置に於いては、高品質の
再生音を得る為には雑音対策を行なう必要がある。特に
、イグニッションノイズ、スパークノイズ等のノイズが
多い車両に搭載される車載用オーディオに於いては雑音
対策は重要な問題である。
BACKGROUND OF THE INVENTION In audio devices such as conventional radio receivers, it is necessary to take measures against noise in order to obtain high quality reproduced sound. In particular, noise countermeasures are an important issue in in-vehicle audio installed in vehicles that have a lot of noise such as ignition noise and spark noise.

第6図は従来使用されているパルス雑音除去回路の一例
を示す回路図であり、1は復調回路の出力信号aが入力
される入力端子、2は信号aを遅延5平滑化する遅延回
路、3はバイパスフィルタ、4は検波回路、5は単安定
マルチバイブレーク、6はゲート回路、7はコンデンサ
C及び演算増幅器OPからなるサンプルホールド回路、
8は出力端子である。尚、ゲート回路6は単安定マルチ
バイブレータ5の出力信号Cが“1”の時オフ状態とな
るものである。
FIG. 6 is a circuit diagram showing an example of a conventional pulse noise removal circuit, in which 1 is an input terminal into which the output signal a of the demodulation circuit is input, 2 is a delay circuit for delaying and smoothing the signal a; 3 is a bypass filter, 4 is a detection circuit, 5 is a monostable multi-bi break, 6 is a gate circuit, 7 is a sample hold circuit consisting of a capacitor C and an operational amplifier OP,
8 is an output terminal. Note that the gate circuit 6 is turned off when the output signal C of the monostable multivibrator 5 is "1".

同図に示したパルス雑音除去回路は、バイパスフ、(シ
タ3.検波回路4により信号aに重畳されているノイズ
を検出した時、単安定マルチバイブレーク5の出力信号
Cを一定時間T“1”とし、その間ゲート回路6をオフ
状態にしてサンプルホールド7にホールドされているノ
イズが発注する直前の電圧を出力端子8に出力すること
により、信号aに重畳されているノイズを除去するもの
である。従って、第7図(A)に示すように単発のノイ
ズが重畳されている信号aが入力端子1に印加された場
合は、遅延回路2の出力信号すは同図(B)に示すもの
となり、また単安定マルチバイブレーク5の出力信号C
は同図(C)に示すようにノイズ発生時刻t1から一定
時間T“1°となる。
The pulse noise removal circuit shown in the figure is configured to bypass the bypass circuit (3). During this time, the gate circuit 6 is turned off and the voltage immediately before the noise held in the sample hold 7 is outputted to the output terminal 8, thereby removing the noise superimposed on the signal a. Therefore, when the signal a on which a single noise is superimposed as shown in Fig. 7(A) is applied to the input terminal 1, the output signal of the delay circuit 2 is as shown in Fig. 7(B). And the output signal C of the monostable multi-bi break 5 is
As shown in FIG. 3(C), a certain period of time T is 1° from the noise occurrence time t1.

従って、時刻t1から時刻t2までの間はゲート回路6
がオフ状態となり、サンプルホールド回路7にホールド
されている電圧が出力端子8から出力されることになる
ので、出力信号dは同図(D)に示すようにノイズが除
去されたものとなる。
Therefore, from time t1 to time t2, the gate circuit 6
is turned off, and the voltage held in the sample-and-hold circuit 7 is output from the output terminal 8, so that the output signal d has noise removed, as shown in FIG.

このように、単発のノイズが重畳されている場合は第6
図に示した従来装置によってもノイズを除去することが
可能であるが、第8図(A)に示すようなノイズが連続
的に重畳されている信号aが入力端子1に印加された場
合は、ノイズの発生タイミングとゲート回路6のオン、
オフタイミングとがずれる為、第8図(D)に示すよう
に出力信号dに歪が発生する欠点があった。
In this way, if a single noise is superimposed, the 6th
Although it is possible to remove noise using the conventional device shown in the figure, when a signal a on which noise is continuously superimposed as shown in FIG. 8(A) is applied to the input terminal 1, , noise generation timing and gate circuit 6 on,
Since the off-timing is off, there is a drawback that distortion occurs in the output signal d as shown in FIG. 8(D).

発明が解決しようとする問題点 本発明は前述の如き欠点を解決したもので、その目的は
パルス性のノイズを確実に除去できるようにすることに
ある。以下、実施例について詳細に説明する。
Problems to be Solved by the Invention The present invention solves the above-mentioned drawbacks, and its purpose is to ensure that pulse noise can be removed. Examples will be described in detail below.

実施例 第1図は本発明の実施例のブロック線図で、11は復調
回路の出力信号eが入力される入力端子、12はバイパ
スフィルタ、13は検波回路、】4はゲート回路、15
は電圧制御増幅器、16はローパスフィルタ、17は出
力端子、18は直流電源19、ゲート回路20、電圧制
御増幅器21、ローパスフィルタ22、差動増幅器詔及
び抵抗R1からなる制御電圧発生回路である。尚、ゲー
ト回路14.20は検波回路13の出力信号fが“1”
の間オフ状態となるものである。また、電圧制御増幅器
15.21は差動増幅器詔の出力電圧に対応した増幅率
で入力信号を増幅するものであり、はぼ同一の特性を有
するものである。
Embodiment FIG. 1 is a block diagram of an embodiment of the present invention, in which 11 is an input terminal into which the output signal e of the demodulation circuit is input, 12 is a bypass filter, 13 is a detection circuit, ]4 is a gate circuit, and 15
16 is a voltage control amplifier, 16 is a low-pass filter, 17 is an output terminal, and 18 is a control voltage generation circuit consisting of a DC power supply 19, a gate circuit 20, a voltage control amplifier 21, a low-pass filter 22, a differential amplifier and a resistor R1. Note that the gate circuits 14 and 20 are configured so that the output signal f of the detection circuit 13 is "1".
It is in the off state for a period of time. Further, the voltage control amplifiers 15 and 21 amplify the input signal with an amplification factor corresponding to the output voltage of the differential amplifier, and have almost the same characteristics.

入力端子11に例えばノイズが連続的に重畳されている
第2図(A>に示す信号eが入力されたとすると、検波
回路]3の出力信号fは同図(B)に示すようにノイズ
発生タイミングに於いて1″となり、またゲート回路1
4.20は前述したように信号fが“1”の間オフ状態
となるものであるから、ゲート回路14の出力信号g及
び抵抗R1の両端の電圧はそれぞれ同図(C)、  (
D)に示すものとなる。
If, for example, the signal e shown in FIG. 2 (A>) is input to the input terminal 11 on which noise is continuously superimposed, the output signal f of the detection circuit] 3 will be affected by the noise generated as shown in FIG. 2 (B). 1" at the timing, and the gate circuit 1
4.20 is in the off state while the signal f is "1" as described above, so the output signal g of the gate circuit 14 and the voltage across the resistor R1 are as shown in FIG.
D).

ここで、抵抗R1の両端の電圧は差動増幅器詔の出力電
圧によってその増幅率が制御される電圧制御増幅器21
及びローパスフィルタ22を介して差動増幅器23の一
端子に加えられるものであり、また差動増幅器詔は子端
子に直流電源19から加えられる基準電圧Eと一端子に
ローパスフィルタから加えられる電圧との差を出力する
ものであるから、ゲート回路20がオン、オフし、抵抗
R1の両端の電圧が変化してもローパスフィルタ22の
出力電圧は基準電圧Eに一致する方向に変化することに
なる。
Here, the voltage across the resistor R1 is controlled by the voltage control amplifier 21 whose amplification factor is controlled by the output voltage of the differential amplifier.
and is applied to one terminal of the differential amplifier 23 via the low-pass filter 22, and the differential amplifier voltage is applied to the reference voltage E applied to the child terminal from the DC power supply 19 and the voltage applied to one terminal from the low-pass filter. Therefore, even if the gate circuit 20 is turned on or off and the voltage across the resistor R1 changes, the output voltage of the low-pass filter 22 will change in the direction that matches the reference voltage E. .

即ち、差動増幅器詔はローパスフィルタ22の出力電圧
を基準電圧Eに一致させる電圧を電圧制御増幅器21に
加えるものである。換言すれば、差動増幅器詔は、信号
fのデユーティ比がDuXloo(%)であるとすると
、電圧制御増幅器21の利得Gaを次式(1)に示すも
のとする電圧を出力するものである。
That is, the differential amplifier voltage is applied to the voltage control amplifier 21 to make the output voltage of the low-pass filter 22 match the reference voltage E. In other words, the differential amplifier outputs a voltage that makes the gain Ga of the voltage control amplifier 21 as shown in the following equation (1), assuming that the duty ratio of the signal f is DuXloo (%). .

Ga =1/ (1−Du )  −−−(1)一方、
第2図(C)に示したゲート回路14の出力電圧gは電
圧制御増幅器15を介してローパスフィルタ16に加え
られるが、電圧制御増幅器15は前述したように電圧制
御増幅器21とほぼ同一特性を有し、且つ差動増幅器詔
の出力電圧に対応した増幅率で入力信号を増幅するもの
であるから、電圧制御増幅器15の出力信号りは同図(
E)に示すものとなる。即ち、電圧制御増幅器15は式
(1)に示した増幅率でゲート回路14の出力信号を増
幅するものであり、信号gのデユーティ比も信号fのデ
ユーティ比と1対1に対応するものであるから、電圧制
御増幅器15の出力信号りは面積(電力)的にはノイズ
が重畳されていない信号と等しいものとなる。従って、
電圧制御増幅器15の出力信号りをローパスフィルタ1
6を通すことにより、同図(F)に示すようにノイズを
除去した信号iを得ることができる。
Ga = 1/ (1-Du) --- (1) On the other hand,
The output voltage g of the gate circuit 14 shown in FIG. 2(C) is applied to the low-pass filter 16 via the voltage control amplifier 15, but the voltage control amplifier 15 has almost the same characteristics as the voltage control amplifier 21 as described above. Since the input signal is amplified by the amplification factor corresponding to the output voltage of the differential amplifier 15, the output signal of the voltage control amplifier 15 is as shown in the figure (
It will be as shown in E). That is, the voltage control amplifier 15 amplifies the output signal of the gate circuit 14 with the amplification factor shown in equation (1), and the duty ratio of the signal g also corresponds 1:1 to the duty ratio of the signal f. Therefore, in terms of area (power), the output signal of the voltage control amplifier 15 is equal to a signal on which no noise is superimposed. Therefore,
The output signal of the voltage control amplifier 15 is passed through a low pass filter 1.
6, it is possible to obtain a signal i from which noise has been removed, as shown in FIG. 6(F).

第3図(A)、  CB)はそれぞれ第2図(A)。Figure 3 (A) and CB) are respectively Figure 2 (A).

(E)に示した信号a、  fの周波数成分を示した線
図であり、横軸は周波数を示し、縦軸は電力を示してい
る。このように、電圧制御増幅器】5の出力信号りは信
号eに比較してノイズによる低周波歪が少ないものであ
るから、ローパスフィルタ16を通すことにより、ノイ
ズを除去することができる。
FIG. 4 is a diagram showing the frequency components of signals a and f shown in FIG. As described above, since the output signal of the voltage controlled amplifier 5 has less low frequency distortion due to noise than the signal e, the noise can be removed by passing it through the low pass filter 16.

第4図は本発明の伯の実施例のブロック線図であり、3
1は復調回路の出力信号jが入力される入力端子、32
ハゲ一ト回路、羽はバイパスフィルタ、別は検波回路、
あはパルス発注回路、あはゲート回路、rは増幅器、羽
はローパスフィルタ、39は出力端子、R2−R4は抵
抗である。尚、ゲート回路nは検波回路34の出力信号
hA(”1”の間オフ状態となるものであり、パルス発
生回路あは信号にの立下りに於いてT−W間(但し、T
は信号kが1″となっている時間であり、Wは予め定め
られている定数である)その出力信号mを“12とする
ものである。また、ゲート回路あは信号mが“1”の間
はオフ状態となりるものであり、増幅器部はゲート回路
部がオフ状態の場合はその増幅率を1とし、ゲート回路
あがオン状態の場合はその増幅率を(1+W)/Wとす
るものである。
FIG. 4 is a block diagram of an embodiment of the present invention;
1 is an input terminal to which the output signal j of the demodulation circuit is input; 32
One bald circuit, one wing is a bypass filter, another is a detection circuit,
A is a pulse ordering circuit, A is a gate circuit, r is an amplifier, wings are a low-pass filter, 39 is an output terminal, and R2-R4 are resistors. Note that the gate circuit n is in an off state during the output signal hA ("1") of the detection circuit 34, and the pulse generator circuit is in an off state during the output signal hA ("1") of the detection circuit 34.
is the time during which the signal k is 1'', and W is a predetermined constant).The output signal m is set to 12. In addition, the gate circuit is in an off state while the signal m is "1", and the amplifier section has an amplification factor of 1 when the gate circuit is off, and when the gate circuit is on. The amplification factor is (1+W)/W.

従って、入力端子31に例えば第5図(A)に示す信号
jが入力されたとすると、検波回路あの出力信号には同
図(B)に示すものとなり、また、ゲート回路部の出力
信号lは同図(C)に示すものとなって増幅器部に加え
られる。ここで、パルス発注回路部は前述したように信
号にの立下りに於いてT−W間その出力信号mを“1”
としてゲート回路部をオフ状態とするものであり、また
増幅器所はゲート回路あがオフ状態の場合はその増幅率
を1とし、ゲート回路あがオン状態の場合はその増幅率
を(1+W)/Wとするものであるから、増幅器部の出
力信号nは同図(E)に示すものとなる。即ち、増幅器
この出力信号nは面積(電力)的にはノイズが重畳され
ていない信号と等しいものとなる。従って、増幅器屏の
出力信号nをローパスフィルタ羽を通すことにより、信
号jに重畳されているノイズを除去することができる。
Therefore, if the signal j shown in FIG. 5(A) is input to the input terminal 31, the output signal of the detection circuit will be as shown in FIG. 5(B), and the output signal l of the gate circuit section will be as shown in FIG. The circuit shown in FIG. 2C is added to the amplifier section. Here, as mentioned above, the pulse ordering circuit section sets the output signal m to "1" between T and W at the falling edge of the signal.
When the gate circuit A is off, the amplification factor is 1, and when the gate circuit A is on, the amplification factor is (1+W)/ Since the output signal n is assumed to be W, the output signal n of the amplifier section is as shown in FIG. That is, the output signal n of the amplifier is equal in area (power) to a signal on which no noise is superimposed. Therefore, by passing the output signal n of the amplifier through the low-pass filter blades, it is possible to remove the noise superimposed on the signal j.

発明の詳細 な説明したように、本発明は入力信号に重畳されている
ノイズを検出するバイパスフィルタ12゜羽、検波回路
13.34等からなるノイズ検出手段と、ノイズ検出手
段でノイズを検出した時入力信号を遮断するゲート回路
14.32等からなるゲート回路と、ゲート回路の遮断
時間に対応した増幅率でゲート回路の出力信号を増幅す
る電圧制御増幅器15、増幅器部等からなる増幅手段と
を備えたものであるから、信号に連続的なノイズが重畳
されている場合に於いても、信号に重畳されているノイ
ズを除去できる利点がある。従って、車載用ラジオ等の
ようにノイズの多い場所に置かれる装置に通用すれば、
その効果は非常に大きなものとなる。
As described in detail, the present invention includes a noise detection means consisting of a bypass filter 12°, a detection circuit 13, 34, etc. for detecting noise superimposed on an input signal, and a noise detection means that detects noise by the noise detection means. a gate circuit consisting of a gate circuit 14, 32, etc., which interrupts an input signal at a certain time; and an amplification means consisting of a voltage control amplifier 15, an amplifier section, etc., which amplifies an output signal of the gate circuit with an amplification factor corresponding to the interruption time of the gate circuit. Therefore, even when continuous noise is superimposed on the signal, there is an advantage that the noise superimposed on the signal can be removed. Therefore, if it is applicable to devices placed in noisy places such as car radios,
The effect will be huge.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック線図、第2図は第
1図の動作説明図、第3図(A)、  (B)は信号a
、dの周波数成分を示す線図、第4図は本発明の他の実
施例のブロック線図、第5図は第4図の動作説明図、第
6図は従来例の回路図、第7図、第8図は第6図の動作
説明図である。 1.11.31は入力端子、2は遅延回路、3,12゜
羽はバイパスフィルタ、4.13.34は検波回路、5
は単安定マルチバイブレーク、6.14.20.32゜
あはゲート回路、7はサンプルホールド回路、8゜17
.39は出力端子、15.21は電圧制御増幅器、16
゜羽はロ−パスフィルタ゛、1Bは制御電圧発注回路、
19は直流電源、23は差動増幅器、35はパルス発生
回路、37は増幅器、Cはコンデンサ、oPは演算増幅
器、R1−R4は抵抗である。 特許出願人 富士通テン株式会社 代理人弁理士玉蟲久五部(外1名) 第6図 第4図 第S図
Fig. 1 is a block diagram of an embodiment of the present invention, Fig. 2 is an explanatory diagram of the operation of Fig. 1, and Fig. 3 (A) and (B) are signal a.
, d, FIG. 4 is a block diagram of another embodiment of the present invention, FIG. 5 is an explanatory diagram of the operation of FIG. 4, FIG. 6 is a circuit diagram of the conventional example, and FIG. FIG. 8 is an explanatory diagram of the operation of FIG. 6. 1.11.31 is an input terminal, 2 is a delay circuit, 3.12° is a bypass filter, 4.13.34 is a detection circuit, 5
is a monostable multi-bi break, 6.14.20.32゜A is a gate circuit, 7 is a sample and hold circuit, 8゜17
.. 39 is an output terminal, 15.21 is a voltage control amplifier, 16
゜Feather is a low-pass filter゜, 1B is a control voltage ordering circuit,
19 is a DC power supply, 23 is a differential amplifier, 35 is a pulse generation circuit, 37 is an amplifier, C is a capacitor, oP is an operational amplifier, and R1-R4 are resistors. Patent applicant Fujitsu Ten Ltd. Representative Patent Attorney Gobe Tamamushi (1 other person) Figure 6 Figure 4 Figure S

Claims (1)

【特許請求の範囲】[Claims] 入力信号に重畳されているノイズを検出するノイズ検出
手段と、該ノイズ検出手段によりノイズを検出した時前
記入力信号を遮断するゲート回路と、該ゲート回路の遮
断時間に対応した増幅率で前記ゲート回路の出力信号を
増幅する増幅手段と、該増幅手段の出力信号を濾波する
ローパスフィルタとを備えたことを特徴とするパルス雑
音除去回路。
noise detection means for detecting noise superimposed on an input signal; a gate circuit for cutting off the input signal when noise is detected by the noise detection means; 1. A pulse noise removal circuit comprising: amplification means for amplifying the output signal of the circuit; and a low-pass filter for filtering the output signal of the amplification means.
JP13077284A 1984-06-25 1984-06-25 Pulse noise eliminating circuit Pending JPS6110327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13077284A JPS6110327A (en) 1984-06-25 1984-06-25 Pulse noise eliminating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13077284A JPS6110327A (en) 1984-06-25 1984-06-25 Pulse noise eliminating circuit

Publications (1)

Publication Number Publication Date
JPS6110327A true JPS6110327A (en) 1986-01-17

Family

ID=15042296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13077284A Pending JPS6110327A (en) 1984-06-25 1984-06-25 Pulse noise eliminating circuit

Country Status (1)

Country Link
JP (1) JPS6110327A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2623672A1 (en) * 1987-11-19 1989-05-26 Alcatel Thomson Radiotelephone DEVICE FOR ENHANCING LISTENING COMFORT BY REMOVING TRANSIENT PHENOMENA IN A RECEIVING CHAIN OF NARROWBAND FM / PM EQUIPMENT, IN PARTICULAR IN RADIOTELEPHONY
EP0699547A2 (en) 1994-08-29 1996-03-06 Nippondenso Co., Ltd. Hot water type heating apparatus for vehicles
WO1997020387A1 (en) * 1995-11-29 1997-06-05 Robert Bosch Gmbh Circuit for briefly muting the reproduction of a low-frequency signal in a radio receiver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2623672A1 (en) * 1987-11-19 1989-05-26 Alcatel Thomson Radiotelephone DEVICE FOR ENHANCING LISTENING COMFORT BY REMOVING TRANSIENT PHENOMENA IN A RECEIVING CHAIN OF NARROWBAND FM / PM EQUIPMENT, IN PARTICULAR IN RADIOTELEPHONY
EP0699547A2 (en) 1994-08-29 1996-03-06 Nippondenso Co., Ltd. Hot water type heating apparatus for vehicles
US5566881A (en) * 1994-08-29 1996-10-22 Nippondenso Co., Ltd. Automotive hot-water Heating apparatus
WO1997020387A1 (en) * 1995-11-29 1997-06-05 Robert Bosch Gmbh Circuit for briefly muting the reproduction of a low-frequency signal in a radio receiver

Similar Documents

Publication Publication Date Title
US4066845A (en) Pulsive noise removing apparatus for an FM receiver
JPH0320090B2 (en)
JPS6110327A (en) Pulse noise eliminating circuit
JPS60112314A (en) Voltage fluctuation detecting circuit
US7460674B2 (en) Audio effector circuit
JPH0347011B2 (en)
JP3479369B2 (en) Receiver with noise removal function
JPS63182916A (en) Pulse noise removing device
JPH0543529Y2 (en)
JPH0229570Y2 (en)
JPS6320058B2 (en)
JPH0644188Y2 (en) Radio receiver
JPS607572Y2 (en) Pulse noise signal reduction device
JP3177322B2 (en) Pulse noise removal circuit
JP4455785B2 (en) Pilot signal extraction circuit
JPS5934732A (en) Eliminating circuit of impulsive noise
JPH04297134A (en) Pulse noise detection circuit in am receiver
JP3213493B2 (en) Noise removal circuit
JPH10233746A (en) Reception circuit for tdma radio equipment
JPS58151110A (en) Waveform equalizing circuit
KR900003542Y1 (en) Noise minimising circuit of reproduce white signal
JPH09223933A (en) Operational amplifier connection circuit
JPH0653947A (en) Jitter suppression circuit
JP2000106509A (en) Compensation device
JPS6331965B2 (en)