JP4455785B2 - Pilot signal extraction circuit - Google Patents

Pilot signal extraction circuit Download PDF

Info

Publication number
JP4455785B2
JP4455785B2 JP2001224894A JP2001224894A JP4455785B2 JP 4455785 B2 JP4455785 B2 JP 4455785B2 JP 2001224894 A JP2001224894 A JP 2001224894A JP 2001224894 A JP2001224894 A JP 2001224894A JP 4455785 B2 JP4455785 B2 JP 4455785B2
Authority
JP
Japan
Prior art keywords
pilot signal
signal
circuit
extraction circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001224894A
Other languages
Japanese (ja)
Other versions
JP2003037517A (en
Inventor
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001224894A priority Critical patent/JP4455785B2/en
Priority to CNA028105214A priority patent/CN1511380A/en
Priority to US10/482,013 priority patent/US20050074075A1/en
Priority to PCT/JP2002/006401 priority patent/WO2003010894A1/en
Priority to TW091116466A priority patent/TW556418B/en
Publication of JP2003037517A publication Critical patent/JP2003037517A/en
Application granted granted Critical
Publication of JP4455785B2 publication Critical patent/JP4455785B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuits Of Receivers In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、FM検波された後のコンポジット信号に含まれるパイロット信号を分離抽出するパイロット信号抽出回路に関する。
【0002】
【従来の技術】
FM受信機は、FM検波された後のステレオ複合信号からL信号およびR信号を再生するFM復調回路を有している。このFM復調回路は、マトリックス方式とスイッチング方式に大別されるが、いずれの方式においてもステレオ複合信号に重畳されたパイロット信号を用いてL信号とR信号の抽出を行っている点で共通している。
【0003】
【発明が解決しようとする課題】
ところで、上述したパイロット信号は非常に微弱であるとともに、それ以外の成分による電圧変動があるため、単純に所定の閾値電圧と比較しただけでは、このパイロット信号を抽出することは困難である。このため、PLL(位相同期ループ)回路を用いてこの微弱なパイロット信号に同期した信号を生成する必要があり、構成の複雑化を招くという問題があった。
【0004】
本発明は、このような点に鑑みて創作されたものであり、その目的は、簡単な構成でパイロット信号を抽出することができるパイロット信号抽出回路を提供することにある。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、本発明のパイロット信号抽出回路は、FM変調波信号に重畳されたパイロット信号を分離抽出するために、パイロット信号が重畳されたFM変調波信号が入力されてこの中に含まれるパイロット信号を除去するパイロット信号除去手段と、パイロット信号除去手段によってパイロット信号が除去される前後の信号の差分を出力するアナログ減算手段とを備えている。パイロット信号を除去する前後の信号の差分を出力するという簡単な構成によって、パイロット信号以外の電圧変動等の影響を取り除いて、パイロット信号のみを抽出することが可能になる。
【0006】
また、上述したパイロット信号除去手段は、パイロット信号に対応する周波数成分のみを除去するバンドエリミネーションフィルタであることが望ましい。バンドエリミネーションフィルタを通した信号を観察すると、阻止域であるパイロット信号の周波数近傍で位相が大きく変化するが、このフィルタを通す前後の信号の差分を求める場合には、このフィルタを通す前の信号に含まれるパイロット信号のみが出力されることになるため、位相が変化していないパイロット信号を抽出することができる。特に、バンドパスフィルタを用いてパイロット信号のみを抽出しようとすると、このフィルタの通過域において、すなわち通過させたいパイロット信号の周波数近傍において大きく位相が変化してしまい、位相を調整する構成が必要になるが、本発明のパイロット信号抽出回路ではこのような調整を行うための構成が不要であり、構成の簡略化が可能になる。
【0007】
また、上述したアナログ減算手段の出力信号を増幅する増幅器と、増幅器によって増幅された信号の電圧と所定の閾値電圧とを比較する電圧比較器とをさらに備えることが望ましい。パイロット信号以外の電圧変動等の影響を取り除くとともに、位相変化のないパイロット信号を抽出することができるため、さらに増幅器と電圧比較器を追加した簡単な構成によって、パイロット信号に同期したパルス信号を生成することが可能になる。
【0008】
【発明の実施の形態】
以下、本発明を適用した一実施形態のパイロット信号抽出回路について詳細に説明する。
図1は、本実施形態のパイロット信号抽出回路を含むFM受信機の構成を示す図である。図1に示すFM受信機は、高周波増幅回路11、混合回路12、局部発振器13、中間周波フィルタ14、16、中間周波増幅回路15、リミット回路17、FM検波回路18、ステレオ復調回路19を含んで構成されている。
【0009】
アンテナ20によって受信したFM変調波信号を高周波増幅回路11によって増幅した後、局部発振器13から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。中間周波フィルタ14、16は、中間周波増幅回路15の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路15は、中間周波フィルタ14、16を通過する一部の中間周波信号を増幅する。
【0010】
リミット回路17は、入力される中間周波信号を高利得で増幅する。FM検波回路18は、リミット回路17から出力される振幅一定の信号に対してFM検波処理を行う。ステレオ復調回路19は、FM検波回路18から出力されるFM検波後のステレオ複合信号に対してステレオ復調処理を行って、L信号およびR信号を生成する。
【0011】
図2は、ステレオ復調回路19の詳細な構成を示す図であり、例えばスイッチング方式を採用した場合の概略的な構成が示されている。図2に示すように、ステレオ復調回路19は、増幅器21、パイロット信号抽出回路22、逓倍回路23、スイッチング部24を含んで構成されている。
【0012】
増幅器21は、前段のFM検波回路18から入力されるステレオ複合信号(コンポジット信号)を増幅する。パイロット信号抽出回路22は、このステレオ複合信号に重畳された19kHzのパイロット信号を分離抽出する。
逓倍回路23は、パイロット信号に同期するとともに2倍の周波数を有する38kHzの信号を生成する。スイッチング部24は、増幅器21から入力される増幅後のステレオ複合信号に対して、逓倍回路23から出力される38kHzの信号に同期したスイッチング動作を行うことにより、ステレオ複合信号に含まれているL信号とR信号を分離する。
【0013】
図3は、パイロット信号抽出回路22の詳細な構成を示す図である。図3に示すように、パイロット信号抽出回路22は、バンドエリミネーションフィルタ(BEF)30、アナログ減算器31、増幅器32、電圧比較器33を含んで構成されている。
【0014】
バンドエリミネーションフィルタ30は、パイロット信号に対応する19kHz近傍の周波数成分のみを除去し、それ以外の周波数成分を通過させる。このバンドエリミネーションフィルタ30がパイロット信号除去手段に対応している。アナログ減算器31は、FM検波回路18から入力されたステレオ複合信号と、バンドエリミネーションフィルタ30を通すことによってこのステレオ複合信号からパイロット信号を除去した信号とが入力されており、これら2種類の信号の差分電圧を出力する。このアナログ減算器31がアナログ減算手段に対応している。
【0015】
増幅器32は、アナログ減算器31の出力電圧を増幅する。電圧比較器33は、増幅器32の出力電圧を所定の閾値電圧Vref と比較し、この出力電圧が閾値電圧Vref 以上のときに出力をハイレベルにする。
図4は、本実施形態のパイロット信号抽出回路22の各部の入出力波形を示す図である。図4(A)には、バンドエリミネーションフィルタ30およびアナログ減算器31のそれぞれに入力されるステレオ複合信号の波形が示されている。また、図4(B)にはバンドエリミネーションフィルタ30の出力信号の波形が示されている。図4(C)には、アナログ減算器31の出力信号の波形が示されている。
【0016】
アナログ減算器31の2つの入力端子には、パイロット信号除去前のステレオ複合信号(図4(A))とパイロット信号除去後のステレオ複合信号(図4(B))とが入力されている。したがって、アナログ減算器31は、これら2つの入力信号の差分電圧を出力することにより、パイロット信号のみを抽出することができる(図4(C))。このようにして抽出されたパイロット信号は、それ以外の周波数成分による電圧変動等の影響を受けないため、後段の増幅器32によって電圧レベルを増幅した後、電圧比較器33によって所定の閾値電圧Vref と比較することにより、容易にパイロット信号に同期したパルス信号を生成することが可能になる。
【0017】
このように、本実施形態のパイロット信号抽出回路22では、パイロット信号を除去する前後のステレオ複合信号の差分電圧を出力するために必要な簡単な構成によって、パイロット信号以外の電圧変動等の影響を取り除いて、パイロット信号のみを抽出することが可能になる。このため、従来のようにPLL回路を用いる場合などに比べて構成の簡略化が可能になる。
【0018】
また、バンドエリミネーションフィルタ30を通した信号を観察すると、阻止域であるパイロット信号の周波数近傍で位相が大きく変化するが、このフィルタを通す前後の信号の差分を求める場合には、このフィルタを通す前の信号に含まれるパイロット信号のみが出力されることになるため、位相が変化していないパイロット信号を抽出することができる。特に、バンドパスフィルタを用いてパイロット信号のみを抽出しようとすると、このフィルタの通過域において、すなわち通過させたいパイロット信号の周波数近傍において大きく位相が変化してしまい、位相を調整する構成が必要になるが、本実施形態のパイロット信号抽出回路ではこのような調整を行うための構成が不要であり、さらなる構成の簡略化が可能になる。
【0019】
また、アナログ減算器31からは、パイロット信号以外の電圧変動等の影響を取り除くとともに、位相変化のないパイロット信号を出力することができるため、さらに増幅器32と電圧比較器33を追加した簡単な構成によって、パイロット信号に同期したパルス信号を生成することが可能になる。
【0020】
【発明の効果】
上述したように、本発明によれば、パイロット信号を除去する前後の信号の差分を出力するという簡単な構成によって、パイロット信号以外の電圧変動等の影響を取り除いて、パイロット信号のみを抽出することが可能になる。
【図面の簡単な説明】
【図1】一実施形態のパイロット信号抽出回路を含むFM受信機の構成を示す図である。
【図2】ステレオ復調回路の詳細な構成を示す図である。
【図3】パイロット信号抽出回路の詳細な構成を示す図である。
【図4】パイロット信号抽出回路の各部の入出力波形を示す図である。
【符号の説明】
18 FM検波回路
19 ステレオ復調回路
21、32 増幅器
22 パイロット信号抽出回路
23 逓倍回路
24 スイッチング部
30 バンドエリミネーションフィルタ(BEF)
31 アナログ減算器
33 電圧比較器
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pilot signal extraction circuit that separates and extracts a pilot signal included in a composite signal after FM detection.
[0002]
[Prior art]
The FM receiver has an FM demodulation circuit that reproduces the L signal and the R signal from the stereo composite signal after FM detection. This FM demodulator circuit is roughly divided into a matrix system and a switching system, and both systems are common in that L signals and R signals are extracted using a pilot signal superimposed on a stereo composite signal. ing.
[0003]
[Problems to be solved by the invention]
By the way, since the pilot signal described above is very weak and has voltage fluctuation due to other components, it is difficult to extract the pilot signal simply by comparing with a predetermined threshold voltage. For this reason, it is necessary to generate a signal synchronized with the weak pilot signal by using a PLL (phase locked loop) circuit, which causes a problem that the configuration is complicated.
[0004]
The present invention has been created in view of such a point, and an object thereof is to provide a pilot signal extraction circuit capable of extracting a pilot signal with a simple configuration.
[0005]
[Means for Solving the Problems]
In order to solve the above-described problem, the pilot signal extraction circuit according to the present invention receives an FM modulated wave signal on which a pilot signal is superimposed in order to separate and extract the pilot signal superimposed on the FM modulated wave signal. Pilot signal removing means for removing the pilot signal contained therein, and analog subtracting means for outputting the difference between the signals before and after the pilot signal is removed by the pilot signal removing means. With a simple configuration in which the difference between the signals before and after the pilot signal is removed is output, it is possible to extract only the pilot signal by removing the influence of voltage fluctuations other than the pilot signal.
[0006]
The pilot signal removing means described above is preferably a band elimination filter that removes only the frequency component corresponding to the pilot signal. When observing the signal that has passed through the band elimination filter, the phase changes greatly in the vicinity of the frequency of the pilot signal that is the stopband, but when obtaining the difference between the signals before and after passing through this filter, Since only the pilot signal included in the signal is output, the pilot signal whose phase has not changed can be extracted. In particular, if only a pilot signal is extracted using a bandpass filter, the phase changes greatly in the passband of this filter, that is, in the vicinity of the frequency of the pilot signal to be passed, and a configuration for adjusting the phase is necessary. However, the pilot signal extraction circuit of the present invention does not require a configuration for performing such adjustment, and the configuration can be simplified.
[0007]
Further, it is desirable to further include an amplifier that amplifies the output signal of the analog subtracting means described above and a voltage comparator that compares the voltage of the signal amplified by the amplifier with a predetermined threshold voltage. Removes the effects of voltage fluctuations other than the pilot signal and extracts the pilot signal with no phase change, and generates a pulse signal synchronized with the pilot signal with a simple configuration that includes an amplifier and voltage comparator. It becomes possible to do.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a pilot signal extraction circuit according to an embodiment to which the present invention is applied will be described in detail.
FIG. 1 is a diagram illustrating a configuration of an FM receiver including a pilot signal extraction circuit according to the present embodiment. The FM receiver shown in FIG. 1 includes a high frequency amplifier circuit 11, a mixing circuit 12, a local oscillator 13, an intermediate frequency filter 14, 16, an intermediate frequency amplifier circuit 15, a limit circuit 17, an FM detection circuit 18, and a stereo demodulation circuit 19. It consists of
[0009]
After the FM modulated wave signal received by the antenna 20 is amplified by the high frequency amplifier circuit 11, the local oscillation signal output from the local oscillator 13 is mixed to convert the high frequency signal into an intermediate frequency signal. The intermediate frequency filters 14 and 16 are provided before and after the intermediate frequency amplifier circuit 15, and extract only a predetermined band component from the input intermediate frequency signal. The intermediate frequency amplifier circuit 15 amplifies a part of the intermediate frequency signal that passes through the intermediate frequency filters 14 and 16.
[0010]
The limit circuit 17 amplifies the input intermediate frequency signal with high gain. The FM detection circuit 18 performs FM detection processing on a signal having a constant amplitude output from the limit circuit 17. The stereo demodulation circuit 19 performs a stereo demodulation process on the stereo composite signal after the FM detection output from the FM detection circuit 18 to generate an L signal and an R signal.
[0011]
FIG. 2 is a diagram showing a detailed configuration of the stereo demodulation circuit 19, and shows a schematic configuration when, for example, a switching method is adopted. As shown in FIG. 2, the stereo demodulation circuit 19 includes an amplifier 21, a pilot signal extraction circuit 22, a multiplication circuit 23, and a switching unit 24.
[0012]
The amplifier 21 amplifies the stereo composite signal (composite signal) input from the FM detection circuit 18 in the previous stage. The pilot signal extraction circuit 22 separates and extracts the 19 kHz pilot signal superimposed on the stereo composite signal.
The multiplier circuit 23 generates a 38 kHz signal that is synchronized with the pilot signal and has a double frequency. The switching unit 24 performs a switching operation in synchronization with the 38 kHz signal output from the multiplier circuit 23 on the amplified stereo composite signal input from the amplifier 21, so that L included in the stereo composite signal is included. The signal and the R signal are separated.
[0013]
FIG. 3 is a diagram showing a detailed configuration of the pilot signal extraction circuit 22. As shown in FIG. 3, the pilot signal extraction circuit 22 includes a band elimination filter (BEF) 30, an analog subtractor 31, an amplifier 32, and a voltage comparator 33.
[0014]
The band elimination filter 30 removes only the frequency component near 19 kHz corresponding to the pilot signal and passes the other frequency components. This band elimination filter 30 corresponds to pilot signal removal means. The analog subtractor 31 receives the stereo composite signal input from the FM detection circuit 18 and the signal obtained by removing the pilot signal from the stereo composite signal by passing through the band elimination filter 30. Outputs the differential voltage of the signal. This analog subtractor 31 corresponds to analog subtracting means.
[0015]
The amplifier 32 amplifies the output voltage of the analog subtractor 31. The voltage comparator 33 compares the output voltage of the amplifier 32 with a predetermined threshold voltage Vref, and sets the output to a high level when the output voltage is equal to or higher than the threshold voltage Vref.
FIG. 4 is a diagram showing input / output waveforms of each part of the pilot signal extraction circuit 22 of the present embodiment. FIG. 4A shows the waveforms of the stereo composite signals input to the band elimination filter 30 and the analog subtractor 31, respectively. FIG. 4B shows the waveform of the output signal of the band elimination filter 30. FIG. 4C shows the waveform of the output signal of the analog subtractor 31.
[0016]
The stereo input signal before removing the pilot signal (FIG. 4A) and the stereo output signal after removing the pilot signal (FIG. 4B) are input to the two input terminals of the analog subtractor 31. Therefore, the analog subtractor 31 can extract only the pilot signal by outputting the differential voltage between these two input signals (FIG. 4C). Since the pilot signal extracted in this way is not affected by voltage fluctuations or the like due to other frequency components, the voltage level is amplified by the amplifier 32 at the subsequent stage, and then a predetermined threshold voltage Vref and By comparing, it becomes possible to easily generate a pulse signal synchronized with the pilot signal.
[0017]
As described above, the pilot signal extraction circuit 22 according to the present embodiment has the simple configuration necessary for outputting the differential voltage of the stereo composite signal before and after the removal of the pilot signal, thereby affecting the influence of voltage fluctuations other than the pilot signal. It is possible to extract only the pilot signal. For this reason, the configuration can be simplified as compared with the conventional case where a PLL circuit is used.
[0018]
When the signal passing through the band elimination filter 30 is observed, the phase changes greatly in the vicinity of the frequency of the pilot signal that is the stop band. Since only the pilot signal included in the signal before passing is output, it is possible to extract the pilot signal whose phase has not changed. In particular, if only a pilot signal is extracted using a bandpass filter, the phase changes greatly in the pass band of this filter, that is, in the vicinity of the frequency of the pilot signal to be passed, and a configuration for adjusting the phase is necessary. However, the pilot signal extraction circuit of the present embodiment does not require a configuration for performing such adjustment, and can further simplify the configuration.
[0019]
Further, the analog subtractor 31 can remove the influence of voltage fluctuations other than the pilot signal, and can output a pilot signal having no phase change. Therefore, the amplifier 32 and the voltage comparator 33 are further added. Thus, a pulse signal synchronized with the pilot signal can be generated.
[0020]
【The invention's effect】
As described above, according to the present invention, only the pilot signal is extracted by removing the influence of voltage fluctuations other than the pilot signal by a simple configuration of outputting the difference between the signals before and after removing the pilot signal. Is possible.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of an FM receiver including a pilot signal extraction circuit according to an embodiment.
FIG. 2 is a diagram illustrating a detailed configuration of a stereo demodulation circuit.
FIG. 3 is a diagram showing a detailed configuration of a pilot signal extraction circuit.
FIG. 4 is a diagram showing input / output waveforms of each part of the pilot signal extraction circuit;
[Explanation of symbols]
18 FM detection circuit 19 Stereo demodulation circuit 21, 32 Amplifier 22 Pilot signal extraction circuit 23 Multiplication circuit 24 Switching unit 30 Band elimination filter (BEF)
31 Analog subtractor 33 Voltage comparator

Claims (1)

FM変調波信号に重畳されたパイロット信号を分離抽出するパイロット信号抽出回路において、
前記パイロット信号が重畳された前記FM変調波信号が入力され、この中に含まれる前記パイロット信号を除去するパイロット信号除去手段と、
前記パイロット信号除去手段によって前記パイロット信号が除去される前後の信号の差分を出力するアナログ減算手段と、
前記アナログ減算手段の出力信号を増幅する増幅器と、
前記増幅器によって増幅された信号の電圧と所定の閾値電圧とを比較する電圧比較器と、
を備え、前記パイロット信号除去手段は、前記パイロット信号に対応する周波数成分のみを除去するバンドエリミネーションフィルタであることを特徴とするパイロット信号抽出回路。
In a pilot signal extraction circuit that separates and extracts a pilot signal superimposed on an FM modulated wave signal,
Pilot signal removing means for receiving the FM modulated wave signal on which the pilot signal is superimposed, and removing the pilot signal included therein;
Analog subtracting means for outputting a difference between signals before and after the pilot signal is removed by the pilot signal removing means;
An amplifier for amplifying the output signal of the analog subtracting means;
A voltage comparator that compares the voltage of the signal amplified by the amplifier with a predetermined threshold voltage;
Wherein the pilot signal removing means, a pilot signal extraction circuit, wherein a band elimination filter der Rukoto removing only the frequency component corresponding to the pilot signal.
JP2001224894A 2001-07-25 2001-07-25 Pilot signal extraction circuit Expired - Fee Related JP4455785B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001224894A JP4455785B2 (en) 2001-07-25 2001-07-25 Pilot signal extraction circuit
CNA028105214A CN1511380A (en) 2001-07-25 2002-06-26 Feeble signal extracting circuit
US10/482,013 US20050074075A1 (en) 2001-07-25 2002-06-26 Feeble signal extracting circuit
PCT/JP2002/006401 WO2003010894A1 (en) 2001-07-25 2002-06-26 Feeble signal extracting circuit
TW091116466A TW556418B (en) 2001-07-25 2002-07-24 Feeble signal extracting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001224894A JP4455785B2 (en) 2001-07-25 2001-07-25 Pilot signal extraction circuit

Publications (2)

Publication Number Publication Date
JP2003037517A JP2003037517A (en) 2003-02-07
JP4455785B2 true JP4455785B2 (en) 2010-04-21

Family

ID=19057981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224894A Expired - Fee Related JP4455785B2 (en) 2001-07-25 2001-07-25 Pilot signal extraction circuit

Country Status (1)

Country Link
JP (1) JP4455785B2 (en)

Also Published As

Publication number Publication date
JP2003037517A (en) 2003-02-07

Similar Documents

Publication Publication Date Title
US4992747A (en) Multiple reuse of an FM band
US4859958A (en) Multiple reuse of an FM band
JP4455785B2 (en) Pilot signal extraction circuit
JP2746152B2 (en) Distortion compensation circuit
JPH02301304A (en) Fm demodulation circuit
CN101055716B (en) Stereo decoder and method for processing pilot signal
WO2003010894A1 (en) Feeble signal extracting circuit
JPS6130347Y2 (en)
JPH1188206A (en) Noise removing circuit and its method
JPS63278430A (en) Detector for sca channel
JP2003037511A (en) Circuit for extracting weak signal
JP2845782B2 (en) Pilot signal removal circuit
JPS61128614A (en) Am detector
JPH04265039A (en) Demodulating equipment
KR950012956B1 (en) Frequency modulated detection circuit
JPS5816652B2 (en) Jiyushinki
JPS60198410A (en) Detecting circuit for rotation signal
JPH0463076A (en) Agc circuit
JPS59200587A (en) Sound if circuit of television receiver
JPS6337537B2 (en)
JPS58197965A (en) Television set
JP2000307966A (en) Intermediate frequency circuit for tv receiver
JPH02215250A (en) Signal interruption detection circuit
JPS6193792A (en) Color signal processor
JPH0233298A (en) Video signal detector

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090801

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091007

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091119

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100106

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees