JPS61101846U - - Google Patents
Info
- Publication number
- JPS61101846U JPS61101846U JP18708084U JP18708084U JPS61101846U JP S61101846 U JPS61101846 U JP S61101846U JP 18708084 U JP18708084 U JP 18708084U JP 18708084 U JP18708084 U JP 18708084U JP S61101846 U JPS61101846 U JP S61101846U
- Authority
- JP
- Japan
- Prior art keywords
- index pulse
- comparison circuit
- pulse signal
- circuit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
第１図は本考案の一実施例を示す回路図、第２
図は同実施例のタイミングチヤート、第３図は従
来のデイスク装置のインデツクスパルス信号処理
回路を示す回路図、第４図は同インデツクスパル
ス信号処理回路のタイミングチヤートである。 ＶＲ３……可変抵抗、Ｃ３……キヤパシタ、Ｃ
Ｐ１，ＣＰ２……キヤパシタ、Ｎ１〜Ｎ３……イ
ンバータ、Ｒ１〜Ｒ８……抵抗。
図は同実施例のタイミングチヤート、第３図は従
来のデイスク装置のインデツクスパルス信号処理
回路を示す回路図、第４図は同インデツクスパル
ス信号処理回路のタイミングチヤートである。 ＶＲ３……可変抵抗、Ｃ３……キヤパシタ、Ｃ
Ｐ１，ＣＰ２……キヤパシタ、Ｎ１〜Ｎ３……イ
ンバータ、Ｒ１〜Ｒ８……抵抗。
Claims (1)
- インデツクスパルスを基準としてデータの書込
みまたは読取りを行なうようになしたデイスク装
置のインデツクスパルス信号処理回路において、
インデツクスパルス入力の一方の縁を可変時定数
回路によりなまらせて第１の比較回路と第２の比
較回路とに入力する一方、上記第１の比較回路の
基準電圧の上下の値に第２の比較回路の基準電圧
を設定するスイツチング手段を設け、該スイツチ
ング手段を上記第２の比較回路の出力により動作
制御し、上記第１の比較回路と第２の比較回路の
出力によりインデツクスパルスを形成するように
したことを特徴とするデイスク装置のインデツク
スパルス信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18708084U JPH0132207Y2 (ja) | 1984-12-10 | 1984-12-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18708084U JPH0132207Y2 (ja) | 1984-12-10 | 1984-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61101846U true JPS61101846U (ja) | 1986-06-28 |
| JPH0132207Y2 JPH0132207Y2 (ja) | 1989-10-03 |
Family
ID=30744547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18708084U Expired JPH0132207Y2 (ja) | 1984-12-10 | 1984-12-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0132207Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641155A (en) * | 1987-06-22 | 1989-01-05 | Nippon Densan Kk | Index signal circuit |
-
1984
- 1984-12-10 JP JP18708084U patent/JPH0132207Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641155A (en) * | 1987-06-22 | 1989-01-05 | Nippon Densan Kk | Index signal circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0132207Y2 (ja) | 1989-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61101846U (ja) | ||
| JPS62161352U (ja) | ||
| JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
| JPS6437964U (ja) | ||
| JPH0260917U (ja) | ||
| JPH0216617U (ja) | ||
| JPH0163224U (ja) | ||
| JPS6399363U (ja) | ||
| JPS60174491U (ja) | インバ−タ装置 | |
| JPH0439859U (ja) | ||
| JPS6381532U (ja) | ||
| JPS62126775U (ja) | ||
| JPS5847171U (ja) | 変換増幅回路の応答速度切換回路 | |
| JPS6135441U (ja) | 雑音信号除去回路 | |
| JPS6454661U (ja) | ||
| JPS63131229U (ja) | ||
| JPS5879278U (ja) | デ−タ収録再生装置 | |
| JPS6112074U (ja) | 積分形位相差検出回路 | |
| JPS5883992U (ja) | 位相同期制御回路 | |
| JPH0268315U (ja) | ||
| JPS582023U (ja) | スイツチングレギユレ−タ | |
| JPH0286217U (ja) | ||
| JPS59118007U (ja) | 出力回路 | |
| JPH01140667U (ja) | ||
| JPS6117891U (ja) | インバ−タの制御装置 |