JPS61101105A - Radio frequency amplifier - Google Patents

Radio frequency amplifier

Info

Publication number
JPS61101105A
JPS61101105A JP22226184A JP22226184A JPS61101105A JP S61101105 A JPS61101105 A JP S61101105A JP 22226184 A JP22226184 A JP 22226184A JP 22226184 A JP22226184 A JP 22226184A JP S61101105 A JPS61101105 A JP S61101105A
Authority
JP
Japan
Prior art keywords
circuit
fet
amplifier
uhf
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22226184A
Other languages
Japanese (ja)
Inventor
Shutaro Nanbu
修太郎 南部
Masahiro Nishiuma
西馬 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22226184A priority Critical patent/JPS61101105A/en
Publication of JPS61101105A publication Critical patent/JPS61101105A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/02Manually-operated control
    • H03G3/14Manually-operated control in frequency-selective amplifiers
    • H03G3/18Manually-operated control in frequency-selective amplifiers having semiconductor devices

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To attain ease of semiconductor circuit integration of an FET circuit part by making each of AGC position input gate of an FET of each RF amplifier series in common in the two series of RF amplifiers using a dual gate FET as an amplifier element. CONSTITUTION:Q, Q formed by a semiconductor integrated circuit are FETs for amplification of, e.g., UHF and VHF bands, the 2nd gates G, G are connected and led to one bonding terminal 41 and an AGC voltage as UHF, VHF band amplifier circuit is given to the terminal via a resistor 42. The selection and switching of the amplifier circuit at the UHF, VHF bands of the circuit are conducted by applying a cut-off voltage to the 1st gates G, G of the signal input gates of each FET.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はモノリシックに半導体集積回路化した無線周波
増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a radio frequency amplifier monolithically integrated into a semiconductor circuit.

(従来例の構成とその問題点) 近時、GaAs (ガリウム、砒素) FET (電界
効果トランジスタ)を用いた無線周波増幅器(以下RF
アンプという)を、半導体集積回路化する試みがある。
(Conventional structure and its problems) Recently, radio frequency amplifiers (hereinafter referred to as RF
There is an attempt to make an amplifier (amplifier) into a semiconductor integrated circuit.

そのようなRFアングに、たとえばテレビチューナがあ
る。テレビ電波は50ないし300 MHzのVHF 
’帯及び490ないし890 MH2のUHF帯の2周
波数帯が使用されているため、一般にテレビチューナで
は、その各周波数帯に対する2系・列の回路構成がとら
れており、周波数帯の切換は、たとえばFgTを増幅素
子とするものにあっては、ダイオードスイッチでドレイ
ン電圧を制御することにより行なわれている。なお、回
路構成を2系列とせず1系列にする動きもあるが、テレ
ビチューナ疋要求される極めて高度な、歪特性を満足さ
せることができず、VHF 、UHF帯それぞれに対す
るRFアンプを設けた方が現実的である。
An example of such an RF unit is a television tuner. TV radio waves are VHF of 50 to 300 MHz.
Since two frequency bands are used: the 'band and the UHF band of 490 to 890 MH2, TV tuners generally have a two-line circuit configuration for each frequency band, and switching between frequency bands is as follows: For example, in a device using FgT as an amplifying element, this is done by controlling the drain voltage with a diode switch. There is also a movement to use a single circuit instead of two circuits, but this cannot satisfy the extremely sophisticated distortion characteristics required for TV tuners, and it is recommended to install RF amplifiers for each of the VHF and UHF bands. is realistic.

第1図は上述のようなテレビチューナの概念的構成を示
したもので、UHF、VHF帯それぞれに対して設けた
RFアン7t′1及び2の出力は、端子3及び4を経て
、たとえば周波数ミキサ等の次段回路5Vc切換入力さ
れる。なお、6.7はそれぞれUI(F帯電波及びVH
F帯電波の入力端子である。
FIG. 1 shows the conceptual configuration of the above-mentioned television tuner, in which the outputs of RF amplifiers 7t'1 and 2 provided for UHF and VHF bands, respectively, are transmitted via terminals 3 and 4 to A 5Vc switching input is input to the next stage circuit such as a mixer. In addition, 6.7 is the UI (F-charged radio wave and VH
This is an input terminal for F-charged radio waves.

RFアンプ1及び2にはそれぞれ、電源入力端子8 、
8′、 AGC入力端子9,9′及び、RFアンプ1ま
たは2を選択切換えるための、切換制御入力端子10 
、10’を有している。
RF amplifiers 1 and 2 each have a power input terminal 8,
8', AGC input terminals 9, 9', and a switching control input terminal 10 for selectively switching RF amplifier 1 or 2.
, 10'.

このような回路をモノリシックに半導体集積回路化する
に当っての問題点は、端子数が多いことであり、これを
第2図を用いて具体的に詳しく説明する。
A problem in fabricating such a circuit into a monolithic semiconductor integrated circuit is that the number of terminals is large, and this will be explained in detail with reference to FIG.

すなわち、第2図は第1図で概念的に説明したテレビチ
ューナの具体的回路例で、いま、点線囲みH内をモノリ
シックに半導体集積回路化する場合を考える。GaAs
で集積回路化されたFET Lf)Q I 。
That is, FIG. 2 shows a specific circuit example of the television tuner conceptually explained in FIG. 1, and now we will consider the case where the area within the dotted line H is monolithically integrated into a semiconductor integrated circuit. GaAs
FET Lf) Q I integrated into an integrated circuit.

Q2はUHF帯電波を、同じ<Q3はVHF帯電波をそ
れぞれ増幅する。U及びVはそれぞれUHF 、VHF
受信入力同調回路であり、それらの出力はそれぞれ端子
21.22からFETのQl  、Q3に加えられろ。
Q2 amplifies UHF electromagnetic waves, and <Q3 amplifies VHF electromagnetic waves. U and V are UHF and VHF respectively
are receiving input tuning circuits whose outputs are applied to FETs Ql and Q3 from terminals 21 and 22, respectively.

23.24はUHF帯のAGC電圧入力端子、25はV
HF帯ノAGC電圧入力端子、26&!FET−Qlの
出力端子、27はFET−Q 2の入力端子、28は同
じ(FET−Q 2の電源入力端子、29はUHF増幅
出力端子、30はFET−Q 1〜FET−Q 3の共
通ソース端子、31はVHF増幅出力端子である。
23.24 is the UHF band AGC voltage input terminal, 25 is V
HF band AGC voltage input terminal, 26&! Output terminal of FET-Ql, 27 is input terminal of FET-Q 2, 28 is the same (power input terminal of FET-Q 2, 29 is UHF amplification output terminal, 30 is common to FET-Q 1 to FET-Q 3) The source terminal 31 is a VHF amplification output terminal.

その他の配線記号で示すバイアス回路の抵抗、コンデン
サあるいはチョークコイル等は、形状が大きく、モノリ
シック集積回路に適せず、従って外付は回路になされる
Resistors, capacitors, choke coils, etc. of the bias circuit indicated by other wiring symbols have large shapes and are not suitable for monolithic integrated circuits, and therefore are externally connected to the circuit.

以上かられかるようにモノリシック半導体集積回路化し
ようとする点線囲みH内は、比較的簡単な回路であるに
もかかわらず、必要な入出力端子が上述のように、21
ないし31まで11箇所も形成されなければならない。
As can be seen from the above, although the circuit within the dotted line H to be fabricated into a monolithic semiconductor integrated circuit is relatively simple, the required input/output terminals are 21.
As many as 11 locations, from 31 to 31, must be formed.

この事は、モノリン7り半導体集積回路とする場合、ボ
ンディング・ぐットに要する半導体チップ面積の浪費に
つながり、極力避ける必要がある。事実、第2図の場合
、半導体チップ面積の4ないし5割がボンディング・セ
ット部分で占められ、コスト高の原因となっている。
In the case of a monoline semiconductor integrated circuit, this leads to waste of semiconductor chip area required for bonding and bonding, and must be avoided as much as possible. In fact, in the case of FIG. 2, 40 to 50% of the semiconductor chip area is occupied by the bonding set portion, which is a cause of high cost.

(発明の目的) 本発明は上述した従来の2系例のRFアンプを、モノリ
シックな半導体集積回路により形成する場合の不都合を
排し、回路機能を従来同様に維持できる新たな回路構成
により、端子数を減少させ、従ってボンディングノクッ
トの半導体チップ上の面積を経済化するための、モンリ
シック半導体集積回路を用いたRFアンプを提供しよう
とするものである。
(Object of the Invention) The present invention eliminates the disadvantages of forming the above-mentioned conventional two-system RF amplifier using a monolithic semiconductor integrated circuit, and uses a new circuit configuration that maintains the same circuit function as the conventional one. It is an object of the present invention to provide an RF amplifier using a monolithic semiconductor integrated circuit in order to reduce the number of bonding noccts and thus economize the area on a semiconductor chip.

(発明の構成) 上記目的を達成するため本発明は、デュアルグー トF
ETを増幅素子とする2系列のRFアンプにおいて、各
RFアンプ系列におけるFETのAGC電圧入カゲート
の各々を共通にすることにより、AGC電圧入力のだめ
の半導体チップ上のデンディングバット数を1個で済ま
せて、FET回路部分の半導体集積回路化を容易にする
と共に、半導体チップ面積の経済化をはかる構成とした
ものである。
(Structure of the Invention) In order to achieve the above object, the present invention provides a dual gout F
In two series of RF amplifiers using ET as an amplification element, by making each of the AGC voltage input gates of the FETs in each RF amplifier series common, the number of Dending Butts on the semiconductor chip for AGC voltage input can be reduced to one. This structure facilitates the integration of the FET circuit portion into a semiconductor integrated circuit, and economizes the area of the semiconductor chip.

(実施例の説明) 以下に本発明を図面を用いて詳細に説明する。(Explanation of Examples) The present invention will be explained in detail below using the drawings.

第3図は本発明の一実施例の一部省略した要部回路を示
している。これは前出第2図の従来回路に本発明を適用
した場合のもので、点線囲みH′内が前回の点線囲みH
に対応する回路で、半導体集積回路によシ形成される。
FIG. 3 shows a partially omitted essential circuit of an embodiment of the present invention. This is a case where the present invention is applied to the conventional circuit shown in FIG.
A circuit corresponding to the above, which is formed using a semiconductor integrated circuit.

Q4−Q5はたとえば、それぞれU)(F 、VHF帯
の増幅のためのFETであり、その各第2ゲートG2 
、G′2は接続されて、1つのボンディング端子41に
導かれ、これにはUHF 。
Q4-Q5 are, for example, FETs for amplifying the VHF band, and their respective second gates G2
, G'2 are connected and led to one bonding terminal 41, which has UHF.

VHF帯増幅回路としてのAGC電圧が、抵抗42を介
して与えられる。43はバイノースコンデンサである。
An AGC voltage as a VHF band amplifier circuit is applied via a resistor 42. 43 is a binorth capacitor.

この回路でUHF 、VHF帯の増幅回路の選択切換は
、各FETの信号入カゲートの第1ゲートGi+G’1
に、カットオフ電圧を印加することによ)行なう。
In this circuit, the UHF and VHF band amplifier circuits are selected by the first gate Gi+G'1 of the signal input gate of each FET.
(by applying a cutoff voltage to

これは通常の選択切換の方法であるFETのドレインD
、D’にカットオフ電圧を印加して切換えると、本発明
のようにAGC電圧入カゲートが共通にされていると、
AGC電圧として通常+1〜+2v印加されるため、カ
ットオフされたRFアンプのFETのンース電圧+Q、
7Vに、■G2Sがクランプされてしまうからである。
This is the normal selection switching method.
, D' by applying a cutoff voltage, if the AGC voltage input gate is shared as in the present invention,
Since +1 to +2V is normally applied as the AGC voltage, the FET voltage of the cut-off RF amplifier +Q,
This is because ■G2S is clamped to 7V.

以上説明したように本発明は、デュアルグ゛−1・FE
Tを増幅素子とするRFアンプ2系列からな9、とくに
、上記各系列の各FETのAGC電圧入カゲートを共通
に接続させて、そのFET部分を半導体集積回路化した
無線周波増幅回路である。
As explained above, the present invention provides a dual group-1 FE
This is a radio frequency amplification circuit consisting of two series of RF amplifiers 9 having T as an amplifying element, in particular, the AGC voltage input gates of each FET of each series are connected in common, and the FET portion is integrated into a semiconductor integrated circuit.

(発明の効果) 以上詳細に説明して明らかなようt本発明は、2系列の
高周波増幅器要部がモノリシックに半導体集積回路化さ
れ、かつその時、増幅素子としてのデュアルゲート F
ETの各第2ケ°−トを一体だ接続スることによシ、ボ
ンディングノヤット端子を1個で済ませ、これにAGC
電圧を印加するようにしたものであり、半導体チップと
しての端子数の減少を可能にし、従ってチップ面積を減
少させる特長があり、たとえばテレビチューナ等に用い
て実用的価値は犬なるものがある。
(Effects of the Invention) As is clear from the above detailed explanation, the present invention provides a dual gate F as an amplifying element in which the main parts of two series high frequency amplifiers are monolithically integrated into a semiconductor circuit.
By integrally connecting each second gate of the ET, only one bonding terminal is required, and the AGC
It is designed to apply voltage, and has the advantage of reducing the number of terminals as a semiconductor chip, thereby reducing the chip area, and has great practical value when used in, for example, television tuners.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例の構成の概要を示す図、第2図はその具
体的回路図、第3図は本発明の一実施例の要部回路図で
ある。 1・・・UHF無蕨周波増幅器、2・・・VHF無線周
波増幅器、5・・・次段回路、U・・・UHF受信入力
同調回路、■・・・VHF受信入力同調回路、H・・・
半導体集積回路化する増幅回路部分、H′・・・半導体
集積回路化した増幅回路部分、Ql 、Q2  、Q3
  、Q4  +Qs・・・デュアルケ゛−ト電界効果
トランノスタ。 特許出願人 松下電器産業株式会社 第1図 第2図 第3図 H′ AGCλカ
FIG. 1 is a diagram showing an outline of the configuration of a conventional example, FIG. 2 is a specific circuit diagram thereof, and FIG. 3 is a circuit diagram of a main part of an embodiment of the present invention. 1... UHF free frequency amplifier, 2... VHF radio frequency amplifier, 5... Next stage circuit, U... UHF reception input tuning circuit, ■... VHF reception input tuning circuit, H...・
Amplifier circuit part made into a semiconductor integrated circuit, H'... Amplifier circuit part made into a semiconductor integrated circuit, Ql, Q2, Q3
, Q4 +Qs...Dual gate field effect transistor. Patent applicant: Matsushita Electric Industrial Co., Ltd. Figure 1 Figure 2 Figure 3 H' AGCλ

Claims (1)

【特許請求の範囲】[Claims] デュアルゲートFETを増幅素子とする無線周波増幅回
路を、相異なる無線周波帯に対応させて2系列設けた無
線周波増幅器において、上記各系列の各デュアルゲート
FETを、それらのAGC電圧の入カゲートどうしを相
互に接続させて半導体集積回路として形成することによ
り、AGC電圧を、上記半導体集積回路が形成された半
導体チップ上の、ただ1つのボンディングパットから印
加可能にしたことを特徴とする無線周波増幅器。
In a radio frequency amplifier in which two series of radio frequency amplification circuits having dual gate FETs as amplifying elements are provided corresponding to different radio frequency bands, each of the dual gate FETs in each series is connected to the input gate of the AGC voltage. A radio frequency amplifier characterized in that the AGC voltage can be applied from only one bonding pad on a semiconductor chip on which the semiconductor integrated circuit is formed by interconnecting them to form a semiconductor integrated circuit. .
JP22226184A 1984-10-24 1984-10-24 Radio frequency amplifier Pending JPS61101105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22226184A JPS61101105A (en) 1984-10-24 1984-10-24 Radio frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22226184A JPS61101105A (en) 1984-10-24 1984-10-24 Radio frequency amplifier

Publications (1)

Publication Number Publication Date
JPS61101105A true JPS61101105A (en) 1986-05-20

Family

ID=16779614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22226184A Pending JPS61101105A (en) 1984-10-24 1984-10-24 Radio frequency amplifier

Country Status (1)

Country Link
JP (1) JPS61101105A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751449B1 (en) 1998-04-30 2004-06-15 Infineon Technologies Ag Circuit configuration for band changeover in high-frequency receivers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751449B1 (en) 1998-04-30 2004-06-15 Infineon Technologies Ag Circuit configuration for band changeover in high-frequency receivers

Similar Documents

Publication Publication Date Title
JP3811557B2 (en) Multiple frequency band high efficiency linear power amplifier
US5003620A (en) Tuner circuit and receiving band change-over circuit with a push-pull amplifier
JPS61101105A (en) Radio frequency amplifier
JP3806617B2 (en) Television tuner
JPS59146229A (en) Tuner device
JPH0129864Y2 (en)
JP2701572B2 (en) Low noise amplifier
JPS5922416A (en) High frequency amplifier circuit
JP2578854B2 (en) Receiver circuit
JPS61103307A (en) High frequency amplifier circuit
JPH0246011A (en) High frequency/high output mixing integrated circuit
JPS611104A (en) Multi-stage amplifier comprising monolithic integrated circuit
JPH0510843B2 (en)
JP2002043970A (en) Television tuner
JP2001320295A (en) Television tuner
JPH0132433Y2 (en)
JPH0537548Y2 (en)
JPS63299523A (en) Receiver
JPS6416746U (en)
JPH0744390B2 (en) Semiconductor integrated circuit
JPH0250645B2 (en)
JPH06101653B2 (en) Monolithic microwave amplifier
JPH0354461Y2 (en)
JPH0127293Y2 (en)
JPH054331Y2 (en)