JPS61100992A - Chip electronic component mounted circuit device - Google Patents
Chip electronic component mounted circuit deviceInfo
- Publication number
- JPS61100992A JPS61100992A JP22120584A JP22120584A JPS61100992A JP S61100992 A JPS61100992 A JP S61100992A JP 22120584 A JP22120584 A JP 22120584A JP 22120584 A JP22120584 A JP 22120584A JP S61100992 A JPS61100992 A JP S61100992A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip electronic
- electronic component
- circuit device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はチップ電子部品実装回路装置に関するもので、
特にチップ電子部品(以下単にチップ部品と称す)の電
気接続用端子を基板に対して上向きに配置し、その集積
度を飛躍的に高めんとするものである。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a chip electronic component mounting circuit device.
In particular, the electrical connection terminals of chip electronic components (hereinafter simply referred to as chip components) are arranged facing upward with respect to the substrate, thereby dramatically increasing the degree of integration.
(従来例の構成とその問題点)
第1図は電子回路の一例を示すもので、図において、R
1−R3は抵抗、Cはコンデンサ、Qはトランゾスタで
ある。第2図は第1図に示される回路に使用されるチッ
プ部品の代表例を示す斜視図である。第2図(〜はチッ
グ抵抗R1〜R3を示し、絶縁基板Ra上に印刷又は蒸
着等により抵抗体R1と電極Rcが形成されている。電
極Rcは抵抗印刷面だけにつけられる場合と、チップ抵
抗端部に図示の・ごとく全面につけられる場合がある。(Configuration of conventional example and its problems) Figure 1 shows an example of an electronic circuit.
1-R3 is a resistor, C is a capacitor, and Q is a transistor. FIG. 2 is a perspective view showing a typical example of a chip component used in the circuit shown in FIG. 1. Figure 2 (- indicates chip resistors R1 to R3, in which a resistor R1 and an electrode Rc are formed by printing or vapor deposition on an insulating substrate Ra.The electrode Rc is attached only to the printed surface of the resistor, and the chip resistor Rc is attached only to the printed surface of the resistor. It may be attached to the entire surface of the edge as shown in the figure.
第2図(B)はチップコンデンサcl示し、誘電体Ca
の両端に電極Cbが形成されている。第2図(C)はト
ランジスタQを示し、樹脂QMにて封止され、ペース。Figure 2 (B) shows the chip capacitor cl, and the dielectric Ca
Electrodes Cb are formed at both ends. FIG. 2(C) shows a transistor Q, which is sealed with resin QM and used as a paste.
エミッタ、コレクタが各々リード端子QB t QE
eQcとして取り出されている。第2図に示すようにチ
ップ抵抗R1チップコンデンサC等のチップ電子部品は
直方体構造をなし、上面及び底面はその面積は同一で、
かつ6面中面積が最大である。このようなチ、7″電子
部品を基板に搭載固着する場合は、直方体の中で最大面
積を有する面を基板に平行に配置するのが最も作業性が
よく、かつ)安定であることホら、従来のチップ電子部
品実装回路装置では第3図に示すような構成で実装され
てあり、図中、Sは基板、Lは配線導体であるGまチッ
プ部品は基板S上の指定位置に接着剤または粘着性材料
により固定された後、基板Sとともに半田槽中に浸漬す
る等の工法により、チップ部品と基板上の配線導体LH
電気的に接続される。このような従来装置では基板S上
に設けられた配線導体りと各チップ部品との電気的接続
を行なうため、各チップ部品の電気接続用端子は基板に
対して下向きに配置し、固定されていた。第2図(B)
のチップコンデンサのように、電気接続用端子が帯状に
設けられているものは、配置上基板に対して上向きでも
下向きでも電気的接続は同じようにとれるが、モールド
トランジスタQや、フラットハラケージICの電気接続
用端子は全て基板に対して下向きに配置、固定されてい
た。Emitter and collector are each lead terminal QB t QE
It is taken out as eQc. As shown in Fig. 2, chip electronic components such as a chip resistor R1 and a chip capacitor C have a rectangular parallelepiped structure, and the top and bottom surfaces have the same area.
And the area is the largest among the six faces. When mounting and fixing such a 7" electronic component on a board, it is most convenient and stable to arrange the surface of the rectangular parallelepiped with the largest area parallel to the board. A conventional chip electronic component mounting circuit device is mounted with the configuration shown in Figure 3, where S is a substrate, L is a wiring conductor, and G is a chip component that is bonded to a designated position on the substrate S. After being fixed with adhesive or adhesive material, the chip components and the wiring conductor LH on the board are immersed together with the board S in a soldering bath.
electrically connected. In such conventional devices, in order to electrically connect each chip component to the wiring conductor provided on the substrate S, the electrical connection terminals of each chip component are placed facing downward with respect to the substrate and are not fixed. Ta. Figure 2 (B)
Chip capacitors with strip-shaped electrical connection terminals can be electrically connected in the same way whether they are facing upwards or downwards with respect to the substrate, but molded transistors Q and flat Hall cage ICs All electrical connection terminals were placed and fixed facing downwards on the board.
また従来装置では、直方体構造をなしているチップ抵抗
R1〜R3,チップコンデンサC等のチップ部品は全て
その最大面積を有する面を、基板Sに対して平行に配置
されている。そのため、これらの従来例ではチップ部品
が占有する面積およびチップ部品と基板の配線導体との
電気的接続を得る為の電極面積が大きくなり、チップ部
品を高密度で実装することができないという大きな欠点
を有していた。Furthermore, in the conventional device, all chip components such as the chip resistors R1 to R3 and the chip capacitor C, which have a rectangular parallelepiped structure, are arranged with their surfaces having the maximum area parallel to the substrate S. Therefore, in these conventional examples, the area occupied by the chip components and the area of the electrodes for obtaining electrical connection between the chip components and the wiring conductor of the board are large, and a major drawback is that the chip components cannot be mounted at high density. It had
(発明の目的)
本発明の目的は、上記欠点を解消し、チップ部品の高密
度実装が可能なチップ電子部品実装回路装置を提供する
ものである◎
(発明の構成)
本発明は、チップ部品を電気接続用端子を基板に対して
上向きに配置、固定しかつその最大面積を有する面を基
板に対して垂直に配置して固着搭、載(以下単に垂直配
置と称す〕したものである。(Object of the Invention) An object of the present invention is to eliminate the above-mentioned drawbacks and provide a chip electronic component mounting circuit device capable of high-density mounting of chip components. The electrical connection terminals are arranged and fixed upwards on the board, and the surface with the largest area is arranged perpendicularly to the board and fixedly mounted (hereinafter simply referred to as vertical arrangement).
そのため、チップ部品の重ね配置を可能にしかつ占有面
積を大幅に縮小することができ、チップ部品の高密度実
装が可能となる。Therefore, it is possible to arrange the chip components in a stacked manner, and the occupied area can be significantly reduced, making it possible to implement high-density mounting of the chip components.
(実施例の説明)
本発明の実施例について第5図、第6図により説明する
。第5図は本発明の基本構造を示した斜視図)第6図は
その上面図である。まず、トランジスタQは第3図の従
来装置の場合とは逆に、電気接続用端子が基板に対して
上向きに配置されている。(Description of Examples) Examples of the present invention will be described with reference to FIGS. 5 and 6. FIG. 5 is a perspective view showing the basic structure of the present invention, and FIG. 6 is a top view thereof. First, in contrast to the conventional device shown in FIG. 3, the transistor Q has electrical connection terminals facing upward with respect to the substrate.
次に、チップ抵抗R1〜R3,チップコンデンサC等の
チップ部品は、6面のうち最大面積を有する2面が基板
Sに対して垂直に配置して固着搭載されている。Next, chip components such as chip resistors R1 to R3 and a chip capacitor C are fixedly mounted so that two of the six surfaces having the largest area are arranged perpendicularly to the substrate S.
また第5図の本実施例では、同図および第6図に示すよ
うに、基板S上には配線導体りもない。Furthermore, in the present embodiment shown in FIG. 5, there is no wiring conductor on the substrate S, as shown in FIG. 5 and FIG.
ここで、配線導体りを有しない本発明の実施例における
チップ部品間の電気的接続について説明する。第5図に
示すように、モールドトランジスタQや、フラ、トハッ
ケージICは、その電気接続用端子を基板に対して上向
きに配置して、基板Sに固着搭載すると、他のチップ部
品、即ちチップ抵抗R1〜R3,チップコンデンサct
、垂直配置したときと、その電気接続用端子の高さがほ
ぼ等しくなり容易に電気的接続が行なわれる。この場合
、基板Sとしては配線導体It−有す゛るものを利用す
ることも可能であり、トランジスタQの端子とチップ抵
抗又はチップコンデンサの端子が接続されるときは、こ
のチップ抵抗又はチップコンデンサの端子を介してトラ
ン・ノスタQの端子と、配線用導体りとを電気的に接続
することになる。Here, electrical connections between chip components in an embodiment of the present invention that does not have wiring conductors will be explained. As shown in FIG. 5, when a molded transistor Q, a flat circuit board, or a tockage IC is fixedly mounted on a substrate S with its electrical connection terminal facing upward with respect to the substrate, other chip components, ie, a chip resistor, R1~R3, chip capacitor ct
, the heights of the electrical connection terminals are approximately the same as when they are vertically arranged, making it easy to make electrical connections. In this case, it is also possible to use a substrate S having a wiring conductor It-, and when the terminals of the transistor Q and the terminals of a chip resistor or chip capacitor are connected, the terminals of this chip resistor or chip capacitor are connected. The terminal of Tran Nostar Q and the wiring conductor are electrically connected through the terminal.
トランジスタQとチップ抵抗R1〜R3,チッグコンデ
ンサC等のチップ部品が直接接続されないときは、別に
ジャンパー素子等を用いて接続することも可能である。When the transistor Q and chip components such as the chip resistors R1 to R3 and the chip capacitor C are not directly connected, it is also possible to connect them separately using a jumper element or the like.
一方第5図に示す実施例のように配線導体Li有しない
ときは、下記のような理由により、モールドトランジス
タQや、フラット・fノケーノICの電気接続用導体は
基板Sに対して上向きに配置した方が都合がよい。On the other hand, when there is no wiring conductor Li as in the embodiment shown in FIG. It's more convenient to do so.
(1)電気接続端子部への半田の供給(半田(−ストの
印刷や、ディスインサーによる供給)がしやすい。(1) It is easy to supply solder to the electrical connection terminal section (by printing solder (-solder) or supplying it with a dis-inser).
(2)電気接続端子部の半田状態の確認が容易である。(2) It is easy to check the soldering condition of the electrical connection terminal portion.
(3)後述するように、チップ部品の上にさらに別のチ
ップ部品を接続、搭載できる。(3) As will be described later, another chip component can be connected and mounted on top of the chip component.
第5図の実施例では、チップ部品どうしの電気的接続は
、その両端の電極部分が互に接触するカ1、又は互に接
近させて配置し、該接近又は接触してψる電極を半田イ
ースト又は他の導電性材料により、電気的に接続してい
る。第5図の実施例では、トランジスタQのペースQ、
と、抵抗R2との接続はジャンノJ?−素子Ji介して
接続するようにしているが、チップ部品の配置と接続の
しかたにより、・シャンパー素子を必要でなくすること
も可能である。次に本発明の他の特徴を、第5図、第6
図により説明する。トランジスタQのコレクタQ、とペ
ースQ、の間に接続する抵抗R1はトランジスタQの上
にさらに重ねて配置し、接続搭載している。In the embodiment shown in FIG. 5, the electrical connection between the chip components is made by placing the electrode portions at both ends in contact with each other, or by arranging them close to each other and soldering the electrodes that are close to each other or in contact with each other. Electrically connected by yeast or other conductive material. In the embodiment of FIG. 5, the pace Q of the transistor Q,
And the connection with resistor R2 is Jeannot J? - Although the connection is made through the element Ji, it is also possible to eliminate the need for the champer element depending on the arrangement and connection of the chip components. Next, other features of the present invention are shown in FIGS. 5 and 6.
This will be explained using figures. A resistor R1 connected between the collector Q of the transistor Q and the pace Q is further placed over the transistor Q and connected thereto.
これは第6図からも判るように、チップ抵抗tチッゾコ
ンデンサ等のチップ部品の形状2寸法を選択することに
より、トランジスタQの端子部と、チップ抵抗R1の端
子部を重ね合わすことが可能となり、双方の端子の重な
り部分にペースト半田を供給し、リフロー炉等による加
熱により容易に端子部分を接続することができる。As can be seen from Figure 6, by selecting the shape and two dimensions of chip components such as the chip resistor t and the chip capacitor, it is possible to overlap the terminals of the transistor Q and the terminals of the chip resistor R1. Therefore, the terminal portions can be easily connected by supplying paste solder to the overlapping portion of both terminals and heating with a reflow oven or the like.
(発明の効果)
このように、チップ部品の電気接続用端子を基板に対し
て上向きに配置し、固着搭載することにより、チップ部
品どうしを互に接近又は接触させて配置接続し、さらに
はチップ部品を重ねて実装することも可能となり、大幅
な集積度向上が可能となる。(Effects of the Invention) In this way, by arranging the electrical connection terminals of the chip components upward with respect to the substrate and firmly mounting them, the chip components can be arranged and connected in close proximity or in contact with each other, and It is also possible to mount parts one on top of the other, making it possible to significantly improve the degree of integration.
第1図は従来例およびこの発明の実施例におけ路装置の
斜視図、第6図はその上面図である。
C・・・チップコンデンサ、Q・・・トランジスタ、R
1〜R3胃チッグ抵抗、S・・・基板、L・・・配線導
体。
第11!r
第2図
第3図
第4図
第5図
第6図
BR2QEFIG. 1 is a perspective view of a path device in a conventional example and an embodiment of the present invention, and FIG. 6 is a top view thereof. C...Chip capacitor, Q...Transistor, R
1 to R3 Stomach resistance, S... board, L... wiring conductor. 11th! r Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 BR2QE
Claims (3)
チップ電子部品実装回路装置において、チップ電子部品
を電気接続用端子を基板に対して上向きに配置し、固着
搭載したことを特徴とするチップ電子部品実装回路装置
。(1) A chip electronic component mounted circuit device in which a plurality of chip electronic components are fixedly mounted on a substrate, characterized in that the chip electronic components are fixedly mounted with the electrical connection terminals facing upward with respect to the substrate. Chip electronic component mounting circuit device.
実装回路装置において、チップ電子部品はその最大面積
を有する面を上記基板に対して垂直に配置して固着搭載
し、かつ、これらチップ電子部品はその電極どうしを接
触又は接近させて、半田等の導電性材料により固定され
ていることを特徴とするチップ電子部品実装回路装置。(2) In the chip electronic component mounted circuit device according to claim (1), the chip electronic components are fixedly mounted with the surface having the largest area arranged perpendicularly to the substrate, and A circuit device mounted with a chip electronic component, characterized in that the chip electronic component is fixed by a conductive material such as solder with the electrodes of the chip electronic component touching or coming close to each other.
実装回路装置において、電気接続用端子を基板に対して
上向きに配置し固定したチップ電子部品の上にさらに他
の電子部品を接続搭載したことを特徴とするチップ電子
部品実装回路装置。(3) In the chip electronic component mounted circuit device according to claim (1), the electrical connection terminals are arranged upward with respect to the substrate and other electronic components are connected on top of the fixed chip electronic component. A chip electronic component mounting circuit device characterized by being equipped with a chip electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22120584A JPS61100992A (en) | 1984-10-23 | 1984-10-23 | Chip electronic component mounted circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22120584A JPS61100992A (en) | 1984-10-23 | 1984-10-23 | Chip electronic component mounted circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61100992A true JPS61100992A (en) | 1986-05-19 |
Family
ID=16763109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22120584A Pending JPS61100992A (en) | 1984-10-23 | 1984-10-23 | Chip electronic component mounted circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61100992A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172172U (en) * | 1987-04-30 | 1988-11-09 |
-
1984
- 1984-10-23 JP JP22120584A patent/JPS61100992A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172172U (en) * | 1987-04-30 | 1988-11-09 | ||
JPH041744Y2 (en) * | 1987-04-30 | 1992-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860000188B1 (en) | Process for manufacturing printed circuits | |
US4288840A (en) | Printed circuit board | |
JPS63132415A (en) | Decoupling capacitor for pin-grid array package | |
US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
US9867285B2 (en) | Printed circuit board components | |
JPS61263209A (en) | Decoupling capacitor and formation thereof | |
JPS61100992A (en) | Chip electronic component mounted circuit device | |
JP2570336B2 (en) | Hybrid integrated circuit device | |
US6545855B1 (en) | Low inductance termination for electronic components | |
JPH0458189B2 (en) | ||
JPH01102990A (en) | Small electronic parts mounting circuit | |
JPH0631735Y2 (en) | Hybrid integrated circuit device | |
JPS5994493A (en) | Circuit substrate device with electronic part | |
JP3092972U (en) | Surface mount type electronic circuit unit | |
JP2879503B2 (en) | Surface mount type electronic circuit device | |
JPH0224263Y2 (en) | ||
JPH069448Y2 (en) | Chip-shaped varistor | |
JP2572626Y2 (en) | Multilayer circuit board | |
JPH041744Y2 (en) | ||
JP2969977B2 (en) | Multiple chip parts | |
JPH0562065U (en) | Hybrid IC mounting structure | |
JPS62208691A (en) | Double-sided mounting hybrid integrated circuit | |
JPS62128187A (en) | Radio frequency equipment | |
JPS6196793A (en) | Chip electronic component packaged circuit apparatus | |
JPH0451488Y2 (en) |