JPS6093971A - 電子回路内部の時間臨界的経過の局所化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロック動作電子回路の内部の時間臨界的経
過の局所化のための方法に関する。

〔従来の技術〕

非パルス化電子ゾンデは集積回路の内部節点における論
理状態を取得するのに適している。内部測定点の試験の
間、ゾンデはこの測定点上に位置決めさ几、またテスト
パターン列が集積回路の入力端（二与えられる。電子ゾ
ンデの使用の際Ｃ二は電子ゾンデにより獲得される測定
信号の過渡時間はたとえば１ｍＳである。従って、集積
回路の内部測定点から取出される信号の精確な評価を保
証するためには、２つの相続くテストパターンの時間的
間隔は数ｍｓ継続しなければならない。非パルス化電子
ゾンデによるこの公知の方法ｌ二おける２つのテストパ
ターンの時間的間隔は数ｍｓでなければならないので、
このような公知の方法は、比較的低いクロック周波数を
有するりａツク動作同期回路Ｃ二しか適していない。こ
のような遅い作動では、１ｋ）（ｚ以上のクロック周波
数を有する電子回路の時間的挙動に関する情報は得られ
ない。

集積回路内の動的経過は従来サンプリング法により取得
された（米国特許第４２２０８！１４号明細酊）。しか
し、このようなサンプリント法では。

わずかな長さしか有してはならない周期的テストパター
ン列が用いら几なければならない。しかし、わずかな長
さの周期的テストパターン列の使用は多くのシーケンシ
ャル・ステップを有する論理回路の試験には適していな
い。

〔発明が解決しようとする間刑点〕

本発明の目的は、周期的作動を必要とせずに、クロック
動作集積回路の内部の時間臨界的経過を局所化し得る方
法を提供することである。

〔問題点を解決するための手段〕

この目的は、本発明Ｃ二よれば、特許請求の範囲第１項
を二記載の方法ζ二より達成される。

本発明の実施態様および利点は特許請求の範囲第２項以
下の各項、以下の説明および図面に示されている。

本発明を、電子線ゾンデな使用する場合について詳細に
説明するが、本発明はレーザースキャナまたは他のゾン
デな使用する場合にも利用され得る。

本発明にとって重要なことは、試験すべき電子回路の端
子Ｃ二おける測定によりこの回路の限界周波数がめられ
ることである。その後Ｃ二１つのテストパターン列が試
験すべき回路に、先にめられた限界周波数よりも高い周
波数すなわち確実に出力端における１つの誤りに通ずる
ことになる周波数で与えら几る。このテストパターン列
からの数ｎを有する１つの特定のテストパターンにおい
て初回に１つの誤りが回路の出力端において検出さ几る
。いま、数ｎを有するテストパターンにおいて回路の出
力端において検出さ几たこの誤りがどのテストパターン
Ｃ二おいて回路の内部で発生さルているかを見出すため
、少なくとも１つのパスの間にいまや最初のｎテストパ
ターンに減ぜられたテストパターン列が、テストパター
ン列の各パスの際（二数ｎ　−ｍまでのテストパターン
は限界周波数よりも高い周波数で、また減ぜられたテス
トパターン列の残余のｍテストパターンは限界周波数よ
りも低い周波数で回路に与えられる。ｍは減ぜら礼たパ
ルスパターン列の第１のパスでは値１をとり、第２のパ
スでは値２をとる（以下同様）。

減ぜられたパルスパターン列の各パスの後シニ、すべて
のテストパターンが限界周波数よりも高い周波数で与え
られている試験ステップにおいて数ｎで検出された誤り
がテストパターン内でなおも出力端に現わ１するか否か
が試験さ几る。初回（二回路の内部で１つの誤りが発生
されるテストパターンが眼界周波数よりも高い周波数で
回路に与えられるかぎり、テストパターンｎζ二おいて
それに伴う１つの誤りが出力端において確認される。数
ｎ−ｍを有するこのテストパターンが初回（二限界周波
数よりも低い周波数でこの回路（２与えられれば、回路
の出力端においてそれに伴う誤りはもはや検出され得な
い。１つの回路の内部に１つよりも多い誤り原因が存在
するとすれば、誤りがもはや回路の出力端において検出
され得なくなるまで、ますます多くのテストパターンが
限界周波数よりも低い周波数で回路に与えられなければ
ならない。

本発明による１つの方法により、その後に第１の誤り原
因が同定さ几、またこの誤り原因の除去の後にステップ
パイステップに他の誤り原因が同定されかつ除去され得
る。各テストパターン列を与えられる前に回路は初期化
されなければならない。

数ｎ−ＭＹ有する１つのテストパターンにおいて回路の
内部に１つの誤りが発生されていれば。

誤り原因を見い出す複数の可能性が存在する。数ｎ−Ｍ
を有するテストパターンにおいて発生される誤りは数ｎ
を有するテストパターンにおいて初めて回路の出力端に
おいて確認され得るので、誤り原因はＭｖ−ケンシャル
・ステップだけこの出力端から離れた位置にある。数ｎ
−Ｍおよびｎ−Ｍ−１’ｉ有するテストパターンが知ら
れているので、また数ｎ−Ｍを有するテストパターンは
臨界的な回路要素において有効になり、数ｎ−Ｍ−ｉを
有するテストパターンはもはや有効にならないことが知
られているので、回路リストＣ二より、どの誤り原因が
問題になるかが局限され得る。ゾンデｌ二より、または
誤りありとして問題になる臨界的回路要素に接続されて
いるレジスタにより、または別のテストパターンを与え
ることにより、その後Ｃ二意図（二沿って誤り原因が見
い出され得る。

誤り原因を見い出すためのもう１つの可能性はいわゆる
誤りルート追跡法を用いることである。

この場合、少なくとも１つのパスの間にそれぞれローＭ
テストパターンが限界周波数よりも高い周波数で、また
別のＭ−ｐテストパターンが限界周波数よりも低い周波
数で回路（二与えられる。ｐは第１のパスの際ｌ二は値
０をとり、第２のパスの際には値１をとる（以下同様）
。第１のパスの際に。

数ｎ−ＭＹ有するテストパターンにおいて惹起さ九た誤
りが数ｎを宵するテストパターンＣ：おいて回路の出力
端に現われる。＄２のパスの際には、この誤りはこの誤
りありの出力端から１ｉ７′−ケンシャル・ステップだ
け離れて現われる。数ｐ＋１を有するパスでは誤りは誤
りありの出力端からｐｉ／−ケンシャル・ステップだけ
離れて現わ２ｔ、５゜その際に存在する誤りルートがゾ
ンデζ二より追跡される。

〔実施例〕

以下１図面Ｃ：より本発明を一層詳細ζ二説明する。

第１図ないし第３図により本発明の基礎となっている原
理を説明する。第１図には簡単な同期回路の一例が示さ
れている。この回路は２つの線制御されるＤフリップフ
ロップＦＦ１．ＦＦ２から成っており、任意に近い周波
数まで誤りなしに作動する。この回路の上側限界周波数
ｆａは一方では回路要素ＦＦＩ、ＦＦ２および対応づけ
られている接続ルートのなかの信号遅延時間Ｃ二より、
他方では信号の立上がりまたは立下がり時間Ｃ＝より決
まる。この回路の限界周波数ｆａは、この回路がクロッ
ク動作をする際のクロック周波数Ｃ二上限をバ果する。

すなわち２つの相続くクロックパルスの間の時間間隔Ｔ
ａは回路要素の遅延時間ｔ】および立上がり時間ｔ２の
和（回路要素により相違するならば、その最大値）より
も大きくなければならない。

クロック動作集積回路の内部の時間臨界的経過の局所化
（ローカリゼーンヨン）のためには、たとえば電子ゾン
デが用いられ得る。論理レベルの評価のために電子ゾン
デな用いる方法は米国特許第４２７７６７９号明細書に
示されている。電子ゾンデ使用時の測定信号の過渡時間
は数ｍｓであり得るので、電子ゾンデ使用時に確実に信
号を評価するためには必要な信号評価時間シニわたリフ
ロックＣＬを中断する必要がある。他方において。

入力端Ｄ１に与えられるテストパターンに対しては２つ
の付属の出力信号Ｑ１およびＱ２が必要とされる。さら
に、誤り原因を見い出し得るようにするため一限界周波
数ｆａよりも高い周波数および低い周波数で入力端１）
１に与えられるテストパターンが第１図の回路に通され
なければならない。

従って第１図の例では、同一のテストパターンが２つの
相続＜クロックパルスの間に入力端Ｄ１に与えられ、ま
たクロックＣＬがこれらの両クロッ’７　／（パスの経
過の後（二中断さル、それによって。

電子ゾンデがそれぞれ信号Ｑ］を有する１つの点および
信号Ｑ２を有するもう１つの点の上を位置決めしかつ回
路の機能に関する情報を提供するためＣ：必要な時間が
与えられる。入力端Ｄ１にテストパターンを与えかつ二
重ステップでクロックＣＴ、を与えることと、その後に
相続くンーケンシャル・ステップ内に配置されている信
号Ｑ］、Ｑ２を評価することとにより、同期回路におい
て時間臨界的経過が準静的Ｃ２求められ得る。

２つの相続くグロックパルスの時間間隔Ｔ１が。

第２図に示されているよう（；、十分に大きく選定され
ていれば、第１図の回路は誤りなしＣ二作動する。第２
のクロックで信号Ｑ２（：論理値１をとる。

２つの１月続くクロックパルスの時間間隔ＴＩが、第３
図１二示さ九ているようｌ二、遅延時間ｔ】および立」
二かり時間ｔ２の和よりも小さく選定さ几ていると、第
２のクロックによりソリツブフロップＦＦ２の出力信号
Ｑ２は論理値】にセットさ几ない。両クロック（二続く
信号評価Ｃ二より、出力端Ｑ２に１つの誤りが存在して
いることが指示される。第１図ないし第３図２二よる方
法例では、各テストパターンはそＪｔぞれ２つの相続＜
クロックの間に回路に与えられなければならない。

＄１図ないし第３図による方法は、クロックＣＬがそれ
ぞれ２つの相続くクロックの後に信号評価のためＣ：中
断され、またテストパターンが各クロックの後に反転す
るようにも行なわれ得る。

このようＩｌｌ、て第１図の回路の時ｎＵ的挙動が外柔
２のテストパターンの後に調べられる。その後Ｃ：、測
定信号の第１の半部を調べるためと測定信号の第２の半
部を調べるためとに２回のパスが必要である。測定信号
の任意の選択も行なわれ得る。

第４図ζ二より誤りルート追跡の一例を説明する。

その際、先ず回路の出力端における測定（二より回路の
限界周波ｆｉｆａがたとえば５　ＭＨｚ　とめられる。

その後に１つのテストパターン列がこの回路に与えら２
する。その際、限界周波数ｆａよりも高い周波数たとえ
ば５．５　Ｍ［（ｚ　において初回に１つの誤りが回路
の出力端において検出される数ｎを■するテストパター
ンがめられる。次いで。

どのテストパターンにおいて誤りが回路の内部で発生さ
れるかが調べられる。これはたとえば複数回のパスの間
に行なわれる。数ｎ　−ｍまでのテストパターンは限界
周波数ｆａよりも高い周波数で与えられる。残余のｍテ
ストパターンは限界周波数ｆａよりも低い周波数たとえ
ば４．５　ＭＨｚ　で与えられる。ｎテストパターンの
各パスの後に、誤りがなおも出力端に現われるか否かが
試験さ几る。

回路の出力端において誤りがもはや検出されなくなるま
で、ｍはステップバイステップ（二１ずつ高められる。

回路の出力端において誤りがもはや検出さ几なくなるの
は、限界周波数ｆａよりも高い周波数で与えられるテス
トパターンの速い列が臨界的回路要素においてもはや有
効でなくなる場合である。たとえば初回に誤りはもはや
回路の出力端Ｃ二おいてｍ−Ｍ＋　１に対して検出さ几
得ない。

誤りルート追跡の際にはｎ−Ｍテストステップが限界周
波数ｆａよりも高い周波数で提供される。その際に１つ
の誤りが回路の内部で発生される。こ几らのｉ　ｍテス
トパターンは各テストパターン・パスの際に初めて回路
に与えられる。第１のテストパターン・パスの間は別の
ｍテストパターンが限界周波数ｆａよりも低い周波数で
回路に与えられる。第１のテストパターン・パスの終了
時には１つの誤りＦが出力端Ａに存在しており。

たとえば電子ゾンデにより特定の評価時間の間にそのこ
とが確認さ几得る。この誤りありの出力Ａが回路要素２
６の１つの出力端から供給されることが見い出さルる。

第２のテストパターン・パスの間は第１のｎ−ｍテスト
パターンに追加して別（７）Ｍ−］テストハターンが与
えられる。次回のステップ２】の間に回路要素２６のす
べての入力が見い出され、かつ＠２のテストパターン・
パスの後に試験さ几る。その際にこの回路要素２６の１
つの誤りありの入力が確認されると１回路要素２６のこ
の誤りありの入力端に出力を供給する回路要素２７がめ
られる。第３のテストパターン・パスの間はｎ−ｍテス
トパターンに追加して別のＭ−２テストパターンが与え
られる。その後の試験ステップ２２では、たとえば電子
ゾンデにより回路要素２７の入力が見い出されかつ試験
される。

その際に再びこの回路要素２７の１つの誤りありの入力
が確認されれば、回路要素２８の１つの出力端が回路要
素２７のこの誤りありの入力を供給することが見い出さ
几る。第４のテストパターン・パスの間は最初のｎ−Ｍ
テストパターンｌ二追加して別のＭ−３テストパターン
が与えられる。これらの別のテストパターンは各テスト
パターン・パスの際と同様ζ二限界周波数ｆａよりも低
い周波数で与え°られる。最初のｎ−Ｍテストパターン
は各テストパターン・パスの間と同様Ｃ二限界周波数ｆ
ａよりも高い周波数で与えられる。

その後の試験ステップ２３では、いまや回路要素２８の
入力が見い出されかつ試験される。第４図の例では回路
要素２８のすべての入力は誤りなしであるから、その後
の試験ステップ２４では。

回路要素２７の誤りありの入力端に通ずる回路要素２８
の出力が見い出さ几かつ試験される。回路要素２８のこ
の出力は第４図の例では誤りありとされているので、回
路要素２８が、対応づけられている接続ルートを除いて
、誤り原因として局所化さ八ている。第４図中に誤りあ
りの点はＦで。

また誤りなしの点はＲで示されている。回路要素は蓄積
性であっても非蓄積性であってもよい。

【図面の簡単な説明】

第１図ないし第３図は本発明の基礎となっている原理を
説明するための図、第４図は誤りルート追跡の例を説明
するための図である。 ２１〜２４・・−ＫＭステップ、２６へ２８・・・回路
要素、　Ａ・・・出力端、　Ｆ・・・誤りありの点、　
Ｒ・・・誤りなしの点、　ＣＬ・・・クロック。 ＦＦＩ、ＦＦ２・・・　フリップフロップ。

Claims (1)

1. 【特許請求の範囲】 】）クロック動作電子回路の内部の時間臨界的経過の局
   所化のための方法において、 ａ）　出力端（Ａ）における測定Ｃ二より回路の限界周
   波数（ｆａ）がめられ。 ｂ）　テストパターン列が回路に与えられ。 Ｃ）　回路のめられた限界周波数（ｆａ）よりも高いク
   ロック周波数において誤りＣＦ）が出力端（Ａ）（二お
   いて検出されるテストパターンの数ｎがめられ、 ｄ）　数ｎ　−ｍを有するテストパターンが回路のめら
   れた限界周波数（ｆａ）よりも高いクロック周波数で、
   また残りのｍテストパターンが回路のめられた限界周波
   数（ｆａ）よりも低いクロック周波数で、　ｍ　−１，
   ２，３−・・・とじてステップパイステツブに、ｎテス
   トパターンの少なくとも１回のパスの間ｌ二次々と回路
   に与えられ％ｎテストパターンの１つのテストパターン
   列の各パスの後に、誤り（Ｆ）が出力端（Ａ）Ｃ二なお
   も生ずるか否かの試験が、誤り（Ｆ）が出力端（Ａ）に
   おいてもはや検知されなくなるまで行なわれ、それによ
   ってどの数ｎ−Ｍを有するテストパターンでは誤りが回
   路の内部で発生されるかが見い出され。 ｅ）　回路の内部の誤り原因を局所化するため誤り追跡
   が行なわれる ことを特徴とする電子回路内部の時間臨界的経過の局所
   化方法。 ２）回路の内部の誤りルートの追跡が。 ａ）少なくとも１回のテストパターン・パスの間にそれ
   ぞれｎ　−ｍテストパターンが限界周波数（ｆａ）より
   も高い周波数で回路Ｃ２与えられ、 ｂ）　各テストパターン・パスの間（二追加的に別のＭ
   ’ｐテストパターンが、ｐ−０，１，２・・・とじて、
   限界周波数（ｆａｌよりも低い周波数で回路に与えら几
   、 Ｃ）　ｐがそのつど】だけステップバイステップに高め
   られる各テストパターン・パスの後に、先行のテストパ
   ターン・パスの間に誤りありとして検出さオｔた回路要
   素（２６゜２７．２８）の出力論理状態から出発して。 この回路要素（２６，２７，２８）に少なくとも１つの
   誤りありの入力論理状態が存在しているか否かが試験さ
   れ。 ｄ）　誤りありの出力論理状態と誤りなしの入力論理状
   態とを有する少なくとも１つの回路要素（２８）が誤り
   原因として特定される ことにより行なわれろことを特徴とする特許請求の範囲
   第１項記載の方法。 ３）回路の出力端（Ａ）の誤りありの論理状態から出発
   してｍシーケンシャル・ステップが戻さｉｔ、またそこ
   で誤り原因として問題になるすべての回路要素が機能の
   正否を試験さ几ることを特徴とする特許請求の範囲第１
   項または第２項記載の方法。 ４）数ｎ−Ｍｆ有するテストパターンが有効となる回路
   要素のみが試験さ几ることを特徴とする特許請求の範囲
   第１項ないし第３項のいず几かに記載の方法。 ５）誤り原因として問題になる回路要素が、対応づけら
   れている接続ルートを含めて、意図に沿って追加的なテ
   ストパターンにより機能の正否を試験さ几ることを特徴
   とする特許請求の範囲第１項ないし＄４項のいずれかｌ
   二記載の方法。 ６）は号値が内部の回路節点から１つのレジスタを介し
   て取出されることを特徴とする特許請求の範囲第１項な
   いし第５項のいずれかｌ二記載の方法。 ７）信号値が内部の回路節点から少なくとも１つのゾン
   デにより取出されることを特徴とする特許請求の範囲第
   １項ないし第６項のいずれかに記載の方法。 ８）信号値が少なくとも１つの電子ゾンデｌ二より取出
   されることを特徴とする特許請求の範囲第７項記載の方
   法。 ９）　信号値が少なくとも１つのレーザー・スキャナに
   より取出されることを特徴とする特許請求の範囲第７項
   または第８項記載の方法。 １０）　少ｔｘくとも２つのタロツクパルスのｆｌｉｔ
   二、ただし１つのテストパターン・パスの終了前に、内
   部の回路節点における信号が取出されることを特徴とす
   る特許請求の範囲第１項ないし第９項のいず九かζ二記
   載の方法。 １１）種々の時点で取出された信号が記憶されかつ互い
   に比較され、それにより回路要素の論理機能が推定され
   ることを特徴とする特許請求の範囲第１０項記載の方法
   。