JPS6093826A - 可変周波数発生器のデ−タ補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は可変周波数発振器のデータ補正装置に関し、
たとえばケーブルテレビジ、ン（ＣＡＴＶ）システムの
妨害周波数発振部に用いて有効である。

〔発明の技術的背景〕

従来可変周波数発振装置として位相ロックループを用い
たものがある。位相ロックループ回路は周知のように電
圧制御発振器と、この電圧制御発振器の出力を分周する
プログラマブル分周器と、このプログラマゾル分周器の
出力と、基準発振器の出力との周波数及び位相比較を行
なう位相比較器と、この位相比較器の出力を直流電圧に
変換して前記電圧制御発振器の周波数制御端子に加える
フィルターとを備えている。

ここで、尚配電圧制御発振器の発振周波数を゛　可変し
ようとするならば、前記プログラマブル分周器の分局比
を切換える手法がとられる。

〔背景技術の問題点〕

上記従来の可変周波数発振装置によると、その出力周波
数を可変するのに、分局比を切換えたときから出力周波
数が安定するまでの時間が長くかかるという問題がある
。

このように、分周比をセットしてから、出力周波数が安
定する゛までの時間が長いと、ある限られた時間（数十
μＢ）内に多くの種類の周波数を得ようとするには不向
きである。

〔発明の目的〕

この発明は、上記の事情に鑑みてなされたもので、周波
数の切換え応答性が高速で得られる可変周波数発振器の
データ補正装置を提供することを目的とする。

つまり、この発明では、電圧制御発振器（ＶＣＯ）の制
御電圧を発生する手段として、フィルターとは無関係の
デジタルアナログ変換器を用いて切換え応答性を高速に
することができる。

さらに、ｖＣＯの発振周波数は、間欠的にその位相状態
を監視することによって、位相誤差情報をデジタル情報
で得、この情報をデジタルアナログ変換器に帰還するこ
とによって安定に維持されるようにしたものである。

〔発明の概要〕

この発明では、ＶＣＯ７１、３０の周波数をＲＡＭ　１
７　、４０から読み出したデータをデジタルアナログ変
換器１９．４４に加えて高速切換えするのであるが、そ
の場合、スイッチ１３、比較器１４、基準発振器１５、
又は位相比較器３４、基準発振器３６、ラッチ回路３５
による誤相検出手段によって発振周波数の位相情報をめ
、次に、この位相情報に基き、論理回路１６、又は、ラ
ッチ回路４１、全加算器３９によるデータ可変手段によ
って、ＲＡＭ　１７　ｊ　４０内のデータを修正するよ
うにし、発振周波数を高精度で維持できるようにしたも
のである。

〔発明の実施例〕

以下この発明の実施例を図面を参照して説明する。

第１図において１１は電圧制御発振器（ＶＣＯ）であり
、その発振出力は、出力端子１２に導出されるとともに
、スイッチ回路１３に入力される。このスイッチ回路１
３は、タイミングノ４ルス発生回路２０からのタイミン
グノ９ルスによってオンオフコントロールされる。スイ
ッチ回路１３の出力は、位相比較器１４の一方の入力端
に加えられる。この位相比較器１４の他方の入力端には
、プログラマゾル基準発振器１５からの発振出力が加え
られている。プログラマノル基準発振器１５０発振出力
は、例えばマイクロコンピュータ２ノからのクロックが
所定の周波数に分周されることによって得られたもので
ある。このプログラマブル基準発振器１５の出力周波数
は、理想的には、スイッチ回路１３からの出力信号の周
波数と等しいことが望まれる。

位相比較器１４は、その比較結果として、ｒ＋Ｉ　Ｊ　
ｌ　ｒＯＪ　、　ｒ−Ｉ　Ｊの何れか１つのデジタル情
報を出力する。「−１」は、例えば基準周波数に対して
スイッチ回路１３の出力信号周波数の位相が進んでいる
こと、「０」は位相５− が一致していること、「＋１」は位相が遅れていること
を意味する。位相比較器１４からの位相情報は、論理回
路１６に入力される。論理回路１６は、前記位相情報に
応じて、ランダムアクセスメモリ（ＲＡＭ　）のデータ
を増減又は保持する回路である。ＲＡＭ　１７の補正デ
ータは、デジタルアナログ変換器１９に入力され直流電
圧に変換される。そしてこのデジタルアナログ変換器１
９の直流出力電圧が前記ＶＣＯ１１の制御電圧として印
加される。

ＲＡＭ　１７の読み出しアドレスは、アドレスカウンタ
１８によって指定される。アドレスカウンタ１８は、タ
イミングノ母ルス発生器２０からのパルスに基いてアド
レスデータを発生する。

ＲＡＭ　１７のアドレスは、第２図に示す時間（１）毎
に順次切換えられ、かつ周期ケ）で繰シ返される。

従って、ｖＣｏｌｌに印加される制御電圧（ｖＴ）は、
時間（１）毎に切換えられ、その出力周波数（ｆｔ　、
ｆｓ　−ｆｓ　＝ｆｍ）も、時間（１）毎に時分割され
て出力され、例えば１水平期間の周期伏）６− で繰りかえされることになる。

従って、上記ＶＣＯＪ　１の発振出力（ｆｔ−ｆｍ）を
得るのに、従来の位相ロックループによる応答時間を考
慮する必要はない。即ち、ダイレクトメモリアクセスに
よって、制御電圧（ｖＴ）を高速で切換えてゆくことが
できる。よって、短い周期σ）の間に多数の異なる周波
数（１１〜１ｍ）の発振出力を得るのに好適している。

次に、仁の装置によると、発振周波数精度を正確に維持
することができる。たとえば、周囲温度の変化とか経年
変化によシ、ＶＣ０１ノの出力に位相ずれを生じること
がある。このような場合、上記の装置線、自動的に出力
の位相補正を得ることができる。以下その位相動作につ
いて説明する。

例えば、今、発振周波数（ｆｍ−４）（第２図参照）に
ついて位相補正を行うものとすると、スイッチ回路１３
は、ｆｍ−１の出力が得られるときにオンされる。即ち
、第２図のスイッチ制御信号１３息によってオンされる
。一方、このときは、プログラマブル基準発振器１５か
らは、周波数（ｆｍ−４）の基準信号（Ｓｏ）が出力さ
れている。

スイッチ回路１３の出力とプログラマブル基準発振器１
５の出力とは、位相比較器１４にて位相比較される。こ
の位相比較の結果は、ｒ＋ＩＪ。

ｒＯＪ、ｒ−１ｊの何れかである。つまシ、信号（８０
）の位相よシもスイッチ回路１３からの周波数（ｆｍ、
）の信号の位相が進んでいればｒ−ｘＪ、遅れていれば
ｒ＋ｘＪ、一致していれば「０」である。この出力情報
に応じて、論理回路１６は、現在ＲＡＭ　Ｊ　７から出
力されているデータを修正して、再度もとのアドレスに
書き込む。位相が一致していれば、ＲＡＭ　１７の出力
データを書きかえる必要はない。このようなデータ修正
処理を、何回かくシかえずことによ　、って、最終的に
は、ＶＣ０１ノの出力周波数（ｆｍ、）と、基準発振器
１５からの周波数（ｆｎ）−、）との位相を一致させる
ことができる。っまシ、ＲＡＭ　１７のデータ（周波数
’ｍ−１を得るためのもの）が、次第に＋１又は−１さ
れていくことによって、制御電圧（Ｖ、）も微調整され
、所望の位相の周波数（ｆｍ−１）の出力を得ることが
できる。

上記の説明では、周波数（ｆｍ、、−１）が位相調整さ
れる場合について説明した。他の周波数が位相調整され
る場合についても同様に調整される。

例えば、周波数（ｆｍ）が調整される場合には、スイッ
チ回路１３Ｆｉ、周波数（ｆｍ）の期間に対応してオン
される。また、このときは、プログラマゾル基準発振器
１５の出力周波数は、ｆｍに設定される。これは、必ら
ずしもこの方法によらなくても良いが、マイクロコンピ
ュータ２１から分局データが与えられることによって、
ｆｍに設定される。この後の動作は、先の周波数（ｆｍ
−１）を位相調整したときと同様に、位相比較器１４か
ら「０」の情報が得られるまで行なわれる。

第３図は、この発明の装置をテレビジ、ン信号の妨害信
号発生装置に適用した場合の実施例を示している。２５
は、多くのチャンネルのテ９− レビジョン信号の入力端子である。入力端子２５に入力
したテレビジョン信号は、バッファ増幅器２６、混合器
２７を介して出力端子２８　′に導出される。出力端子
２８は、加入者、ユーザのたとえばＣＡＴＶコンバータ
とかチューナに接続される。テレビジョン信号としては
、例えば６　ＭＦ（Ｚおきに離れた６０チヤンネル分の
信号が伝送されている。ここで、加入者は、６０チヤン
ネルのうち、希望するチャンネルのみをＣＡＴＶ会社と
の間で契約を行っている。従って未契約チャンネルのテ
レビジョン信号に対しては、妨害信号を与える必要があ
る。未契約の各チャンネルに対する妨害信号としては、
各チャンネルの映像搬送波と同じ周波数のものであって
、１水平期間毎に発生する信号が用いられる。この妨害
信号は、ｖＣＯ３０の出力が、スイッチ回路２９によっ
て選択されることによって混合器２７に加えられる。

第３図を参照して説明するに、例えば、出力端子２８を
使用する加入者は、第１．第３チャ１０− ンネルが未契約であったとする。また、発振周波数（ｆ
ｔ　−ｆｓ　、ｆｓ　−ｆ＜　・・・ｆｍ）は、それぞ
れ各第１．第２．第３．第４チヤンネル・・・第ｍチャ
ンネルの映像搬送波の周波数に等しいものとする。出力
端子２８を使用する加入者に対しては、第１．第３チヤ
ンネルの妨害信号を発生する必要がある。従って、スイ
ッチ回路２９は、妨害信号（周波数ｆ１〜ｆｓ　）が存
在する期間に、制御信号２９ａによってオンされる。

次にこの発明の適用部分について説明する。

前記入力端子２５は、リミット増幅器３ノを介して混合
器３２に入力される。この混合器３２には、先のｖｃｏ
　ｓ　ｏの出力も加えられている。

前記混合器３２の出力は、中心周波数がｆＯ＝６ＭＨ２
に設定されたバンドｚ？スフィルタ３３を介して位相比
較器３４に入力される。この位相比較器３４の出力は、
ラッチ回路３５に入力され、ある瞬間の比較情報として
ラッチされる。位相比較器３４には、基準発振器３６０
発振出力（６ＭＨｚ　）も入力されている。さらＫこの
基準発振器３６の出力は、分局器３７を介してタイミン
グパルス発生器３８にも入力され、タイミングノ９ルス
の基準信号として利用される。

ここで、基準発振器３６の発振周波数を６ＭＨｚとした
のは次の理由による。即ち、テレビジョン信号は、各チ
ャンネルが６ＭＨｚおきに周波数割当てがなされている
。従って、混合器３２からは、ｆｚ　ｆｌ＝ｆｓ　ｆｚ
　−：ｂ　ｆｓ　＝６ＭＨｚのように、ｖＣ０３０が何
れのチャンネルの映像搬送波と同じ周波数の発振出力を
得たとしても必らず６ＭＨｚの信号が導出される。

ラッチ回路３５のラッチデータは、「＋１」又は「−１
」であシ、全加算器３９に入力される。全加算器３９に
おいては、ＲＡＭ　４０から読み出しラッチ回路４１に
ラッチしているデータ（Ｄｌ）と、前記ラッチ回路３５
からのデータ（Ｄ２）との加算を行う。この全加算器３
９の出力′データは、ダート回路４２を介して、再度新
データとしてＲＡＭ　４０に書き込まれる。この新デー
タは、次の修正時に、ＲＡＭ　４０から読み出されて、
ラッチ回路４１にラッチされるとともに、データセレク
ト回路４３を介してデジタルアナログ変換器４４に入力
される。デジタルアナログ変換器４４は、入力データの
値に応じた制御電圧（ＶＴ）を発生し、これを電圧制御
発振器３００制御端子に加える。

前記ＲＡＭ　４０は、前述のように、全加算器３９から
の新データが書き込まれた後、次のアドレスが指定され
る。ＲＡＭ　４０のアドレス指定は、タイミングパルス
発生器３８の出カッｆルスをカウントしているバイナリ
−カウンタ４６からのアドレス指定データによって行な
われる。

また、ＲＡＭ４０の読み出し／書き込みノＪ？ルスは、
タイミングパルス発生器３８から７リツゾフロ、７″回
路４２、ダート回路４８を介して、Ｒ用４０のリードラ
イト端子（Ｒ，Ａ’　）に加えられる。

また前記データセレクト回路４３は、バイナリ−カウン
タ４９からのデータを選択して出力することもできる。

この場合には、■ＣＯ３００発振出力周波数をＲＡＭ　
４０からのデータによら１３− ずに設定することができる。バイナリ−カウンタ４９に
対しては、端子５ノを介してクロックが入力される。ク
ロックは、例えばマイクロコンピュータとかキーが−ド
で発生されたものである。さらに、また、前記バイナリ
−カウンタ４９の出力データは、ダート回路４２を介し
てＲＡＭ　４０に入力することも可能である。このよう
に、ｖＣ０３３の発振出力周波数をＲＡＭ　４０からの
読み出しデータによらずに設定するのは、ＲＡＭ　４０
に初期データを書き込むときに必要である。このような
場合は、端子５２を介して、モード切換信号が加えられ
、ダート回路４８は端子５３側のリードライト切換ノ４
ルスな選択するように切換えられ、データセレクト回路
４３は、パイナリーカクンタ４９からの出力データを選
択するように切換えられ、また、ｒ−ト回路４２もバイ
ナリ−カウンタ４９からの出力データを選択し、てＲＡ
Ｍ　４０に導入するように設定される。また、ダート回
路４５も端子５４側のクロ、りを選択するように切換え
られる。端子１４− ５５は、前記ラッチ回路３５で一致信号、つまり位相比
較器３４からｒＯＪが得られたときにハイレベルとなる
信号を導出するだめのものである。さらにまた、端子５
６は、先のスイッチ２９をオンオフ制御するだめの情報
を入力するための端子であり、この情報がＲＡＭ　４０
から読み出されたときは、バッファ増幅器５７を介して
制御信号２９ＪＬとして用いられる。

第４図は、ｙｃｏ　ｓ　ｏの出力周波数Ｃｆｔ　）（ｆ
２　）。

ＲＡＭ　４０のリードライト切換パルス４０Ａ１ラツチ
回路３５のラッチノ９ルス３５１ＸＲＡＭ４０のデータ
ラッチのためにラッチ回路４１に対するラッチノ母ルス
４１Ａ１バイナリーカウンタ４６に対する入力ｉ４ルス
４６にのタイミングチャートである。

第５図は、上記したＲＡＭ　Ｊ　Ｏのデータを修正する
際のフローチャートである。ステップ（ＳＴＩ　）でス
タートすると、ステップ（Ｓｒ２）において、う、チ回
路３５から出力ｒ−ＩＪ、ｒＯＪ。

「＋１」の何れかが得られる。これは、基準発振器３６
の出力が入力周波数（６ＭＨｚ）と対して遅相、同相、
進相の何れであるかを意味する。遅相であれば、ステラ
７°（Ｓｒ１　）に移シ、ＲＡＭ　４０のデータに＋１
の演算が行なわれ、ＲＡＭ　４０に再度書き込まれる。

また同相であった場合は、ステ２７°（Ｓｒ１）に移り
、ＲＡＭ　４０のデータに「０」が加算されて再度書き
込まれる。さらに進相であった場合は、ステップ（Ｓｒ
５）に移シ、ＲＡＭ　４０のデータに「−１」が加えら
れて再度書き込まれる。このようなデータ修正が終って
から、ステ、プ（Ｓｒ１）に移シ、カウンタ４６にノ４
ルス６４ｋが入力し、次のＲＡＭ　４０のアドレスが指
定され、周波数の切換えが行なわれる。

この後は、先と同様にデータ修正が行なわれる。

上記したように、ｖＣ０３０の発振周波数の精度は、Ｒ
ＡＭ　４０内のデータ修正手段を動作させることによっ
て常に高精度で維持され、周囲温度の変化とか経年変化
によｊ５　ＶＣＯ１１の特性が変化したとしてもこれに
対処し得るものである。

〔発明の効果〕

上記したように、この発明は、ｖＣＯの周波数を高速で
切換えられるようにした場合、その周波数決定要素とな
るＲＡＭ内のデータを修正できるようにし、発振出力周
波数を高精度に維持できるようにした可変周波数発振器
のデータ補正装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
は第１図の回路の動作を説明するのに示した動作波形図
、第３図はこの発明の具体的使用例を示す構成説明図、
第４図は第３図の装置の動作を説明するのに示した動作
波形図、第５図は第３図の装置の動作手順を示した動作
流れ図である。 Ｊ　Ｊ　、　３０−＝電圧制御発振器（ＶＣＯ）、１４
．３４・・・位相検波器、１６・・・論理回路、１９．
４４・・・デジタルアナログ変換器、１７゜４０・・・
ランダムアクセスメモリ（ＲＡＭ）、３．５・・・ラッ
チ回路、３６・・・基準発振器。 １７− 第１図 第１頁の続き ＠発明者　清水　原文　深谷布幅 工場内 ＠発明者　廣澤　秀樹深谷制番 ンジニア 曜町１丁目９番２号　東京芝浦電気株式会社深谷展町１
丁目９番２号　東芝オーディオ・ビデオニリング株式会
社深谷事業所内

Claims (1)

【特許請求の範囲】
1. 電圧制御発振器の制御端子に出力直流電圧を制御電圧と
   して印加するデジタルアナログ変換器と、このデジタル
   アナログ変換器に対して、ランダムアクセスメモリから
   順次読み出される内容の異なるデータを循環して入力す
   る手段と、前記電圧制御発振器の発振出力であって、補
   正対象となる周波数の発振出力と、この発振出力と同じ
   周波数の基準信号とを位相比較器にて比較し、位相差の
   正、負又は同相をあられす符号データを出力する誤相検
   出手段と、この誤相検出手段から得られた、正又は負の
   符号データに応じて、前記ランダムアクセスメモリから
   読み出され前記デジタルアナログ変換器に入力されてい
   るデータに＋１又は−１の加算を行い前記ランダムアク
   セスメモリに再度書き込むデータ可変手段とを具備した
   ことを特徴とする可変周波数発生器のデータ補正装置。