JPS6091730A - Radio receiver - Google Patents

Radio receiver

Info

Publication number
JPS6091730A
JPS6091730A JP20032283A JP20032283A JPS6091730A JP S6091730 A JPS6091730 A JP S6091730A JP 20032283 A JP20032283 A JP 20032283A JP 20032283 A JP20032283 A JP 20032283A JP S6091730 A JPS6091730 A JP S6091730A
Authority
JP
Japan
Prior art keywords
circuit
output
antenna
resistor
switching diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20032283A
Other languages
Japanese (ja)
Inventor
Hiroshi Tajima
弘 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20032283A priority Critical patent/JPS6091730A/en
Publication of JPS6091730A publication Critical patent/JPS6091730A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuits Of Receivers In General (AREA)

Abstract

PURPOSE:To reduce distortion by operating an attenuation circuit from an antenna input terminal when an antenna input level is a prescribed value or over. CONSTITUTION:A control voltage from an AGC circuit 13 is compared with a reference voltage fed to a terminal 42 by an operational amplifier 33 of a control circuit 14. When an output of the operational amplifier 33 is at a low level, a diode 23 is turned on, a diode 24 is turned off and a signal coming from an antenna terminal 20 is transmitted without being attenuated. When the control voltage is larger than the reference voltage, since an output of the operational amplifier 33 goes to a high level, the diode 23 is turned off and the diode 24 is turned on, and the signal coming from the antenna input terminal 20 receives the attenuation decided by resistors 22 and 25.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、AMtだけPMのラジオ受信機に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an AMt only PM radio receiver.

従来例の構成とその問題点 第1図は従来のF Mラジオ受信機の概略を示している
。第1図において、1はアンテナ、2はアンテナ同調回
路、3は高周波増幅回路、4はR,F同調回路、5は局
部発振器、6は混合器、7は中間周波l・ランス、8は
中間周波増幅器、9はFM検波器、10はステレオ復調
器、11は低周波電力増幅器、12R,12Lはそれぞ
れ右および左円のスピーカである。13はAGC回路で
ある。なお、点線で囲んだ構成部分はフロントエンド部
である。
Conventional configuration and problems thereof FIG. 1 shows an outline of a conventional FM radio receiver. In Figure 1, 1 is an antenna, 2 is an antenna tuning circuit, 3 is a high frequency amplifier circuit, 4 is an R, F tuning circuit, 5 is a local oscillator, 6 is a mixer, 7 is an intermediate frequency lance, 8 is an intermediate 9 is an FM detector, 10 is a stereo demodulator, 11 is a low frequency power amplifier, and 12R and 12L are right and left circular speakers, respectively. 13 is an AGC circuit. Note that the component surrounded by the dotted line is the front end section.

次に、従来例の動作について説明する。第1図において
、アンテナ】で電波を受け、アンテナ同調回路2で希望
する電波を選択し、高周波増幅器3でこれを増幅し、さ
らにR,F同調回路4で希望波を選択して、混合器6に
送り、ここで局部発振器5で発振させた出力と希望波と
の周波数の差の信号、すなわち中間周波数の信号成分を
作り出し、中間周波トランス7で中間周波数の信号のみ
を取り出し、これを中間周波増幅器8で増幅してFM検
波器9で、中間周波数のPM倍信号オーディオ信号に変
換する。ステレオ放送の場合には、ステレオ復調器10
でこのオーディオ信号を右チャンネルと左チャンネルに
分離し、それぞれ低周波電力増幅器11で増幅して、ス
ピーカ12R,12J。
Next, the operation of the conventional example will be explained. In Fig. 1, the antenna receives a radio wave, the antenna tuning circuit 2 selects the desired radio wave, the high frequency amplifier 3 amplifies it, the R and F tuning circuit 4 selects the desired wave, and the mixer Here, a signal of the difference in frequency between the output oscillated by the local oscillator 5 and the desired wave, that is, a signal component of an intermediate frequency is created, and an intermediate frequency transformer 7 extracts only the intermediate frequency signal, and this is sent to the intermediate frequency transformer 7. The frequency amplifier 8 amplifies the signal, and the FM detector 9 converts it into a PM multiplied intermediate frequency audio signal. In the case of stereo broadcasting, a stereo demodulator 10
This audio signal is separated into a right channel and a left channel, each amplified by a low frequency power amplifier 11, and then sent to speakers 12R and 12J.

を駆動して、音として再生する。A()C回路13は、
混合器6の中間周波出力を検出して、設定値以下の中間
周波出力になるように、直流電圧を出力して高周波増幅
器3の利得を制御している。
is driven and played as sound. The A()C circuit 13 is
The intermediate frequency output of the mixer 6 is detected, and the gain of the high frequency amplifier 3 is controlled by outputting a DC voltage so that the intermediate frequency output is equal to or less than a set value.

第2図は、従来例の混合器6の信号入力レベルとアンテ
ナ信号入力レベルとの関係を示している。
FIG. 2 shows the relationship between the signal input level of the conventional mixer 6 and the antenna signal input level.

アンテナ信号入力レベル(以下アンテナ入力とする)が
11まではアンテナ入力に応じて混合器6の入力レベル
(以下MIX入力とする)は増加する。
The input level of the mixer 6 (hereinafter referred to as MIX input) increases in accordance with the antenna input until the antenna signal input level (hereinafter referred to as antenna input) reaches 11.

アンテナ入力が11より大きくなるとA、OC回路13
が働く結果、MIX入力は一定となる。しかし、アンテ
ナ入力が12より大きくなると、AGC回路13の制御
範囲を越える事となり、A、 G C回路13でM I
 X人力を制御できなくなり、再びアンテナ入力の増加
に応じて、Ml、X入力は増加する。餅は多大なMIX
入力によって信号に歪が発生し、その歪がF M検波後
の低周波信号として音によって確認できる限界レベルを
示している。すなわち、動以上のM I X入力が妨害
信号として存在する場合、相互変残調妨害などの歪が混
合器で主に発生し、音として確認される。
When the antenna input is larger than 11, A, OC circuit 13
As a result, the MIX input becomes constant. However, when the antenna input becomes larger than 12, it exceeds the control range of the AGC circuit 13, and the A, GC circuit 13
It becomes impossible to control the X human power, and as the antenna input increases again, Ml and the X input increase. Mochi is a huge mix
Distortion occurs in the signal due to the input, and this distortion indicates the limit level that can be confirmed by sound as a low frequency signal after FM detection. That is, when an M I

このように、従来の回路ではA、 OC回路13の制御
範囲を越えるアンテナ入力があった場合、妨害波による
歪が顕著になる欠点があった。
As described above, the conventional circuit has the drawback that when there is an antenna input that exceeds the control range of the A, OC circuit 13, distortion due to interference waves becomes noticeable.

発明の目的 本発明は、上記従来例の欠点を除去するものであり、大
きなアンテナ入力でも妨害波による歪が発生しにくいラ
ジオ受信機を提供するものである。
OBJECTS OF THE INVENTION The present invention eliminates the drawbacks of the conventional example described above, and provides a radio receiver in which distortion due to interference waves is less likely to occur even with a large antenna input.

発明の構成 本発明は、上記目的を達成するために、アンテナ信号人
力レベルを検出して、所定レベル以上になると、自動的
に減衰回路を働かせることにより、大入力の妨害波によ
る市を減少させるものである。
Structure of the Invention In order to achieve the above object, the present invention detects the human power level of the antenna signal, and when it exceeds a predetermined level, automatically activates an attenuation circuit to reduce interference caused by large input interference waves. It is something.

実施例の1況明 以−トに本発明の一実施例について第3図〜第5図とと
もに説明する。なお、第3図において第1図と同一個所
には同一番号を付している。第3図において、111は
A、 0− C回路13の出力電圧を所定の値と比較し
、対応した制御信号を発生する制御回路、15は制御回
路14から出力される制御信号によって制御される自動
減衰回路である。
First Embodiment An embodiment of the present invention will now be described in detail with reference to FIGS. 3 to 5. Note that in FIG. 3, the same parts as in FIG. 1 are given the same numbers. In FIG. 3, 111 is a control circuit that compares the output voltage of the A, 0-C circuit 13 with a predetermined value and generates a corresponding control signal, and 15 is controlled by a control signal output from the control circuit 14. It is an automatic attenuation circuit.

第5図はアンテナ入力レベルとAGC回路13の出力電
圧との関係を示している。ここでA、 G C回路13
の直流出力電圧を縦軸にとり、アンテナ入力レベルを横
軸にとっている○ 第4図d:第:3図における制御回路14と自動減衰回
路15を示している。第4図において、20はアンテナ
入力端r−,21,27はそれぞれ直流阻止用のコンデ
ンサ、23および24はスイッチングダイオ−1’、2
2. 25はそれぞれ減衰量設定用の抵抗、26は直流
バイアス用の抵抗、28は自動減衰回路の出力端子、2
9は高周波阻止用コイル、30,31idバイノ(スコ
ンテン”l−テアル。
FIG. 5 shows the relationship between the antenna input level and the output voltage of the AGC circuit 13. Here, A, G C circuit 13
The vertical axis represents the DC output voltage, and the horizontal axis represents the antenna input level. Figure 4 d: Shows the control circuit 14 and automatic attenuation circuit 15 in Figure 3. In FIG. 4, 20 is an antenna input terminal r-, 21 and 27 are DC blocking capacitors, and 23 and 24 are switching diodes 1' and 2.
2. 25 is a resistor for setting the attenuation amount, 26 is a resistor for DC bias, 28 is an output terminal of the automatic attenuation circuit, 2
9 is a high frequency blocking coil, 30, 31id Bino (Sconten "l-theal").

上記20〜3]が自動減衰回路15を構成している素子
である。
The above elements 20 to 3] constitute the automatic attenuation circuit 15.

32は自動減衰回路駆動用のドライ/く、33は演算増
幅器(以下オペアンプとする)、34.35゜37.3
8はそれぞれ切換レベル設定用の抵抗、36はNPN型
のトランジスタ、39はA、 G C回路]3の出力電
圧が印加される入力端子、40は電源端子、41はオペ
アンプ33の出力端子、42は基準電圧入力端子である
32 is a dryer for driving an automatic attenuation circuit, 33 is an operational amplifier (hereinafter referred to as an operational amplifier), 34.35°37.3
8 is a resistor for setting the switching level, 36 is an NPN type transistor, 39 is an input terminal to which the output voltage of A, GC circuit] 3 is applied, 40 is a power supply terminal, 41 is an output terminal of the operational amplifier 33, 42 is the reference voltage input terminal.

次に上記実施例の動作について説明する。第5図におい
て、アンテナ入力レベルが、■、より大きくなると自動
減衰回路15で所定の減衰量を与える。ここで上記自動
減衰回路15の挿入に伴って、AGC回路出力電圧が第
5図の一点破線のように上記減衰量だけアンテナ入力レ
ベルの大きな方へ並行移動する。次にアンテナ入力レベ
ルが18より小さくなると減衰量を零にする。■、と1
8とのレベルの差をヒステリ7スとして所定量を有えで
ある。
Next, the operation of the above embodiment will be explained. In FIG. 5, when the antenna input level becomes larger than (2), the automatic attenuation circuit 15 applies a predetermined amount of attenuation. With the insertion of the automatic attenuation circuit 15, the AGC circuit output voltage is shifted in parallel toward the antenna input level by the above-mentioned attenuation amount, as indicated by the dot-dashed line in FIG. Next, when the antenna input level becomes less than 18, the attenuation amount is made zero. ■, and 1
A predetermined amount of hysteresis is defined as the difference in level from 8.

このとき、アンテナ入力レベル■8および丁、のそれぞ
れに対応し2だA(3C回路出力電圧がそれぞれ02お
よびσ、である。次に第4図において自動減衰回路15
および割前1回路14の動作を説明する。自動減衰回路
駆動用のドライバ32の出力とオペアンプ3:3の出力
とは極性が逆であり、例えばOVまだは8vの直流電圧
をそれぞれ出力する。自動減衰回路15の減衰11′r
、が零の場合は、ドライ/く32の出力iJ、8〜lで
、オペアンプ33の出力はOVである。上記条件の時、
直流的にはスイッチングダイオード23は順方向に・く
イアスされ、抵抗26を通してドライバ出力からオペア
ンプ(32から41)へと電流が流れる。なお、抵抗2
2にも分流する。この時、スイッチングダイオード24
は逆バイアスされている。この条件ではアンテナ入力端
子20かも入って来た信号はほとんど減衰なく、自動減
衰回路15の出力端子28に伝達される。次にドライ・
く32の出力がOVでオペアンプ33の出力が8■の場
合には、スイッチングダイオード23が逆/・イアスさ
れ、直流的にはオペア/グ出力から抵抗25.ダイオー
ド24゜抵抗22.コイル29の順に電流か流れる。な
お抵抗2Gにも分流する。このとき、アンテナ入力端子
20から入って来た信号は、抵抗22と抵抗25で決す
る減衰量を受けて自動減衰回路15の出力端子28に伝
達される。次に制御回路]4の動作について説明する。
At this time, the output voltages of the automatic attenuation circuit 15 in FIG.
The operation of the 1-share circuit 14 will be explained. The output of the driver 32 for driving the automatic attenuation circuit and the output of the operational amplifier 3:3 have opposite polarities, and for example, OV and 8V each output a DC voltage. Attenuation 11'r of automatic attenuation circuit 15
, is zero, the output of the dryer 32 is iJ, 8 to l, and the output of the operational amplifier 33 is OV. When the above conditions are met,
In terms of direct current, the switching diode 23 is biased in the forward direction, and current flows from the driver output to the operational amplifier (32 to 41) through the resistor 26. In addition, resistance 2
It is also divided into 2. At this time, the switching diode 24
is reverse biased. Under this condition, the signal that also enters the antenna input terminal 20 is transmitted to the output terminal 28 of the automatic attenuation circuit 15 with almost no attenuation. Next, dry
When the output of the operational amplifier 32 is OV and the output of the operational amplifier 33 is 8, the switching diode 23 is reversed and the resistor 25. Diode 24° Resistor 22. A current flows in the order of the coil 29. Note that the current is also shunted to resistor 2G. At this time, the signal input from the antenna input terminal 20 is transmitted to the output terminal 28 of the automatic attenuation circuit 15 after being attenuated by the amount determined by the resistor 22 and the resistor 25 . Next, the operation of control circuit]4 will be explained.

オペアンプ33の出力はこれの二つの入力端子の相互の
電圧の大小によって決まる。すなわち、負の入力端子3
9と正の入力端子42の二つの入力端子の電圧において
、入力端子39の電圧が入力端子42よりも高ければこ
のオペアンプ33の出力はほぼOVとなり、逆の場合に
はほぼ8■となるコンノくレータを構成している。
The output of the operational amplifier 33 is determined by the magnitude of the mutual voltages at its two input terminals. That is, negative input terminal 3
Regarding the voltages at the two input terminals, 9 and the positive input terminal 42, if the voltage at the input terminal 39 is higher than the input terminal 42, the output of this operational amplifier 33 will be approximately OV, and in the opposite case, the output will be approximately 8 It constitutes a filter.

この制御回路14において自動減衰回路15の切換入力
電圧は、挿入レベルをメーンレベル、逆ヲオフレベルと
すると、次式で示される。
In this control circuit 14, the switching input voltage of the automatic attenuation circuit 15 is expressed by the following equation, assuming that the insertion level is the main level and the reverse off level.

ォyv<tv −!・、、−1−Vcc v、。 =−
−(+++(、、−1−IL2 ここで、■モ、は抵抗37の抵抗値、R2は抵抗3Bの
抵抗値、■(,3は抵抗34の抵抗値、■t4は抵抗3
5の抵抗値、Vccは電源端子40に印加される電圧、
■、(はオペアンプ33の最大出力直流電圧、VBおけ
トランジスタ36のベース−エミッタ間の直流動作電圧
をそれぞれ示している。ここで、入力端子39に人力さ
れる電圧がオンレベルよりも低くなると自動減衰回路1
5が働き、所定の減衰量が得られる。このとき、オペア
ンプ33の出力電圧がほぼOVからほぼ8Vに切換わる
。次にA()C回路電圧がオフレベルよりも高くなると
、自動減衰回路15が切換わり、減衰量はほぼ零となる
。このようにA (J (:回路出力電圧のオンレヘル
、オフレベルにアンテナ人力レベルを対応させて設定で
きる。
Wow<tv-! ,, -1-Vcc v,. =-
-(+++(,,-1-IL2) where, ■Mo, is the resistance value of the resistor 37, R2 is the resistance value of the resistor 3B, ■(,3 is the resistance value of the resistor 34, ■t4 is the resistance value of the resistor 3
5, Vcc is the voltage applied to the power supply terminal 40,
() indicates the maximum output DC voltage of the operational amplifier 33 and the DC operating voltage between the base and emitter of the transistor 36 in VB.Here, when the voltage applied to the input terminal 39 is lower than the ON level, the automatic Attenuation circuit 1
5 works, and a predetermined amount of attenuation is obtained. At this time, the output voltage of the operational amplifier 33 is switched from approximately OV to approximately 8V. Next, when the A()C circuit voltage becomes higher than the off level, the automatic attenuation circuit 15 is switched and the amount of attenuation becomes approximately zero. In this way, the antenna power level can be set in correspondence with the on/off level of the circuit output voltage.

大室1fNi仔II IF私(八て糾 アンテナ入力レ
ベル禍:すくなると、自動的に減衰器を働かせて、所定
量の入力信号レベルの減衰が得られるために、大入力時
の妨害波からの歪を減少させる利点がある○捷だ、自動
減衰回路を働かせた時にもアンテナ同調回路とのマツチ
ングを一定に保つように抵抗25を加えてあり、自動減
衰回路による選択度への悪影響を除外できる利点を有す
る。
Omuro 1fNi-tai II IF I (Hate-kun) Antenna input level disaster: When it gets low, the attenuator is automatically activated to obtain a predetermined amount of attenuation of the input signal level. It has the advantage of reducing distortion. A resistor 25 is added to keep the matching with the antenna tuning circuit constant even when the automatic attenuation circuit is activated, eliminating the negative effect of the automatic attenuation circuit on selectivity. has advantages.

発明の効果 本発明は上記のような構成であり、以下に示す効果が得
られるものである。
Effects of the Invention The present invention has the above-described configuration, and provides the following effects.

(a) アンテナ人力レベルが所定値以上の時に減衰回
路をアンテナ入力端子で働かせるため、アンテナ入力が
大きい場合に歪を減少させる事ができる。
(a) Since the attenuation circuit is activated at the antenna input terminal when the antenna power level is above a predetermined value, distortion can be reduced when the antenna input is large.

(1〕)減衰回路を働かせたときも、後段のアンテナ同
調回路とのマツチングが取れるような回路となっている
ため、アンテナ同調回路の選択度に影響を与えない利点
を有する。
(1) Even when the attenuation circuit is activated, it has the advantage of not affecting the selectivity of the antenna tuning circuit because it is a circuit that can be matched with the antenna tuning circuit at the subsequent stage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のFMラジオ受信機のブロック図、第2図
は同1・゛Mラジオ受信機のアンテナ入力レベルと混合
器の人力レベルとの関係を示す図、第3図は本発明の一
実施例におけるJi″Mラジオ受信機のブ0.7り図、
第4図は同F’Mラジオ受信機の要部の電気回路図、第
5図は同FMラジオ受信機のアンテナ入力レベルとAG
C回路出力電圧との関係を示す図である。 1・・−アンテナ、2・・−アンテナ同調回路、3・・
・高周波増幅回路、 4−11.、F同調回路、5 局
部発振器、6・混合器、7・・中間周波トランス、8 
・中間周波増幅器、9J・’M検波器、10・・ステレ
オ復調器、11 低周波電力増幅器、1211..12
L スピーカ、13−4GC回路、14・制御回路、1
5 自動減衰回路、20・アンテナ入力端子、21・・
コンデンサ、22−・抵抗、23.24 スイッチング
ダイオード、25’、26・・抵抗、27・・・コンデ
ンサ、28 出力端子、29 ・高周波阻止用コイル、
30.31 バイパスコンデンサ、32・・ドライバ、
33 ・演算増幅器(オペアンプ)34.35・・・抵
抗、36・・・トランジスタ、37゜38 抵抗、39
・・入力端子、40 ・電源端子、41 出力端子、4
2 基準電圧入力端子。
Fig. 1 is a block diagram of a conventional FM radio receiver, Fig. 2 is a diagram showing the relationship between the antenna input level of the same 1.0M radio receiver and the human power level of the mixer, and Fig. 3 is a diagram of the conventional FM radio receiver. A block diagram of a Ji″M radio receiver in one embodiment,
Figure 4 is an electrical circuit diagram of the main parts of the FM radio receiver, and Figure 5 is the antenna input level and AG of the FM radio receiver.
It is a figure which shows the relationship with C circuit output voltage. 1...-antenna, 2...-antenna tuning circuit, 3...
・High frequency amplifier circuit, 4-11. , F tuning circuit, 5 local oscillator, 6 mixer, 7 intermediate frequency transformer, 8
- Intermediate frequency amplifier, 9J/'M detector, 10... Stereo demodulator, 11 Low frequency power amplifier, 1211. .. 12
L speaker, 13-4 GC circuit, 14/control circuit, 1
5 Automatic attenuation circuit, 20・Antenna input terminal, 21...
Capacitor, 22 - Resistor, 23.24 Switching diode, 25', 26 - Resistor, 27 - Capacitor, 28 Output terminal, 29 - High frequency blocking coil,
30.31 Bypass capacitor, 32...driver,
33 ・Operation amplifier (op-amp) 34. 35... Resistor, 36... Transistor, 37° 38 Resistor, 39
・Input terminal, 40 ・Power terminal, 41 Output terminal, 4
2 Reference voltage input terminal.

Claims (1)

【特許請求の範囲】[Claims] 信号伝送路に接続された第1のスイッチングダイオード
と、この第1のスイッチングダイオードに並列に接続さ
れた第1の抵抗と、上記第1のスイッチングダイオード
まだは第1の抵抗を介した信号が印加されるアンテナ同
調回路と、このアンテナ同調回路の出力を増幅する高周
波増幅回路と、アンテナ電界レベルに応じた直流電圧を
発生し上記高周波増幅回路の利得を制御するAGC回路
と、上記AGC回路の出力電圧を所定値と比較し大小に
応じた開側1信号を出力する比較手段と、この比較手段
より出力される制御信号の極性をかえる極性変換手段と
、上記比較手段の出方端と上記第1のスイッチングダイ
オードの一端との間に直列に接続された第2のスイッチ
ングダイオード、および第2の抵抗と、上記第2のスイ
ッチングダイオードと第2の抵抗との直列回路に並列に
接続された第3の抵抗とを具備し、上記極性変換手段の
出力を上記第1のスイッチングダイオードの他端に印加
することを特徴とするラジオ受信機。
A first switching diode connected to a signal transmission path, a first resistor connected in parallel to the first switching diode, and a signal applied to the first switching diode through the first resistor. an antenna tuning circuit that amplifies the output of the antenna tuning circuit, an AGC circuit that generates a DC voltage according to the antenna electric field level and controls the gain of the high frequency amplifier circuit, and an output of the AGC circuit. a comparison means for comparing the voltage with a predetermined value and outputting an open side 1 signal depending on the magnitude; a polarity conversion means for changing the polarity of the control signal output from the comparison means; a second switching diode connected in series with one end of the first switching diode, and a second resistor; and a second switching diode connected in parallel to the series circuit of the second switching diode and the second resistor. 3, and the output of the polarity converting means is applied to the other end of the first switching diode.
JP20032283A 1983-10-26 1983-10-26 Radio receiver Pending JPS6091730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20032283A JPS6091730A (en) 1983-10-26 1983-10-26 Radio receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20032283A JPS6091730A (en) 1983-10-26 1983-10-26 Radio receiver

Publications (1)

Publication Number Publication Date
JPS6091730A true JPS6091730A (en) 1985-05-23

Family

ID=16422369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20032283A Pending JPS6091730A (en) 1983-10-26 1983-10-26 Radio receiver

Country Status (1)

Country Link
JP (1) JPS6091730A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111035U (en) * 1987-01-10 1988-07-16

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111035U (en) * 1987-01-10 1988-07-16
JPH0528837Y2 (en) * 1987-01-10 1993-07-23

Similar Documents

Publication Publication Date Title
JP3174340B2 (en) Automatic gain control device for receiver
US4907293A (en) Adjacent channel interference suppressing system for FM receiver
JPH01162020A (en) Fm radio receiver
US4432097A (en) Tone control circuit
EP0448144A2 (en) Signal processing circuit
JPS6091730A (en) Radio receiver
US4550424A (en) PM Decoder sample and hold circuit
JPS6247017B2 (en)
JPS6046133A (en) Radio receiver
JPS5831780B2 (en) FM Jiyushinki
JPS6333379Y2 (en)
JPS6322751Y2 (en)
JP2689653B2 (en) Output impedance switching circuit and electric circuit device using the same
JPS5832360Y2 (en) FM stereo receiving circuit
US3600697A (en) Electronic compressor network
JPS6087531A (en) Radio receiver
JPS6214763Y2 (en)
JP2904218B2 (en) Video demodulator
JPH0611632Y2 (en) Automatic loudness control circuit
JP2928041B2 (en) FM receiver
JPS6153836A (en) Radio receiver
JP2599884Y2 (en) AGC circuit of high frequency amplifier
JPS5832361Y2 (en) FM stereo receiving circuit
JPH021945Y2 (en)
JPH0427227Y2 (en)