JPS6084653A - Daisy chain type interruption requesting circuit - Google Patents

Daisy chain type interruption requesting circuit

Info

Publication number
JPS6084653A
JPS6084653A JP19396283A JP19396283A JPS6084653A JP S6084653 A JPS6084653 A JP S6084653A JP 19396283 A JP19396283 A JP 19396283A JP 19396283 A JP19396283 A JP 19396283A JP S6084653 A JPS6084653 A JP S6084653A
Authority
JP
Japan
Prior art keywords
unit
units
interrupt
output
chain type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19396283A
Other languages
Japanese (ja)
Inventor
Hidenori Kuroda
黒田 秀紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP19396283A priority Critical patent/JPS6084653A/en
Publication of JPS6084653A publication Critical patent/JPS6084653A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE:To prevent the influence of a power break of one unit from extending to other chained units by providing a relay contact which forms a short circuit between the input side and output side of the interruption permission line of each I/O unit. CONSTITUTION:Relay contacts S1, S2... make direct short-circuit connections between input sides G1, G2... and output sides G2, G3... of interruption permission lines of respective I/O units U1, U2.... Those relay contacts S1, S2... are normally closed contacts and closed while power sources P1, P2... are off. When the power sources P1, P2... generate outputs normally, the relays S1, S2... are broken with their outputs. Consequently, only the I/O unit whose power source is broken is stopped with a function.

Description

【発明の詳細な説明】 この発明は、複数の割込要求を優先処理するためのデー
ジ−チェーン形割込要求回路の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a daisy-chain interrupt request circuit for processing multiple interrupt requests with priority.

デージ−チェーン形割込要求回路の従来の一般的な構成
を第1図に示している。コンピュータ側の中枢はCPU
(中央処理装置)/およびメモリ2などからなり、その
CPUバス3に各種の工10(入出力)ユニットμが直
接結合される他、工10コントローラSを介して工10
バス乙に複数の工10ユニットU/〜Unが接続される
。この工10ユニットU/〜Unがデージ−チェーン形
割込回路で割込み処理される。
A conventional general configuration of a daisy-chain interrupt request circuit is shown in FIG. The center of the computer is the CPU
(central processing unit) / and memory 2, etc., and various input/output units μ are directly connected to the CPU bus 3.
A plurality of 10 units U/-Un are connected to the bus O. The 10 units U/--Un of this process are handled by a daisy-chain interrupt circuit.

つマリ、各工10ユニツ)U/〜Unの割込要求出力端
R/〜Rn(論理グー)0/〜Cの出力端)は、工10
バス乙に含まれる共通の割込要求線にフンクアツプされ
、工10コントローラSを介してOPU/につながって
いる。あるI10ユニットUl(1−/〜n)における
割込要求信号′R町かHレベルになると、論理グー)0
1の出力R1がLレベルとなり、CPU/に割込要求が
伝えられる。
Interrupt request output terminals R/~Rn (logic output terminals 0/~C) of U/~Un are
It is hooked up to a common interrupt request line included in the bus B, and connected to the OPU/ via the controller S of the machine 10. When the interrupt request signal in a certain I10 unit Ul (1-/~n) reaches the R level or the H level, the logic becomes 0.
1's output R1 becomes L level, and an interrupt request is transmitted to CPU/.

OPU/からの割込許可信号は工10コントローラSと
工10バス乙を経て、各工10ユニットU/〜Un内の
論理グー)AIとB1を経由するチェーン構造の割込許
可線()/%Gnに伝送される。つまり、割込許可信号
(Hレベル)は許可線G/を介してまず最も優先度の高
い工10ユニツ)U/に伝わシ、論理ゲートAlの出力
0日/がLレベルになる。この工10ユニットU/&て
て害1」込要、51りを行なっている場合は(R8/が
Hレベル)、論理ゲートB/の出力、すなわちσに可m
c+2の信号はLレベルのままであり、工10ユニット
Ul以丁のユニットUコ〜U には割込許可(’gi号
は伝わらない。
The interrupt permission signal from OPU/ goes through the engineering 10 controller S and the engineering 10 bus O, and then goes to the interrupt permission line ()/ in a chain structure via the logic group ()AI and B1 in each engineering 10 unit U/~Un. %Gn. That is, the interrupt permission signal (H level) is first transmitted to the highest priority unit U/ via the permission line G/, and the output 0/ of the logic gate Al becomes L level. When this process is performed (R8/ is H level), the output of logic gate B/, that is, σ, can be m
The signal c+2 remains at the L level, and interrupt permission ('gi is not transmitted to the units U-U of the 10th unit Ul).

マリ、工10ユニツ)U/が割込要求を1テなってイナ
イ場合(R8/がLレベル)、論理ゲートB/の出力が
Hレベルとなシ、これが許可線G2を弁じて次に優先度
の尚い工10ユニン)[J、2に伝わる。
Mari, engineering 10 units) If U/ is rejected after 1 te of interrupt request (R8/ is L level), the output of logic gate B/ is H level, which takes the next priority based on permission line G2. 10 unins) [Transmitted to J, 2.

このように、許可線G/〜Gnのチェーン構成上で最も
CPU1に近いユニン)U/力l最高の優先l星をもっ
ておシ、チェーンの末端に位置するものほど優先度が低
くなる。そして、高優先度のユニットにおいて割込要求
が行なわれていない場合に限って、低位優先度のユニッ
トに対する割込許可信号がチェーンを伝わっていく、こ
れが、デージ−チェーンの動作原理である。
In this way, in the chain configuration of the permission lines G/ to Gn, the unit closest to the CPU 1 has the highest priority, and the lower the priority is, the closer to the end of the chain. The operating principle of the daisy chain is that the interrupt permission signal for the low priority unit is transmitted through the chain only when no interrupt request is made in the high priority unit.

上述した従来のデージ−チェーン形割込JM氷回路では
次のような問題があった。8181図においてP/〜P
nは各I10ユニットU/〜Unの動作′T&Loxを
示しておplそれぞれは独立した電線装置でAC電源を
所定のDo電諒に変換する。ここで例えば工10ユニッ
)U/のrhsp/が故障してDC出力がなくなると、
このユニットU/内の論理グー)A/、B/、O/は動
作しなくなる。論理グー)A/とB/は割込許可線Gl
−Gr1のチェーンの途中に挿入されているので、これ
が動作しなくなると上記チェーンが断線したのと同じ状
態になる。
The conventional daisy-chain type interrupt JM ice circuit described above has the following problems. 8181 In figure P/~P
n indicates the operation 'T & Lox of each I10 unit U/-Un, and pl is an independent wire device that converts AC power into a predetermined Do power. For example, if rhsp/ of unit 10) U/ breaks down and there is no DC output,
The logical groups (A/, B/, O/ in this unit U/) become inoperable. logic) A/ and B/ are interrupt enable lines Gl
- Since it is inserted in the middle of the Gr1 chain, if it stops working, it will be in the same state as if the chain was broken.

つまりOFU /からの割込要求信号は金工10ユニッ
トU/〜Unに伝わらなくなシ、システム全体の機能が
ストップしてしまう。優先度の低いVCユニソ)U土の
電源Piが断した場合も、それ以下の優先度のユニット
に対して上記の同じ現象を生じる。また電源P1が故障
した場合だけでなくsx/”ユニットUlのプリント板
の交換を行なう場合などに、そのユニットυ1の電源P
1を意図的に切ったときも同じで、上記のようなシステ
ムダウンと同様な状態になってしまう。
In other words, the interrupt request signal from OFU/ is not transmitted to the metalworking units U/--Un, and the entire system stops functioning. Even if the power supply Pi of a VC unit (Unison) with a low priority is cut off, the same phenomenon described above occurs for units with a lower priority. In addition, not only when the power supply P1 breaks down, but also when replacing the printed board of the sx/" unit Ul, the power supply P1 of the unit υ1
The same thing happens when you intentionally turn off 1, resulting in the same system failure situation as described above.

このように従来の回路では、あるユニットの電源が断し
たとき、そのユニットの機能が停止するだけでなく、上
ル己チェーンがそのユニットで断線したのと同じになり
、他のユニットの機能まで停止させてしまう。
In this way, in conventional circuits, when the power to one unit is cut off, not only does the function of that unit stop, but it is also the same as if the chain had been broken in that unit, and the functions of other units also stop. I'll let you.

この発明は前述した従来の問題点に鑑みなされたもので
あ勺、その目的は、1つのユニットの電匁が断しても、
チェーンでつながる他のユニットには影響が及ばないよ
うにしたデージ−チェーン形割込要求回路を提供するこ
とにある。
This invention was made in view of the above-mentioned conventional problems, and its purpose is to
An object of the present invention is to provide a daisy-chain type interrupt request circuit that does not affect other units connected in a chain.

上記の目的を達成するために、この発明は、各工10ユ
ニットの割込許可線の入力側と出力側とを短絡して直結
するためのリレー接点を設け、各工10ユニットの電源
出力が正常な場合にそれぞれの上記リレー接点を開路し
、上記電蝕出力が断した場合にそれぞれの上記リレー接
点を閉路するように構成したことを特徴とする。
In order to achieve the above object, the present invention provides a relay contact for short-circuiting and directly connecting the input side and output side of the interrupt permission line of 10 units of each factory, and the power output of 10 units of each factory is The present invention is characterized in that each of the relay contacts is opened in a normal state, and is closed in a case where the electrolytic corrosion output is cut off.

以下、この発明の実施例を図面に基づいて詳細に説明す
る。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第2図はこの発明の実施例を示しているが、第1図の従
来構成と同一ないし対応する構成要素には同一符号を付
している。なおコンピュータ側の構成およびデージ−チ
ェーン形割込要求回路の基本構成は従来と同じであるの
で、その同じ部分については前記の説明を援用し、重複
説明はしない。
FIG. 2 shows an embodiment of the present invention, in which the same or corresponding components as in the conventional configuration of FIG. 1 are given the same reference numerals. The configuration of the computer side and the basic configuration of the daisy-chain type interrupt request circuit are the same as those of the prior art, so the above description will be used for the same parts, and no redundant explanation will be given.

また、第2図では工/○ユニツ)U/とUlのみが図示
されているが、さらに多数のユニットがあっても勿論良
く、工10ユニットはU/・〜Unまであるとして説明
する。
In addition, in FIG. 2, only the units U/ and Ul are shown, but it goes without saying that there may be many more units, and the description will be made assuming that there are 10 units of units up to U/.

この発明に係るデージ−チェーン形割込要求回路にあっ
ては、各工10ユニツ)Ulの割込許可線の入力側G1
と出力側G1+、と全短絡して直結するためのリレー接
点s1が設けられている。つまり、論理ゲートA1の入
力端と論理グー)Blの出力端がリレー接点S1で接続
されている。このリレー接点S1はリードリレーまたは
水銀リレーなどの常閉形接点であシ、電源P1の出力が
断している状態で接点s1は閉路している。電源P1の
出力が正常に生じていると、その出E1によってリレー
接点S1が駆動されて開路する。
In the daisy-chain type interrupt request circuit according to the present invention, the input side G1 of the interrupt enable line of 10 units for each process is
A relay contact s1 is provided for completely short-circuiting and directly connecting the output side G1+ and the output side G1+. That is, the input terminal of the logic gate A1 and the output terminal of the logic gate A1 are connected through the relay contact S1. The relay contact S1 is a normally closed contact such as a reed relay or a mercury relay, and the contact s1 is closed when the output of the power source P1 is cut off. When the output of the power source P1 is normally generated, the output E1 drives the relay contact S1 to open the circuit.

また各電源P1には電源スイッチSWIが設けられ。Further, each power source P1 is provided with a power switch SWI.

例えばユニット内のプリント板を交換するなどに際し、
このスイッチSWiで電mP1にオフにすることができ
る。さらに、電(Jl、Plがオフされるか、あるいは
伺らかの異常によって電声P1が断したときに、この電
源P1から電断信号F1が出力される。各電断信号F1
はCPUバス3に直結された工10ユニット4’に入力
され、CPU/に各ユニットU1の電断を通知する。
For example, when replacing the printed board inside the unit,
This switch SWi can turn off the power mP1. Furthermore, when the electric power (Jl, Pl) is turned off or the telephone P1 is cut off due to an abnormality, the power cutoff signal F1 is output from this power supply P1.Each power cutoff signal F1
is input to the 10 units 4' directly connected to the CPU bus 3, and notifies the CPU of the power outage of each unit U1.

以上の構成において、金工10ユニソ)U/〜Unの電
1211 P ’ =P nが正常であれば、前記リレ
ー接点S/〜Snはすべて開いておシ、この状態では第
1図の従来回路とまったく同じに動作する。
In the above configuration, if the electric wire 1211 P' = Pn of the metalwork 10 Unison) U/~Un is normal, the relay contacts S/~Sn are all open, and in this state, the conventional circuit shown in FIG. works exactly the same.

ここで、例えば優先度が最高のI10ユニットUノの電
(IIP/がオフまたは断したとする。すると、このユ
ニン)U/内の論理グー)A/、、B/IC/が動作し
力くなるが、代わυにリレー接点!3/が閉じ、割込許
可線G/と02が直接接続される。
Here, for example, suppose that the power (IIP/) of I10 unit U, which has the highest priority, is turned off or disconnected. Then, this unit) A/, , B/IC/ operates and the logic in U/ is turned off. However, a relay contact is used instead! 3/ is closed, and interrupt permission lines G/ and 02 are directly connected.

したがって工10ユニットU/の機能は停止しても前記
チェーンは維持され、工10ユニン)Uコ以下にCPU
/からの割込許可信号が伝わる。つまル他の工10ユニ
ソ)IJ、2〜Unは正常に機能し、全体的なシステム
ダウンは回避される。またI10ユニット≠2通じてO
PU/に通知されるので、CPU/は工10ユニットU
/にアクセスしない。
Therefore, even if the function of the CPU 10 unit U/ stops, the chain is maintained, and the CPU
The interrupt permission signal from / is transmitted. In other words, IJ, 2~Un function normally, and a total system down is avoided. Also, I10 unit ≠ O through 2
Since the notification is sent to PU/, CPU/ is 10 units U.
Do not access /.

以上の動作は、他の電HPsがオフまたは断したときも
同様である。
The above operation is the same when other power HPs are turned off or disconnected.

以上詳細に説明したように、この発明に係るデージ−チ
ェーン形割込要求回路によれば、チェーンでむすばれた
複数のユニットのうち1つのユニットの電跡がオフまた
は断しても、機能を停止するのはそのユニットだけであ
シ、チェーンは正常に維持され、他のユニットには影響
は及ばない。
As explained in detail above, according to the daisy-chain type interrupt request circuit according to the present invention, even if the electric trace of one unit among a plurality of units connected by a chain is turned off or disconnected, the function is not maintained. Only that unit is stopped; the chain remains intact and other units are not affected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のチージーチェーン形割込要求回路を含ん
だシステム構成図、第2図は本発明によるデージ−チェ
ーン形割込要求回路を含んだ/ステム構成図である。 /・・・OPU、λ・・・メモリ、3・・・OPUバス
% 弘・・・工10ユニット、S・・・工10コントロ
ーラ、t・・・工10バス、ul(1= /〜n )−
I / Oユニット、Pl・・・電UハR1・・・割込
要求出力端、G1・・・割込許可線、Al、 B1 、
01・・・論理ゲート、Sl・・・リレー接点%F土・
・・電断信号、SWl・・・電源スィッチ。
FIG. 1 is a system configuration diagram including a conventional daisy chain type interrupt request circuit, and FIG. 2 is a system configuration diagram including a daisy chain type interrupt request circuit according to the present invention. /...OPU, λ...Memory, 3...OPU bus% Hiro...Engineering 10 units, S...Engineering 10 controllers, t...Engineering 10 buses, ul (1= /~n )−
I/O unit, Pl...Electrical unit R1...Interrupt request output terminal, G1...Interrupt permission line, Al, B1,
01...Logic gate, Sl...Relay contact %F Sat.
...Power cutoff signal, SWl...power switch.

Claims (1)

【特許請求の範囲】[Claims] (IIOPUにつながる共通の割込要求線に複数のI 
/ Oユニットがフックアップされ、CPTJからの割
込許可信号が各工10ユニット内の論理ゲートを経由す
るチェーン構造の割込許可線に伝送されて、割込みの優
先処理が行なわれるデージ−チェーン形割込要求回路に
おいて、各工10ユニットの割込許可線の入力側と出力
側と全短絡して直結するためリレー接点を設け、各工1
0ユニットの電源出力が正常な場合にそれぞれの上記リ
レー接点を開略し、上記電源出力が断した場合にそれぞ
れの上記リレー接点を閉路するように構成したことを特
徴とするチージーチェーン形割込要求回路。
(Multiple I
Daisy-chain type in which the /O unit is hooked up and the interrupt permission signal from the CPTJ is transmitted to the interrupt permission line of the chain structure via the logic gates in each of the 10 units, and priority processing of interrupts is performed. In the interrupt request circuit, a relay contact is provided to directly connect the input side and output side of the interrupt permission line of each of the 10 units in each process by short-circuiting.
A cheesy chain type interrupt characterized in that each of the relay contacts is opened when the power output of the 0 unit is normal, and is configured such that each of the relay contacts is closed when the power output is cut off. request circuit.
JP19396283A 1983-10-17 1983-10-17 Daisy chain type interruption requesting circuit Pending JPS6084653A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19396283A JPS6084653A (en) 1983-10-17 1983-10-17 Daisy chain type interruption requesting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19396283A JPS6084653A (en) 1983-10-17 1983-10-17 Daisy chain type interruption requesting circuit

Publications (1)

Publication Number Publication Date
JPS6084653A true JPS6084653A (en) 1985-05-14

Family

ID=16316656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19396283A Pending JPS6084653A (en) 1983-10-17 1983-10-17 Daisy chain type interruption requesting circuit

Country Status (1)

Country Link
JP (1) JPS6084653A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012220974A1 (en) 2011-11-25 2013-05-29 Deutsches Zentrum für Luft- und Raumfahrt e.V. Bus system i.e. Joint test action group chain, for e.g. testing digital and/or analog integrated circuits by boundary scan test, has switch input interconnected to output based on magnitude of control voltage applied at voltage terminal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012220974A1 (en) 2011-11-25 2013-05-29 Deutsches Zentrum für Luft- und Raumfahrt e.V. Bus system i.e. Joint test action group chain, for e.g. testing digital and/or analog integrated circuits by boundary scan test, has switch input interconnected to output based on magnitude of control voltage applied at voltage terminal

Similar Documents

Publication Publication Date Title
US4539487A (en) Power supply system
US5805903A (en) Protection of computer system against incorrect card insertion during start-up
JPH10207579A (en) Power supply system
US10274534B2 (en) Chip and reading circuit for die ID in chip
JPS6084653A (en) Daisy chain type interruption requesting circuit
JP2993337B2 (en) Double bus control method
JP2008158612A (en) Power unit and power system
JPH0157802B2 (en)
JP2000353105A (en) Programmable controller and switching signal generating device
JPH01211058A (en) State setting circuit
JPS6351295B2 (en)
JPS59103516A (en) Power feeding interruption detecting system
JPS61134846A (en) Electronic computer system
JPS6125224A (en) Power supply controller
JPH0272410A (en) Programmable controller
JPS5864553A (en) Dual arithmetic system
KR0152940B1 (en) High speed bus system by loading dispersion of bus
CN113569517A (en) Circuit and chip for reducing area of column redundancy replacement circuit
KR100322009B1 (en) Power supply device of computer system comprising backplane boards
JPH0594381A (en) Redundant circuit system
JPH0415849A (en) Fault alarm informing device
JPS6381555A (en) Multi-bus control system
JPS62247722A (en) Electric source controller
JPS58203561A (en) Controlling device of external storage
JPH078100B2 (en) Power control method