JPS6081652A

JPS6081652A - Supporting device of program development

Info

Publication number: JPS6081652A
Application number: JP58189493A
Authority: JP
Inventors: Hiroshi Sugaya; 菅谷　宏
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-10-11
Filing date: 1983-10-11
Publication date: 1985-05-09

Abstract

PURPOSE:To debug also a program formed with compile language at a real time by forming a memory having space corresponding to the memory space of a target system at the rate of 1 by 1. CONSTITUTION:The memory 2-15 having the space corresponding to the memory space of the target system 1 at the rate of 1 by 1 is formed in a program development supporting device 2. At the time of a real time tracing mode, an address bus 1-1 is supplied to the memory 2-15 and information corresponding to the address is supplied to an AND gate 2-18. A control signal 2-12 is supplied to the other input, and on the basis of AND between the signal from the memory 2-15 and the control signal 2-12, whether the address of the target system indicates the head of a compiler statement or not is judged. When the address indicates the head, the address of the target system is stored in a real time tracing memory 2-8. Repeat of said processes makes it possible to debug also the program formed with the compile language.

Description

【発明の詳細な説明】発明の属する分野の説明本発明はマイクロコンピュータのプログラムをデバグす
るプログラム開発支援装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a program development support device for debugging microcomputer programs.

従来の技術の説明従来のプログラム開発支援装置は第１図で示されている
。１はプログラム開発支援装置を使用してデバグするタ
ーゲット・システムである。Description of Prior Art A conventional program development support device is shown in FIG. 1 is a target system to be debugged using a program development support device.

２はプログラム開発支援装置である。ターゲット・シス
テムとプログラム開発支援装置２はターゲットｃＰＵ１
−４から供給されるアドレス・バストＬデータ・バスト
２、コントロール・バスト３でプログラム開発支援装置
２のコントロール・モジュール２−７に接続されている
。ターゲットＣＰＵ■−４はターゲット。2 is a program development support device. The target system and program development support device 2 are target cPU1
-4 is connected to the control module 2-7 of the program development support device 2 through an address bus L data bus 2 and a control bus 3. Target CPU■-4 is the target.

システムｌの所有しているメモリ１−５を使用してプロ
グラムのデバグが可能である。更にプログラム開発支援
袋Ｍ、２の所有しているメモリ２−５を使用してプログ
ラムのデバグも可能である。プログラム開発支援装置２
０所有しているメ七り２−５をターゲット・システム１
のメモリ０１部或は全部とみなしてデバグすることも可
能である。ターゲット・システム１をデパグする際の、
メモリの変更はプログラム開発支援装置２のコントロー
ル・モジュール２−７にて実施する。Programs can be debugged using the memories 1-5 owned by system I. Furthermore, it is also possible to debug programs using the memory 2-5 owned by the program development support bag M,2. Program development support device 2
Target system 1 with 0 owned menus 2-5
It is also possible to debug by considering the memory 01 part or the entire memory. When debugging target system 1,
Memory changes are performed by the control module 2-7 of the program development support device 2.

コントロール・モジュール２−７はターゲット・システ
ム１のアドレス・バスト１　全判断することによシ、タ
ーゲットＣＰＵｌ−４のデバグしているメモリがターゲ
ット・システム１内のメモリ１−５にあるのか、或はプ
ログラム開発支援装置２内のメモリ２−５にあるのかを
制御する。The control module 2-7 determines whether the memory being debugged in the target CPU 1-4 is located in the memory 1-5 in the target system 1 by determining the address bus 1 of the target system 1. controls whether it is stored in the memory 2-5 in the program development support device 2.

プログラム開発支援装置２は更にリアル・タイム・トレ
ース用のメモリ２−８を所有している。コントロール・
モジュール２−７カラハｌＪアル・タイム・トレース時
のカウント・アップ信号２−１３がアドレス・カウンタ
・モジュール２−９に供給され、リアル・タイム・トレ
ース用メモリ２−８のアドレス信号を決定する。The program development support device 2 further has a memory 2-8 for real-time tracing. Control·
The count up signal 2-13 for real time tracing is supplied to the address counter module 2-9, which determines the address signal for the real time tracing memory 2-8.

更にコントロール・モジュール２−７からはリアル・タ
イム・トレース用メモリ２−８への書き込みタイミング
信号２−１２を供給する。Furthermore, the control module 2-7 supplies a write timing signal 2-12 to the real-time trace memory 2-8.

リアル・タイム・トレース時は出力ボートからの制御信
号２−１４によシ、リアル・タイム・トレース用メモリ
２−８へのアドレス信号はマルチｌプレクサ２−１０を
経由して、書き込み信号はマルチｌプレクサ２−１１を
経由して、供給される。トレーサ終了時は制御信号２−
１４を切シ換えることによ、９、ＣＰＵ２−４が制御す
る１つのメモリに切υ換わる。During real time tracing, the control signal 2-14 from the output port is used, the address signal to the real time trace memory 2-8 is sent via the multiplexer 2-10, and the write signal is sent via the multiplexer 2-10. It is supplied via the l plexer 2-11. When the tracer ends, control signal 2-
By switching 14, 9 and υ are switched to one memory controlled by CPU 2-4.

本リアル・タイム・トレーサは機械語と１対１に対応し
ているアセンブラ言語でのみ書かれたプログラムしかト
レース機能を発揮でき力い。This real-time tracer is only capable of tracing programs written in assembler language, which has a one-to-one correspondence with machine language.

表−１に高級言語（コンパイラ言語）で作成されたプロ
グラムとそれに対応したアセンブル言語で作成されたプ
ログラムとの例を示す。すなわち、表−１から高級言語
による１ステートメントが複数個のアセンブル・ステー
トメントに和尚していることが解る。Table 1 shows an example of a program created in a high-level language (compiler language) and a corresponding program created in an assembly language. That is, from Table 1, it can be seen that one statement written in a high-level language is composed of multiple assemble statements.

表−１で示される様に、コンパイラ言語（高級言語）で
作成されたプログラムは、１ステート／メントが複数個
のアセンブル・ステー）／メント（機械語）で構成され
ている為、例えトレース結果を得たとしても、どのコン
パイル・ステートメントをトレースしたのか、判続不能
である。従来のプログラム開発支援装置は、コンパイラ
言語で作成されたプログラムをコンパイルしたあと、コ
ンパイル・ステートメントとアセンブル・ステートメン
トの対応づけがなされていない為、コンパイル・ステー
トメントのリアル・タイム・トレースは不可能という欠
点があった。今後、プログラムの容量が膨大になるにつ
れプログラム開発の効率をアップさせ、バグを少なくす
るに杜、プログ２ムをコンパイル言語で組む必要があり
、より便利なデバグ手段を提供する必要がある。As shown in Table 1, in a program created using a compiler language (high-level language), one statement consists of multiple assembly states/statements (machine language), so even if the trace result Even if you do, it is impossible to determine which compilation statements were traced. Conventional program development support devices have the disadvantage that real-time tracing of compiled statements is impossible because there is no correspondence between compiled statements and assemble statements after a program created using a compiler language is compiled. was there. In the future, as the capacity of programs increases, in order to improve the efficiency of program development and reduce bugs, it will be necessary to assemble programs in compiled languages, and it will be necessary to provide more convenient means of debugging.

発明の目的本発明はコンパイル言語で組まれたプログラムをデバグ
できるプログラム開発支援装置を得ることにある。OBJECTS OF THE INVENTION An object of the present invention is to obtain a program development support device capable of debugging a program written in a compiled language.

発明の構成本発明によるプログラム開発支援装置によれば、コンパ
イラ言語（高級言語）で作成されたプログラムのリアル
・タイム・トレース機能を付加している。Structure of the Invention According to the program development support device according to the present invention, a real-time tracing function for programs created in a compiler language (high-level language) is added.

発明の構成および作用の説明以下、図面を参照してよシ詳細に説明する。Description of the structure and operation of the invention A detailed description will be given below with reference to the drawings.

第２図は本発明の一実施例である。２はプログラム開発
支援装置であシ、本装置２内に新たにメモリ２−１５を
設ける。本メモリ２−１５は、ターゲット・システム１
のメモリ空間と１対１に対応した空間を所有している。FIG. 2 shows an embodiment of the present invention. 2 is a program development support device, and a new memory 2-15 is provided within this device 2. This memory 2-15 is the target system 1
owns a space that corresponds one-to-one with the memory space of .

つまシ、ターゲットシステム１の１アドレスがメモリ２
−１５の１アドレスに対応している。Tsumashi, 1 address of target system 1 is memory 2
-15 corresponds to one address.

コンパイラ言語で作成されたプログラムが、コンパイル
されて、アセンブル・ステート／Ｉ）ントに分解された
とき、１つのコンパイル・ステートメントは複数個のア
センブル・ステートメントで構成されることになるので
、コンパイル・ステートメントを実行したか否かは、コ
ンパイル・ステートメントを構成した先頭のアセンブル
・ステートメントを実行したか否かによシ判別可能であ
る。When a program created in a compiler language is compiled and decomposed into assemble state/I) components, one compile statement consists of multiple assemble statements. Whether or not this has been executed can be determined by whether or not the first assemble statement that made up the compile statement was executed.

メモリ２−１５には、コンパイル・ステートメントと対
応したアドレスに、コンパイル・ステートメントを構成
した先頭のアセンブル・ステートメントであることを示
す情報を設定する。In the memory 2-15, information indicating that this is the first assemble statement of the compiled statement is set at an address corresponding to the compiled statement.

例えば、本例では、コンパイル・ステートメントを構成
した先頭のアセンブル・ステートメントと対応したメモ
リ空間には１１」を、それ以外のメモリ空間にはｆＯ」
を設定する。更にプログラム開発支援装置２では、アド
レスとコンパイル・ステートメントとを１対１に対応づ
ける。For example, in this example, the memory space corresponding to the first assemble statement that made up the compile statement is set to 11, and the other memory spaces are set to fO'.
Set. Furthermore, the program development support device 2 associates addresses and compile statements in a one-to-one correspondence.

トレーサ・モードでないとき、メモリ２−１５はＣＰＵ
２−４のメモリの一部になる。制御信号２−１４を切シ
換えることにより、マルチ・プレクサ２−１６からはア
ドレス・バス２−１が、マルチ・プレクサ２−１７から
は制御信号２−３が、メモ１Ｊ２−１５に供給される。When not in tracer mode, memory 2-15 is
It becomes part of the memory of 2-4. By switching control signal 2-14, address bus 2-1 is supplied from multiplexer 2-16 and control signal 2-3 is supplied from multiplexer 2-17 to memo 1J2-15. Ru.

制御信号２−１４にょシ、リアル・タイム・トレース・
モードに設定されたとき、命令の読み出し時、ターゲッ
ト・システムのアドレス・バスト１がメモリ２−１５に
供給され、アドレスに対応した情報が論理積グー）２−
１８に供給される。もう１方の入力には、命令読み出し
時の制御信号２−１２が供給され、前述のメモリ２−１
５の信号との論理積によシ、ターゲット・システムのア
ドレスが、コンバイ２・ステートメントの先頭を示して
いるか否かを判断する。コンパイラ・ステートメントの
先頭を示す場合には、ターゲット・システムのアドレス
をリアル・タイム・トレーサ用メモリ２−８に格納する
。本手順を繰返すことにより、コンパ　１イジ・ステー
トメントの実行順が、リアル・タイム・トレーサ用メモ
リ２−８に貯えられる。Control signal 2-14, real time trace
mode, when reading an instruction, address bust 1 of the target system is supplied to the memory 2-15, and information corresponding to the address is logically ANDed) 2-
18. The other input is supplied with a control signal 2-12 when reading an instruction, and is connected to the memory 2-1 described above.
5 and determines whether the address of the target system indicates the beginning of the combine2 statement. When indicating the beginning of a compiler statement, the address of the target system is stored in the real time tracer memory 2-8. By repeating this procedure, the execution order of comparator statements is stored in the real-time tracer memory 2-8.

本アドレス情報はコンパイラ・バー１−トメントと対応
づけられてお）、アドレス情報から、コンパイラ・ステ
ートメントへ逆袈換することによシ、コンパイラ言語で
作成されたプログラムのリアル・タイム・トレースが可
能になる。This address information is associated with compiler statements), and by converting the address information into compiler statements, real-time tracing of programs created in the compiler language is possible. become.

従来、コンパイラ１語で作成されたプログラムをデパグ
する方法としては、デバグ・ステートメントをあらかじ
めプログラムに組み込み、コンパイルすることにより可
能である。そｑ）為、再コンパイルする度に、プログラ
ム容量及びリアル・タイム性は全く考慮されてなかった
。Conventionally, a method of debugging a program created using a single word compiler is possible by incorporating debug statements into the program in advance and compiling it. Therefore, each time the program was recompiled, program capacity and real-time performance were not taken into consideration at all.

本プログラム開発支援装置を使用すれば、コンパイラ言
語で作成されたプログラムでも、プログラムを再コンパ
イルする必要もなく、全く同じプログラム容量で、リア
ル・タイム性を損うことなくデバグが可能だという利点
がある。By using this program development support device, there is no need to recompile programs created using compiler languages, and the advantage is that debugging is possible without compromising real-time performance using exactly the same program capacity. be.

[Brief explanation of the drawing]

第１図はターゲット・システムと従来のプログラム開発
支援装置の基本的な構成例を示すブロック図である。第２図は本発明のプログラム開発支援装置の一実施例を
示すブロック図である。１・・・・・・ターゲット・システム、１−１・・・・
・パアドレス・バス、１−２・・・・・テーク・バス、
１−３・・・・・・コントロール・バス、１−４・・・
・・ＣＰ［Ｊ、１−５・・・・・・メモリ、１−６・・
・・・・入出力ボート、２・・・・・ターゲット・シス
テム、２−１・・・・・・アドレス・バス、２−２・・
・・・・テーク・バス、２−３・・・・・・コントロー
ル・バス、２−４・・・・・・ＣＰＵ、２−５・・・・
・・メモリ、２−６・・・・・・入出力ホート、２−７
・・・・・・コントロール・モジュール、２−８・・・
・・・リアル・タイム・トレース用メモリ、２−９・・
・・・・アドレス・カウンタ・モジュール、２−１０・
・・・・・マルチ・プレクサ、２−１１・・・・・・マ
ルチ・プレクサ、２−１２・・・・・・リアル・タイム
・トレース用メモリへの書き込み信号、２−１３・・・
・・・アドレス・カウンタ・モジュールへのカウント信
号、２−１４・・・・・・制御信号、２−１５・・・・
・・メモリ、２−１６・・・・・・マルチ・プレクサ、
２−１７・・・・・・マルチ・プレクサ、２−１８・・
・・・・ＡＮＤ回路。FIG. 1 is a block diagram showing a basic configuration example of a target system and a conventional program development support device. FIG. 2 is a block diagram showing an embodiment of the program development support device of the present invention. 1...Target system, 1-1...
・Paraddress bus, 1-2...Take bus,
1-3...Control bus, 1-4...
...CP[J, 1-5...Memory, 1-6...
...I/O port, 2...Target system, 2-1...Address bus, 2-2...
...Take bus, 2-3...Control bus, 2-4...CPU, 2-5...
...Memory, 2-6...Input/output port, 2-7
...Control module, 2-8...
・・・Real time trace memory, 2-9...
...address counter module, 2-10.
...Multiplexer, 2-11...Multiplexer, 2-12...Write signal to real-time trace memory, 2-13...
... Count signal to address counter module, 2-14 ... Control signal, 2-15 ...
...Memory, 2-16...Multiplexer,
2-17...Multiplexer, 2-18...
...AND circuit.

Claims

[Claims]

It has an information storage device corresponding to the program space of the target system, and each statement of a program created in a high-level language (compiler language) corresponds to multiple assemble statements/statements (machine language). By setting information indicating that the statement is at the beginning of the statement in the address of the information storage device corresponding to the assembly statement at the beginning of the statement,
A program development support device characterized by enabling a real-time tracing function for programs created in a high-level language.