JPS6080307A - Current inverting circuit - Google Patents

Current inverting circuit

Info

Publication number
JPS6080307A
JPS6080307A JP58188740A JP18874083A JPS6080307A JP S6080307 A JPS6080307 A JP S6080307A JP 58188740 A JP58188740 A JP 58188740A JP 18874083 A JP18874083 A JP 18874083A JP S6080307 A JPS6080307 A JP S6080307A
Authority
JP
Japan
Prior art keywords
current
transistor
flows
difference
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58188740A
Other languages
Japanese (ja)
Other versions
JPH0462206B2 (en
Inventor
Shigeyoshi Hayashi
林 成嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58188740A priority Critical patent/JPS6080307A/en
Publication of JPS6080307A publication Critical patent/JPS6080307A/en
Publication of JPH0462206B2 publication Critical patent/JPH0462206B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To improve the power supply voltage margin on the circuit constitution by constituting a titled circuit so that a transistor (TR) detecting a difference current between a reference constant current and an input current to be applied with current inversion is controlled. CONSTITUTION:A current Ic of a reference constant current source 26 flows to a TR32 by current mirror effect of TRs 28, 32. The current Ic flows similarly to TRs 38, 40 by the current mirror effect of the TRs 34, 38 and 40. When a current Ii drawn out externally flows from an input terminal 42, a difference current (Ic-Ii) flows to a base of a TR46 of a difference current detecting circuit 43, a current proportional to the current difference flows from the emitter of a TR46 to resistors 48, 36 and the emitter potential of the TR32 is increased. Thus, a current proportional to the Ii flows to the TR32 at the balancing state and a current proportional to the Ii is flowed out from an output terminal 44 by said current mirror effect.

Description

【発明の詳細な説明】 この発明は電流反転回路に係り、特に、その駆動電圧の
低減化に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current inverting circuit, and particularly to reducing the driving voltage thereof.

従来、電流反転回路は半導体集積回路等において定電流
源等として用いられ、第1図又は第2図に示す構成のも
のが用いられている。第1図に示す電流反転回路は、ト
ランジスタ2のベース・エミッタ間にダイオード4を順
方向に接続し、ダイオード4のアノード及びトランジス
タ2のエミッタに電源端子6から電源電圧Vccを印加
し、入力端子8から引かれる電流を電流反転し、トラン
ジスタ2のコレクタに形成された出力端子10から取出
すようにしたものである。
2. Description of the Related Art Conventionally, current inverting circuits have been used as constant current sources in semiconductor integrated circuits and the like, and those having the configuration shown in FIG. 1 or 2 have been used. The current inverting circuit shown in FIG. 1 has a diode 4 connected in the forward direction between the base and emitter of a transistor 2, a power supply voltage Vcc applied from a power supply terminal 6 to the anode of the diode 4 and the emitter of the transistor 2, and an input terminal The current drawn from the transistor 8 is inverted and taken out from the output terminal 10 formed at the collector of the transistor 2.

また、第2図に示す電流反転回路では、一対のトランジ
スタ12.14のベース、エミッタをそれぞれ共通にす
るとともに、トランジスタ12のベース・コレクタ間を
トランジスタ16のエミッタ・ベース間で短絡し、トラ
ンジスタ12.14のエミッタに電源端子18から電源
電圧■cCを印加し、トランジスタ12のコレクタに入
力端子20、トランジスタ14のコレクタに出力端子2
2を形成し、トランジスタ16のコレクタは基準電位点
に接続したものである。
In the current inverting circuit shown in FIG. 2, the base and emitter of the pair of transistors 12 and 14 are made common, and the base and collector of the transistor 12 are short-circuited between the emitter and base of the transistor 16. A power supply voltage ■cC is applied from the power supply terminal 18 to the emitter of the transistor 14, an input terminal 20 is applied to the collector of the transistor 12, and an output terminal 2 is applied to the collector of the transistor 14.
2, and the collector of the transistor 16 is connected to a reference potential point.

前者の電流反転回路では電源端子6と基準電位点との間
にダイオード4の順方向電圧降下vFが発生し、後者の
電流反転回路ではトランジスタ12.14のベース・エ
ミッタ間の順方向電圧降下vF及びトランジスタ16の
順方向電圧降下■Fから2VFの電圧降下が生じる。こ
のため、回路構成上、電圧余裕が無い場合には適さない
ものである。
In the former current inversion circuit, a forward voltage drop vF across the diode 4 occurs between the power supply terminal 6 and the reference potential point, and in the latter current inversion circuit, a forward voltage drop vF occurs between the base and emitter of the transistors 12 and 14. A voltage drop of 2 VF is generated from the forward voltage drop (IV) of the transistor 16. Therefore, it is not suitable when there is no voltage margin due to the circuit configuration.

この発明は電圧降下をトランジスタのベース・エミッタ
間の順方向電圧降下より低い値に低減した電流反転回路
の提供を目的とする。
An object of the present invention is to provide a current inversion circuit in which the voltage drop is reduced to a value lower than the forward voltage drop between the base and emitter of a transistor.

この発明は、基準定電流と電流反転すべき入力電流との
差電流を検出する差電流検出回路と、この差電流検出回
路から差電流が帰還され通流電流値が調整される第1の
トランジスタと、この第1のトランジスタを流れる入力
電流と同値の電流を反転して取出す第2のトランジスタ
とから構成したことを特徴とする。
The present invention includes a difference current detection circuit that detects a difference current between a reference constant current and an input current to be inverted, and a first transistor whose current value is adjusted by feeding back the difference current from the difference current detection circuit. and a second transistor that inverts and extracts a current having the same value as the input current flowing through the first transistor.

以下、この発明を図面に示した実施例を参照して詳細に
説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.

第3図はこの発明の電流反転回路の実施例を示している
。図において、電源端子24が形成された電源ラインと
基準電位点との間には、定電流源26、ベース・コレク
タ間を短絡したトランジスタ28及び抵抗30が接続さ
れている。定電流源26は基準電流を設定し、トランジ
スタ28のベース・コレクタには第1のトランジスタ3
2のベースが共通に接続されている。即ち、電源端子2
4には電源電圧Vccが印加され、トランジスタ28に
流れる基準電流は、電流反転されてトランジスタ32に
流れる。このトランジスタ32のコレクタと電源ライン
との間にはベース・コレクタを共通に接続したトランジ
スタ34がエミッタを電源ライン側にして接続され、ト
ランジスタ32のエミッタは抵抗36を介して基準電位
点に接続されている。
FIG. 3 shows an embodiment of the current inversion circuit of the present invention. In the figure, a constant current source 26, a transistor 28 whose base and collector are short-circuited, and a resistor 30 are connected between the power supply line where the power supply terminal 24 is formed and the reference potential point. A constant current source 26 sets a reference current, and a first transistor 3 is connected to the base and collector of the transistor 28.
The two bases are connected in common. That is, power terminal 2
Power supply voltage Vcc is applied to transistor 4, and the reference current flowing through transistor 28 is reversed and flows through transistor 32. A transistor 34 whose base and collector are connected in common is connected between the collector of this transistor 32 and the power supply line, with its emitter facing the power supply line, and the emitter of the transistor 32 is connected to a reference potential point via a resistor 36. ing.

トランジスタ34のベース・コレクタには入力側のトラ
ンジスタ38及び第2のトランジスタ40のベースが共
通に接続され、トランジスタ38.40のベースにはト
ランジスタ34のエミッタ・ベース間の順方向降下電圧
VFでバイアスが与えられている。トランジスタ3B、
40のエミッタは電源ラインに接続され、トランジスタ
38のコレクタには入力端子42、トランジスタ40の
コレクタには出力端子44が形成されている。
The bases of the input side transistor 38 and the second transistor 40 are commonly connected to the base and collector of the transistor 34, and the bases of the transistors 38 and 40 are biased with the forward drop voltage VF between the emitter and base of the transistor 34. is given. transistor 3B,
The emitter of the transistor 40 is connected to a power supply line, the collector of the transistor 38 is formed with an input terminal 42, and the collector of the transistor 40 is formed with an output terminal 44.

そして、トランジスタ38のコレクタに流れる入力電流
と、トランジスタ32に流れる基準電流との差電流を検
出する差電流検出回路43が設置されている。即ち、ト
ランジスタ38のコレクタには、等価電源45を介して
トランジスタ46のベースが接続され、このトランジス
タ46は電源ラインとトランジスタ3・2のエミッタ側
に抵抗48を介在させて接続されている。
A difference current detection circuit 43 is installed to detect a difference current between the input current flowing to the collector of the transistor 38 and the reference current flowing to the transistor 32. That is, the base of a transistor 46 is connected to the collector of the transistor 38 via an equivalent power supply 45, and this transistor 46 is connected to the power supply line and the emitter side of the transistors 3 and 2 with a resistor 48 interposed therebetween.

以上の構成に基づき、動作を説明する。入力端子42か
ら外部に引く電流をIi、定電流源26で設定される電
流を[c(>Ii)とする。トランジスタ32には、ト
ランジスタ28.32のカレントミラー効果によって電
流(cが流れる。この電流1cは、同様にトランジスタ
34.38.40のカレントミラー効果によってトラン
ジスタ3B、40にも流れる。しかし、この場合、入力
端子42からは電流Iiを引くため、電流Tc、+1の
差電流(lc−1i)がトランジスタ46のベースに流
れ込み、これに応じた電流(hFE(rc−14))が
トランジスタ46のエミッタから抵抗48.36に流れ
る。但し、hFEはトランジスタ46の直流電流増幅率
である。この結果、差電流(Ic−Ii)に対応する電
流が電圧に変換されてトランジスタ32のエミ・ツタ側
に帰還され、トランジスタ32のエミ・ツタ電位は差電
流(Ic−Ii)に応じて上昇する。このため、トラン
ジスタ32のコレクタ電流が減少することになり、平衡
状態ではトランジスタ32には入力電流1iに比例した
電流が流れるため、トランジスタ34.40のカレント
ミラー効果により、トランジスタ34には電流iiに比
例した電流が流れ、出力端子44から電流Itに比例し
た電流が流出する。即ち、入力端子42から引く電流1
1は、電流反転されて出力端子44から取出すことがで
きる。
The operation will be explained based on the above configuration. It is assumed that the current drawn from the input terminal 42 to the outside is Ii, and the current set by the constant current source 26 is [c (>Ii). A current (c flows through the transistor 32 due to the current mirror effect of the transistors 28 and 32. This current 1c also flows to the transistors 3B and 40 due to the current mirror effect of the transistors 34, 38, and 40. However, in this case , the current Ii is drawn from the input terminal 42, so a difference current (lc-1i) between the current Tc and +1 flows into the base of the transistor 46, and a corresponding current (hFE(rc-14)) flows into the emitter of the transistor 46. and flows into the resistor 48.36. However, hFE is the DC current amplification factor of the transistor 46. As a result, the current corresponding to the difference current (Ic-Ii) is converted to voltage and is applied to the emitter and ivy side of the transistor 32. As a result, the emitter potential of the transistor 32 increases according to the difference current (Ic-Ii). Therefore, the collector current of the transistor 32 decreases, and in an equilibrium state, the transistor 32 has an input current 1i. Since a proportional current flows, a current proportional to the current ii flows through the transistor 34 due to the current mirror effect of the transistors 34 and 40, and a current proportional to the current It flows out from the output terminal 44. That is, from the input terminal 42 Current drawn 1
1 can be taken out from the output terminal 44 with the current reversed.

このように構成すれば、電流制御の結果、電圧降下をダ
イオードの順方向電圧降下より低い値に抑えることがで
き、低電圧動作が可能になり、電圧余裕の無い場合にも
適正な電流反転動作を確保することができる。
With this configuration, as a result of current control, the voltage drop can be suppressed to a value lower than the forward voltage drop of the diode, enabling low voltage operation and proper current reversal operation even when there is no voltage margin. can be ensured.

第4図はこの発明の他の実施例を示し、第3図の電流反
転回路と同一部分には同一符号が付してある。この実施
例の電流反転回路は、第3図に示す電流反転回路のトラ
ンジスタ34を除き、トランジスタ32のコレクタをト
ランジスタ38.40のベースに共通に接続したもので
ある。この回路ではトランジスタ32で゛トランジスタ
38.40のベース電流を引いており、前記実施例と同
様の効果が期待できる。
FIG. 4 shows another embodiment of the present invention, in which the same parts as the current inverting circuit of FIG. 3 are given the same reference numerals. In the current inversion circuit of this embodiment, except for the transistor 34 of the current inversion circuit shown in FIG. 3, the collectors of the transistors 32 and 32 are commonly connected to the bases of transistors 38 and 40. In this circuit, the transistor 32 draws the base current of the transistors 38 and 40, and the same effect as in the previous embodiment can be expected.

第5図はこの発明の電流反転回路の応用例を示し、第3
図に示す電流反転回路と同一部分には同一符号を付しで
ある。即ち、エミッタを共通にした一対のトランジスタ
62.64及び定電流源66は差動増幅器を構成し、ト
ランジスタ62のベースにはコンデンサ68を介して入
力端子70が形成され、増幅すべき信号が与えられると
ともに、抵抗72を介して電源ラインより一定のバイア
スが与えられ、トランジスタ64のベースは電源ライン
に直結されている。また、トランジスタ62のコレクタ
は電源ラインに直結され、トランジスタ64のコレクタ
には増幅出力を前記電流反転回路を介して取出すために
、電流反転回路の入力端子42が接続されている。この
場合、トランジスタ32のベースと電源ラインとの間に
は定電流源26が接続され、トランジスタ32のベース
と基準電位点との間にはダイオード73及び抵抗74か
ら成るバイアス回路76が接続され、一定のバイアスが
与えられている。この実施例では、前記実施例の直流レ
ベルシフト用の等価電源として、トランジスタ46のベ
ースとトランジスタ38のコレクタとの間に、抵抗50
を挿入しである。
FIG. 5 shows an application example of the current inversion circuit of the present invention, and the third
The same parts as those of the current inversion circuit shown in the figure are given the same reference numerals. That is, a pair of transistors 62 and 64 having a common emitter and a constant current source 66 constitute a differential amplifier, and an input terminal 70 is formed at the base of the transistor 62 via a capacitor 68, and a signal to be amplified is applied. At the same time, a constant bias is applied from the power supply line through the resistor 72, and the base of the transistor 64 is directly connected to the power supply line. Further, the collector of the transistor 62 is directly connected to the power supply line, and the collector of the transistor 64 is connected to the input terminal 42 of the current inverting circuit in order to take out the amplified output via the current inverting circuit. In this case, a constant current source 26 is connected between the base of the transistor 32 and the power supply line, and a bias circuit 76 consisting of a diode 73 and a resistor 74 is connected between the base of the transistor 32 and the reference potential point. given a certain bias. In this embodiment, a resistor 50 is connected between the base of the transistor 46 and the collector of the transistor 38 as an equivalent power supply for DC level shifting in the previous embodiment.
Insert.

このような構成によれば、差動増幅器の電流出力を電流
反転して出力端子44から取出すことができ、出力の取
出しについて電圧降下を削減させることができるので電
圧余裕の無い各種電子機器に対して好適である。
With this configuration, the current output of the differential amplifier can be inverted and taken out from the output terminal 44, and the voltage drop in the output can be reduced, making it suitable for various electronic devices that do not have a voltage margin. It is suitable.

以上説明したようにこの発明によれば、電圧降下をトラ
ンジスタのベース・エミッタ間の順方向電圧降下より低
い値に低減し、電圧余裕の無い場合にも安定した電流反
転動作を確保す墨ことができる。
As explained above, according to the present invention, it is possible to reduce the voltage drop to a value lower than the forward voltage drop between the base and emitter of the transistor, and to ensure stable current reversal operation even when there is no voltage margin. can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は従来の電流反転回路を示す回路図、
第3図はこの発明の電流反転回路の実施例を示す回路図
、第4図はこの発明の電流反転回路の他の実施例を示す
回路図、第5図はこの発明の応用例を示す回路図である
。 32・・・第1のトランジスタ、40・・・第2のトラ
ンジスタ、43・・・差電流検出回路。 第1図 第2図 第3図 4 第4図
FIGS. 1 and 2 are circuit diagrams showing conventional current inversion circuits,
FIG. 3 is a circuit diagram showing an embodiment of the current inverting circuit of the present invention, FIG. 4 is a circuit diagram showing another embodiment of the current inverting circuit of the present invention, and FIG. 5 is a circuit diagram showing an example of application of the present invention. It is a diagram. 32... First transistor, 40... Second transistor, 43... Differential current detection circuit. Figure 1 Figure 2 Figure 3 Figure 4 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 基準定電流と電流反転すべき入力電流との差電流を検出
する差電流検出回路と、この差電流検出回路から差電流
が帰還され通流電流値が調整される第1のトランジスタ
と、この第1のトランジスタを流れる入力電流と同値の
電流を反転して取出す第2のトランジスタとから構成し
たことを特徴とする電流反転回路。
A difference current detection circuit that detects a difference current between a reference constant current and an input current to be inverted; a first transistor whose current value is adjusted by feeding back the difference current from this difference current detection circuit; 1. A current inverting circuit comprising a second transistor that inverts and extracts a current having the same value as the input current flowing through the first transistor.
JP58188740A 1983-10-09 1983-10-09 Current inverting circuit Granted JPS6080307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58188740A JPS6080307A (en) 1983-10-09 1983-10-09 Current inverting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58188740A JPS6080307A (en) 1983-10-09 1983-10-09 Current inverting circuit

Publications (2)

Publication Number Publication Date
JPS6080307A true JPS6080307A (en) 1985-05-08
JPH0462206B2 JPH0462206B2 (en) 1992-10-05

Family

ID=16228939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58188740A Granted JPS6080307A (en) 1983-10-09 1983-10-09 Current inverting circuit

Country Status (1)

Country Link
JP (1) JPS6080307A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739246A (en) * 1987-06-01 1988-04-19 Gte Communication Systems Corporation Current reference for feedback current source

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676616A (en) * 1979-11-28 1981-06-24 Yokogawa Hokushin Electric Corp Current operational amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676616A (en) * 1979-11-28 1981-06-24 Yokogawa Hokushin Electric Corp Current operational amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739246A (en) * 1987-06-01 1988-04-19 Gte Communication Systems Corporation Current reference for feedback current source

Also Published As

Publication number Publication date
JPH0462206B2 (en) 1992-10-05

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
US4437023A (en) Current mirror source circuitry
JPH0473806B2 (en)
JPH0770935B2 (en) Differential current amplifier circuit
US5155429A (en) Threshold voltage generating circuit
JPS6080307A (en) Current inverting circuit
JP3178716B2 (en) Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit
JPH09105763A (en) Comparator circuit
JP2729001B2 (en) Reference voltage generation circuit
JPH0379123A (en) Constant current source circuit
JPH0413692Y2 (en)
JP2623954B2 (en) Variable gain amplifier
JP2902277B2 (en) Emitter follower output current limiting circuit
JPS59108411A (en) Current source circuit
JPH0346574Y2 (en)
JPH01305609A (en) Output circuit
JPH0216042B2 (en)
JPH04278611A (en) Constant current circuit
JPS6075107A (en) Amplifier for hall element
JP2581163B2 (en) Direct connection type amplifier
JPS61117613A (en) Constant voltage power supply circuit with current limit
JPH0332096Y2 (en)
JPS6218979Y2 (en)
JP2661138B2 (en) Current amplifier circuit
JPH0316644B2 (en)