JPS6077531A - Method for preventing erroneous detection and mis-correction - Google Patents

Method for preventing erroneous detection and mis-correction

Info

Publication number
JPS6077531A
JPS6077531A JP18644583A JP18644583A JPS6077531A JP S6077531 A JPS6077531 A JP S6077531A JP 18644583 A JP18644583 A JP 18644583A JP 18644583 A JP18644583 A JP 18644583A JP S6077531 A JPS6077531 A JP S6077531A
Authority
JP
Japan
Prior art keywords
error
frame
word
parity
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18644583A
Other languages
Japanese (ja)
Inventor
Yoshinori Amano
天野 善則
Nobuyoshi Kihara
木原 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18644583A priority Critical patent/JPS6077531A/en
Publication of JPS6077531A publication Critical patent/JPS6077531A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Abstract

PURPOSE:To prevent generation of mis-correction at overlooked CRCC by using three error pointers so as to attain correction. CONSTITUTION:Arrangement of signal is applied to a signal train obtained by converting an analog signal into a digital signal so as to divide the signals in the form of matrix. P parity and Q parity are generated in the column direction in one set of divided signal groups. Then an error generated at recording or reproduction is detected by the CRCC at each frame. In Fig., marks ''X'' indicate words of the frame where an error is detected and marks ''0'' show words of the frame where no error is detected. The 1st error pointer 1 is set to the words of the marks ''X''. Then the error detection using the Q parity is applied, and when a word is regarded as an error words, the 2nd error pointer 2 is set to all the words of the series. Moreover, when a word is regarded as an error word in the Q parity, the 3rd error pointer 3 is set to all the words where the 1st error pointer is not set. When the 3rd pointer 3 is set to words in the frame where no pointer 2 is set, the state is restored.

Description

【発明の詳細な説明】 産業上の利用分野 アナログ信号をディジタル信号に変換し、記録媒体に記
録・再生する装置における誤り検出・1娯訂正防止方法
に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Use The present invention relates to a method for error detection and correction prevention in an apparatus that converts an analog signal into a digital signal and records and reproduces it on a recording medium.

従来例の構成とその問題点 アナログ信号をディジタル信号に変換した後、このディ
ジタル信号系列D1.D2.D3・・印・を%x Nワ
ード毎に分割し、各々独立に信号の並び換え(インター
リーブ)を行ない、更に第1図に示すようにMxNの行
列の形にする。ここで、一定の規則にしたがい、各行よ
り1個づつワード信号を取り出してPパリティを先成し
、最下行に付加する。更にPパリティの生成の時とは異
なる規則にしたがいPパリティも含めて各行より1個づ
つワード信号を取り出してQパリティを生成しPパリテ
ィの行の下に付加する。ここでは説明を簡単にするため
第2図に示すような一定の間隔にの長さ毎にPハリティ
系列をとりPパリティを生成し、捷たQパリティ系列は
一定の長さL(K%L)の間隔でとりQパリティを生成
する。そこで縦方向の(M+2)個の信号を一組のフレ
ームとし、先頭に同期信号を付加し、更にこれらのフレ
ーム内の信号より短縮化巡回符号(CRCC)を生成し
てフレームの末尾に付加し、記録媒体上には1列目のフ
レーム、2列目のフレーム、・・・・・・、N列目のフ
レームの順に記録される。記録媒体から再生された信号
は記録媒体上の傷やゴミ等により誤りを含んでおり、そ
のためにCRCCによってフレーム単位の誤りが検出さ
れる。CRCCに用いられる多項式として1+)C十X
+X の16次のものがあるが、これはフレーム内の1
6ビツトまでの誤りは全て検出可能であり、17ビツト
以上の誤りに関しても、特定の誤りパターンを除いて検
出できる。誤りが検出されたフレームではそのすべての
ワード4B号にエラーポインタがたち、このエラー情報
を副圧回路に送り、そこで2系列のパリティによる繰り
返し訂正が行なわれる。
Configuration of conventional example and its problems After converting an analog signal into a digital signal, this digital signal series D1. D2. D3...mark is divided into %xN words, and the signals are rearranged (interleaved) independently for each word, and further formed into an MxN matrix as shown in FIG. Here, according to a certain rule, one word signal is taken out from each row to preform P parity and added to the bottom row. Furthermore, one word signal is taken out from each row including the P parity according to a different rule from the one used when generating the P parity, and Q parity is generated and added below the P parity row. To simplify the explanation, we will take P parity sequences at regular intervals as shown in Figure 2 to generate P parity, and the truncated Q parity sequences will have a constant length L (K%L). ) to generate Q parity. Therefore, (M+2) signals in the vertical direction are made into a set of frames, a synchronization signal is added to the beginning, and a shortened cyclic code (CRCC) is generated from the signals in these frames and added to the end of the frame. , frames are recorded on the recording medium in the order of the first column frame, the second column frame, . . . , the N-th column frame. A signal reproduced from a recording medium contains errors due to scratches, dust, etc. on the recording medium, and therefore errors are detected in frame units by CRCC. The polynomial used in CRCC is 1+)C×
There is a 16th order of +X, which is 1 in the frame.
All errors of up to 6 bits can be detected, and errors of 17 bits or more can also be detected except for specific error patterns. In a frame in which an error is detected, error pointers are set in all words No. 4B, and this error information is sent to the sub-pressure circuit, where correction is repeatedly performed using two series of parities.

フレーム内に17ビツト以上の誤りが生起した場合、C
RCCによる誤り検出ミスが発生ずる確率は1/216
≠1+6×10づであり、本来エラーポインタがたつべ
きワードにエラーポインタがたたないため正解とみなし
、訂正回路では、このワードによって他の誤りワードが
訂正されることがあり、2系列のパリティによって繰り
返し訂正が行なわれることにより最終的には誤訂正とな
るワ、−ド数が増加する。たとえば音声信号をディジタ
ル信号に変換して記録再生するものであれば、再生信号
中にクリック音等の異音として現われ、きわめで重要な
問題となる。
If an error of 17 bits or more occurs in the frame, C
The probability that an error detection error will occur by RCC is 1/216
≠ 1 + 6 × 10, and the error pointer does not hit the word where the error pointer should go, so it is considered correct. In the correction circuit, this word may correct other error words, and the two series of parity As a result of repeated corrections, the number of words that are incorrectly corrected increases. For example, if an audio signal is converted into a digital signal and recorded and reproduced, abnormal noises such as clicks appear in the reproduced signal, which becomes an extremely important problem.

発明の目的 本発明は上記問題点を解消するもので、CRCCによる
誤り検出が行なわれた後で訂正動作にはいる前にパリテ
ィによる誤り検出を行ない、その検出結果に基づいて新
たなエラーポインタを生成しこのエラー情報を訂正回路
に送ることによってCRCCでの誤り検出ミスを防ぎ、
誤訂正のワード数が拡大することを防止する誤り検出・
誤訂正防止方法を捺供するものである。
Purpose of the Invention The present invention solves the above-mentioned problems by performing error detection using parity after error detection using CRCC and before starting a correction operation, and creating a new error pointer based on the detection result. By generating and sending this error information to the correction circuit, error detection errors in CRCC are prevented.
Error detection and
This document provides information on how to prevent erroneous corrections.

発明の構成 本発明はアナログ信号をディジタル信号に変換し唖系列
の誤り訂正符号(Pパリティ、Qパリティ)を付加し、
フレーム構成して、各フレーム毎に短縮化巡回符号(C
RCC) を生成し、フレームの先頭に同期信号、フレ
ームの末尾にCRCCを付は加えて記録媒体に記録再生
する装置で、再生時にはCRCCにより各フレームの誤
り検出を行ない、第1のエラーポインタ情報を発生する
手段と、第1のパリティと第1のエラーポインタ情報を
用いて第2のエラーポインタ、第3のエラーポインタを
発生させる手段を有し、第1.第2゜第3のエラーポイ
ンタを用いて訂正を行なうことKよりCRCCによる誤
り検出見のがしを検出し、訂正回路での誤訂正を防ぐこ
とのできるものである。
Structure of the Invention The present invention converts an analog signal into a digital signal, adds a blank series error correction code (P parity, Q parity),
A shortened cyclic code (C
This is a device that generates a synchronization signal (RCC) at the beginning of a frame and adds a CRCC to the end of the frame and records and reproduces it on a recording medium.During reproduction, it detects errors in each frame using the CRCC and collects the first error pointer information. and means for generating a second error pointer and a third error pointer using the first parity and the first error pointer information, By performing correction using the second and third error pointers, it is possible to detect missed error detection by CRCC and prevent erroneous correction in the correction circuit.

実施例の説明 まず従来例と同様に、アナログ信号をディジタル信号に
変換して得られた8ビツトの信号列D1゜D2.D3.
・・・・・・に信号の並び換え(インターリー−ブ)を
施こし、更に、第1図に示すようにM x Nの行列の
形に分割する。この分割された一組の信+711 号群内で第2図に示すように対方向に一定の間隔にでP
パリティ系列をとり、Pパリティを生成、更に層方向に
一定の間隔りでQパリティ系列をとり、Pパリティワー
ドも含めて、Qパリティを牛成、(M+2 )xNの行
列とする。ここで−列毎に、先頭に同期信号、末尾に同
期信号を含めた列全体の信号より生成されるCRCCを
付加してフレームとし、フレーム毎に順次記録媒体に記
録される。以上のようなフォーマットに構成された信号
に関し、本発明の誤り検出、誤訂正防止方法を適用した
実施例を以下に説明する。
Description of the Embodiment First, as in the conventional example, an 8-bit signal sequence D1, D2, . D3.
The signals are rearranged (interleaved) and further divided into an M x N matrix as shown in FIG. Within this divided set of signals +711 signals, as shown in Figure 2, P is transmitted at regular intervals in opposite directions.
A parity sequence is taken, a P parity is generated, a Q parity sequence is taken at regular intervals in the layer direction, and the Q parity, including the P parity words, is made into a (M+2)×N matrix. Here, for each column, a CRCC generated from the signals of the entire column including the synchronization signal at the beginning and the synchronization signal at the end is added to form a frame, which is sequentially recorded on the recording medium frame by frame. An embodiment in which the error detection and error correction prevention method of the present invention is applied to a signal configured in the above format will be described below.

記録媒体上の傷、ゴミ等により記録時、あるいは再生時
に発生した誤りをフレーム毎にCRCCで検出した例を
M=7の場合について第3図に示す。CRCCでは16
次の生成多項式を用いる。
FIG. 3 shows an example in which errors occurring during recording or reproduction due to scratches, dust, etc. on the recording medium are detected for each frame by CRCC in the case of M=7. 16 at CRCC
Use the following generator polynomial.

縦方向(w’w ・・・、w7.p、o)にフレームを
1’2’ 構成し、図中X印は誤りが検出されたフレームのワード
を示し、○印は誤りが検出されなかったフレームのワー
ドを示す、簡単のためにQパリティ系列のフレームを横
方向にとっているが、実際には一つのフレームとフレー
ムとの間K(L−1)個のフレームが存在する。X印の
ワードには第1のエラーポインタがたち、正解のワード
を区別する。次に削正動作にはいる前にQパリティによ
る誤り検出を行なう。Qパリティの誤り検出では、Qパ
リティ系列すべてのワードが正解でかっ、Qパリティに
て誤りと見なされた時に限り、CRCCによる誤シ検出
ミスが発生したとみなして、その系列のすべてのワード
に第2のエラーポインタをたてる、また、Qパリティ系
列の少なくとも一つ以上のワードで第1のエラーポイン
タがたっており、かつQパリティで誤りと見なされた時
、その系列のワードの中で第1のエラーポインタがたっ
ていないすべてのワードに第3のエラーポインタをたて
る。第3図においてQパリティでの誤り検出結果により
誤りとみなされる系列がΔ印で示される場合、最終的に
エラーポインタは第4図のようになる。なお、図中、1
,2,3はそれぞれ第1、第2.第3のエラーポインタ
のたっているワードを示している。第2のエラーポイン
タの/こっていないフレームはCRCCによる検出ミス
のfjJ能性がきわめて低いのでこのフレーム内で第3
のエラーポインタがたっているワードが存在ずノ1ば、
その第3のエラーポインタは元に戻す。以上の処理を行
なうと第4図は第5図のようになる。最終的に残った第
2.第3のエラーポインタのたっているワードはCRC
Cによる検出ミスの可能性大として筑1のエラーポイン
タとともに訂正回路に送られる。訂正回路ではPパリテ
ィによる訂正、Qパリティによる訂正が順次繰り返し行
なわれる。
1'2' frames are constructed in the vertical direction (w'w..., w7.p, o), and in the figure, the X mark indicates the word of the frame in which an error was detected, and the ○ mark indicates that no error was detected. For simplicity, the frames of the Q parity sequence are shown horizontally, but in reality there are K(L-1) frames between each frame. A first error pointer is placed on the word marked with an X to distinguish the correct word. Next, before starting the correction operation, error detection is performed using Q parity. In Q parity error detection, only when all the words in the Q parity sequence are correct and are considered to be errors in the Q parity, it is assumed that a false detection error by CRCC has occurred, and all words in that sequence are A second error pointer is set, and when the first error pointer is set for at least one word in the Q parity series and the Q parity is considered to be an error, the A third error pointer is set for all words that do not have a first error pointer. In FIG. 3, if a sequence deemed to be erroneous based on the Q parity error detection result is indicated by a Δ mark, the error pointer will eventually become as shown in FIG. 4. In addition, in the figure, 1
, 2, 3 are the first, second . It shows the word on which the third error pointer is pointing. Since the second error pointer/unfilled frame has extremely low fjJ probability of detection error by CRCC, the third error pointer is
If the word to which the error pointer is pointing does not exist,
The third error pointer is restored. When the above processing is performed, FIG. 4 becomes as shown in FIG. 5. The final remaining 2nd. The word the third error pointer is pointing to is the CRC
This is sent to the correction circuit along with the error pointer of Chiku 1, as there is a high possibility that this is a detection error caused by C. In the correction circuit, correction using P parity and correction using Q parity are sequentially and repeatedly performed.

この時、第2のエラーポインタのたっているワードがP
パリティで訂正可能となり訂正された後、訂正前の値と
変わっていなければ、このフレームではCRCCの検出
ミスなしと判断し、そのフレーム内の他のワードにたっ
ているエラーポインタを元に戻す、ただし一つのフレー
ム内に2つ以上箱2のエラーポインタがたっているワー
ドが存在する時は、そのワードがともに訂正後も値が変
わらない時のみ他のワードにたっているポインタを元に
戻す。このように訂正の際でもCRCCによる検出ミス
の可能性の低くなったフレームは誤りなしと判断するこ
とにより、CRCCによる誤り検出ミスの検出能力を高
めるとともに訂正能力の低下を防いでいる。
At this time, the word on which the second error pointer is pointing is P
After the parity becomes correctable and the value remains unchanged from the value before correction, it is determined that there is no CRCC detection error in this frame, and the error pointer in the other word in the frame is returned to its original value. When there are words with two or more box 2 error pointers in one frame, the pointers in other words are restored only when the values of both words remain unchanged even after correction. In this way, even during correction, frames for which the possibility of detection errors by CRCC is low are determined to be error-free, thereby increasing the ability to detect error detection errors by CRCC and preventing a decrease in correction ability.

また本発明ではQパリティによる誤り検出のかわりにP
パリティによって誤り検出を行なう方法にも適用し得る
。なおこの場合には訂正回路ではQパリティ訂正、Pパ
リティ訂正の順に繰り返し訂正を行なった方が訂正能力
は高くなる。更に、実施例では、Pパリティ系列をに、
Qパリティ系列をLと一様な間隔で構成したが、不規則
な間隔で構成しても構わない。
In addition, in the present invention, instead of error detection using Q parity, P
It can also be applied to a method of error detection using parity. In this case, the correction ability will be higher if the correction circuit repeatedly performs the Q parity correction and then the P parity correction in this order. Furthermore, in the embodiment, the P parity series is
Although the Q parity series is configured with L and uniform intervals, it may be configured with irregular intervals.

発明の効果 本発明ではCRCCによる誤り検出の他にパリティによ
る誤り検出を行なってCRCCの検出ミスに対する検出
能力を高め、その際にCRCCの検出ミスの可能性大と
みなされたワードの内、新たに2つのエラーポインタを
導入することに」、りその中でCRCCの検出ミスの可
能性は低いと考えられるワードを積極的に正解とみなし
、がっfJ正動作中においても検出ミスの可能性が低い
と考えられれば、正解とし、訂正能力を落とさすに1C
RCC見のがしの検出能力を高めCRCC見のがし時の
誤訂正の発生を極力抑えることがてきる。
Effects of the Invention In the present invention, in addition to error detection using CRCC, error detection is performed using parity to improve the detection ability for CRCC detection errors. By introducing two error pointers, we actively consider words for which there is a low possibility of a CRCC detection error as the correct answer, thereby increasing the possibility of a detection error even during normal operation. If it is considered to be low, the answer is correct and the correction ability is reduced by 1C.
It is possible to improve the ability to detect missing RCCs and to minimize the occurrence of erroneous corrections when missing CRCCs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はディジタル信号のフォーマット化を説明する/
こめの図、第2図はパリティ系列を示すための図、第3
図はCRCCによる誤り検出を行なった時の一例を示す
図、第4図は本発明における一実施例を説明するための
CRCCの検出ミスの検出過程を示す図、第6図は、第
4図と同じくCRCCの検出ミスの検出過程を示す図で
ある。 代理人の氏名 弁理士 中 尾 敏 男 はか1名第1
図 第2図
Figure 1 explains the formatting of digital signals/
Figure 2 is a diagram to show the parity series, Figure 3 is a diagram to show the parity series.
The figure shows an example of error detection using CRCC, FIG. 4 shows the process of detecting a CRCC detection error to explain an embodiment of the present invention, and FIG. It is a figure which shows the detection process of a detection error of CRCC similarly. Name of agent: Patent attorney Toshio Nakao (1st person)
Figure 2

Claims (1)

【特許請求の範囲】[Claims] アナログ信号をディジタル信号に変換し、複数のワード
より2系列の誤り訂正符号を生成した後、誤り訂正符号
を含めてパリティ系列とは異なる複数のワードよりフレ
ームを構成し、フレームの先頭には同期信号、フレーム
の最後にはフレーム内の信号より得られる短縮化巡回符
号を付加した後、記録媒体に記録再生するに際し、再生
時には、短縮化巡回符号により各フレームの誤り検出を
行ない、誤りが検出されればフレーム内のすべてのワー
ドに第1のエラーポインタを立てる手段と、一つのパリ
ティ系列のどのワードにも、第1のエラーポインタが立
っていない場合にパリティ符号で誤りが検出された時は
そのパリティ系列のすべてのワードに第2のエラーポイ
ンタを立てる手段と、第2のエラーポインタがたってい
るワードが属しイ鷺へ又71/ −)−内/7″IMj
のワードゝで矛のワードゝのパリティ系列で少なくとも
1つ以上のワードに第1のエラーポインタがたっており
、かつパリティによる誤りが確認される場合には、前記
フレーム内の前記ワードにのみ第3のエラーポインタを
たてる手段とを用い、第2のエラーポインタのたってい
るワードが訂正された後、訂正前と値が変わらない時は
そのフレーム内で第2のエラーポインタのたっているワ
ードが他に存在しなければ、そのフレーム内の各ワード
のすべてのエラーポインタを元に戻し、同一フレーム内
に2つ以上第2のエラーポインタがたっているワードが
存在する時は、ともに訂正された後、訂正前と値が変わ
らない時に限りそのフレーム内の各ワードのすべてのエ
ラーポインタを元に戻すことを!1h゛徴とする誤り(
小出・誤訂正防止方法。
After converting an analog signal to a digital signal and generating two sequences of error correction codes from multiple words, a frame is constructed from multiple words including the error correction code and different from the parity sequence, and a synchronization code is placed at the beginning of the frame. After adding a shortened cyclic code obtained from the signal within the frame to the end of the signal and frame, when recording and playing back on a recording medium, error detection is performed for each frame using the shortened cyclic code during playback, and errors are detected. means to set a first error pointer in every word in a frame if the first error pointer is set in every word in a parity sequence; means to set a second error pointer in every word of the parity series, and the word to which the second error pointer is set belongs to 71/-)-in/7''IMj
If the first error pointer is on at least one word in the parity series of the second word in word , and an error due to parity is confirmed, the third error pointer is applied only to the word in the frame. After the word that the second error pointer is pointing to is corrected, if the value remains the same as before the correction, the word that the second error pointer is pointing to in that frame is changed to another. If the second error pointer does not exist, all error pointers of each word in that frame are restored, and if there are words with two or more second error pointers in the same frame, after both are corrected, Restore all error pointers for each word in the frame only when the value remains the same as before correction! Error in assuming that it is a 1h characteristic (
How to prevent minor errors and incorrect corrections.
JP18644583A 1983-10-05 1983-10-05 Method for preventing erroneous detection and mis-correction Pending JPS6077531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18644583A JPS6077531A (en) 1983-10-05 1983-10-05 Method for preventing erroneous detection and mis-correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18644583A JPS6077531A (en) 1983-10-05 1983-10-05 Method for preventing erroneous detection and mis-correction

Publications (1)

Publication Number Publication Date
JPS6077531A true JPS6077531A (en) 1985-05-02

Family

ID=16188571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18644583A Pending JPS6077531A (en) 1983-10-05 1983-10-05 Method for preventing erroneous detection and mis-correction

Country Status (1)

Country Link
JP (1) JPS6077531A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120672A (en) * 1985-11-20 1987-06-01 Sony Corp Method for correcting error of data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120672A (en) * 1985-11-20 1987-06-01 Sony Corp Method for correcting error of data

Similar Documents

Publication Publication Date Title
EP0150811B1 (en) Method and apparatus for recording digital signals
US4546474A (en) Method of error correction
JPH0351140B2 (en)
JPH0353817B2 (en)
US5408477A (en) Error correction method
JPH0697542B2 (en) Interleave circuit
US4748628A (en) Method and apparatus for correcting errors in digital audio signals
JP4290881B2 (en) Method and apparatus for storing data on magnetic media including error correction codes
JP2563389B2 (en) Error detection and correction method
JPH0353818B2 (en)
JPH0361381B2 (en)
EP0144431B1 (en) Error-correcting apparatus
JPS6161466B2 (en)
JPS6077531A (en) Method for preventing erroneous detection and mis-correction
JPS58168346A (en) Encoding method of error correction
JPH07109697B2 (en) Error correction encoder
JPS60101766A (en) Address detection system
JP2684031B2 (en) Data decryption method
JPS60111531A (en) Error correcting method
JPH0344394B2 (en)
JP2600672B2 (en) Error correction encoding method and error correction encoding device
JP2746583B2 (en) Error correction encoding method and error correction encoding device
JP2647646B2 (en) Error correction method
JP2578740B2 (en) Error correction method
JPH0361379B2 (en)