JPS6076891A - Subscriber's circuit controlling system - Google Patents
Subscriber's circuit controlling systemInfo
- Publication number
- JPS6076891A JPS6076891A JP18555383A JP18555383A JPS6076891A JP S6076891 A JPS6076891 A JP S6076891A JP 18555383 A JP18555383 A JP 18555383A JP 18555383 A JP18555383 A JP 18555383A JP S6076891 A JPS6076891 A JP S6076891A
- Authority
- JP
- Japan
- Prior art keywords
- subscriber
- circuits
- control
- memory
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/58—Arrangements providing connection between main exchange and sub-exchange or satellite
- H04Q3/60—Arrangements providing connection between main exchange and sub-exchange or satellite for connecting to satellites or concentrators which connect one or more exchange lines with a group of local lines
Landscapes
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Interface Circuits In Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はディジタル交換機に加入者線を第1線装置dで
集線多重化して接heする方式において、該集線装置に
混在収容されるアナログ加入者回路とディジタル加入者
回路とを共;irlにflt:I ?Ku可能とする加
入者回路!I制御方式に関するものである。Detailed Description of the Invention (1) Technical Field of the Invention The present invention relates to a system in which subscriber lines are connected to a digital exchange by concentrating and multiplexing them in a first line device d, in which analog subscriber lines mixedly accommodated in the concentrator are Both subscriber circuit and digital subscriber circuit;flt:I? Subscriber circuit that enables Ku! This relates to the I control method.
(2)従来技術と間へ点
一般に交換機に加入者】埠を引込む際、加入者線の実装
効率を図るために、集綿装rdを介し集線多片化してハ
イウェイに乗せ交換機に接続することが行なわれている
。(2) Conventional technology and the point between subscribers] In order to improve the efficiency of implementing subscriber lines when pulling in a wharf, it is necessary to concentrate the lines into multiple pieces via a cotton collecting rd and connect them to the highway and connect them to the exchange. is being carried out.
この加入者線にはアナログ加入者喘末’c 段fi:す
るアナログ加入者、腺と、ディジタル加入者端末を接続
するディジタル加入者線が1、ディジタル加入者端末が
少ない場合等においては、アナログ加入者線を収容する
東線装置と独立してディジタル加入者端末を収容する集
線装置6を設けるよりは、同一の集線装置にアナログ加
入者線とディジタル加入者線とを混在収容する方式7バ
、経済的にも有利である。This subscriber line has one analog subscriber line and one digital subscriber line connecting the analog subscriber terminal and the digital subscriber terminal. Rather than providing a line concentrator 6 that accommodates digital subscriber terminals independently of the eastern line equipment that accommodates subscriber lines, a system 7 line that accommodates a mixture of analog subscriber lines and digital subscriber lines in the same line concentrator is preferred. , it is also economically advantageous.
しかし、この混在収容する方式をとると、集線装置にて
、アナログ加入者線、ディジタル加入者線をそれぞれイ
ンタフェースするアナログIJO人入目路、ディジタル
加入者回路の双方を制御しなければならず、各加入者回
路を11i11 fallするili!I @115号
を格納する制1i111メモリ金アナログ加入者回路用
、ディジタル加入者回路用に夫々設けなければならない
。しかし、各加入者回路対応に告、用にメモリを設ける
ことは、交換機側の中床制御装置から送られてくる加入
者回路の制御情報がアナログ加入者回路とディジタル加
入者回路とで異なり、その制御1t(IV報をそれぞれ
専用のメモリにチF込むための制汗1会令も兵ならせる
必要があること、また、ディジタル加入者端末と、アナ
ログカIJ人者鼎り末の収容数が変動しても対処できる
ように制御メモリを各々最大収容数分設歿する必をがあ
ること等問題がある。However, if this mixed accommodating system is adopted, the line concentrator must control both the analog IJO input route and the digital subscriber circuit, which interface the analog subscriber line and digital subscriber line, respectively. ili to 11i11 fall each subscriber circuit! A system 1i111 memory for storing I@115 must be provided for the analog subscriber circuit and the digital subscriber circuit, respectively. However, providing a memory for each subscriber circuit means that the subscriber circuit control information sent from the middle floor control device on the exchange side differs between analog subscriber circuits and digital subscriber circuits. It is necessary to control 1t (one antiperspirant order for storing IV information in a dedicated memory), and the number of digital subscriber terminals and analogue IJ users will be increased. There are problems such as the need to provide the maximum capacity of each control memory in order to cope with fluctuations.
(3)発明の目的
本発明は、かかる問題点を7N決するために、加入入目
IWjを制御するための制御メモリをアナログ加入者回
路、ディジタル加入者回路に列し共通に設けて、同一の
く一イ荊■1イにアナログ加入者線、ディジタル加入者
、郡を混在収容することを可能とする加入者回路側部1
方式を桿伊、することを目的としている。(3) Purpose of the Invention In order to solve this problem, the present invention provides a common control memory for controlling the subscription input IWj in the analog subscriber circuit and the digital subscriber circuit, so that the same Subscriber circuit side part 1 that allows analog subscriber lines, digital subscriber lines, and groups to be accommodated in a mixed manner.
The purpose is to make the method more precise.
(4) 発明のイ/1成
上記目的を達成する/辷めに、本発明は、アナログ加入
者線及びディジタル加入者線をそれぞれインタフェース
するアナログ加入者回路及びディジタル加入者回路を混
α:収容し、集線多Φ化する集線装置において、前記ア
ナログ加入者回路及びディジタル加入者回路の制御信号
を記1,0する共通の制御メモリを設け、前記アナログ
加入者(!J回路おるいは前記ディジタル加入者回路に
対応する共通のアドレス指定する手段をυiffえ、前
記制御信号を前記制御メモリに格納することf、特徴と
し、前記アドレス指定する手段が交換(餞の中央1ij
iJ御装置Iiから人力される前記ディジタル加入者回
路あるいは前記アナログ加入者回路の番号情報により行
なわれ、前記制)仲信号を1jfl記制御メモリに格納
づ−るようにしたことを特徴とし、前記アドレス指定す
る手j1Yがサイクリックカウンタからの指定により行
なわノt1 前記加入者回路の初期設足時あるいはシス
テムダウン時に固定の前記制御信号を1111記制御、
31メモリに格納することを特徴とする。(4) A/1 of the invention In order to achieve the above object, the present invention provides a method for accommodating analog subscriber circuits and digital subscriber circuits that interface analog subscriber lines and digital subscriber lines, respectively. In a line concentrator that increases the number of line concentrators, a common control memory is provided to record control signals of the analog subscriber circuit and digital subscriber circuit (1, 0), and the analog subscriber circuit (!J circuit or the digital a common addressing means corresponding to subscriber circuits υiff, and storing said control signal in said control memory, characterized in that said addressing means is exchangeable (center 1ij
The control is carried out based on the number information of the digital subscriber circuit or the analog subscriber circuit manually inputted from the iJ control device Ii, and the control signal is stored in the control memory 1jfl. The addressing hand j1Y performs the address designation according to the designation from the cyclic counter.
31 memory.
(5) づじ明の実施91+ 以下本発明を実施例によって詳細に1M、Lす」する。(5) Implementation of Zujimei 91+ The present invention will now be described in detail with reference to Examples.
第1図はj1!紳装昭の構成の一例を示すものである。Figure 1 is j1! This shows an example of the composition of Shinsoaki.
図において、>14線装fI−1’、 L Cはゲ換(
ぺFi+の通話路スイッチSWにハイウェイHWi介し
て接続されろ。亀線装(17(の加入者端末iI+11
には、加入者線り備
にインタフェースする加入者回路al+82をχえ、加
入者端末の各種状態に応じて、加入者回路al。In the figure, >14-wire system fI-1', LC is a gear change (
Connect to PeFi+'s communication path switch SW via highway HWi. Subscriber terminal iI+11 of turtle line system (17()
In this case, the subscriber circuit al+82 that interfaces with the subscriber line equipment is changed depending on various states of the subscriber terminal.
a2は集線スイッチbの制御(部によシ副+fflされ
、列えは呼出音、呼出信号等の送出制御が行なわれ、本
体交換機とのインタフェースは中央開開装置CCと集線
スイッチ60制御部間にてとられる。a2 controls the concentrator switch b (substituted by the section + ffl), and controls the transmission of ringing tones, ringing signals, etc., and the interface with the main exchange is between the central opening device CC and the concentrator switch 60 control section. Taken at.
尚Sは加入者回路の制御用信号線、Tは音声データ用信
号線である。このようなシステム構成に1′
おいて本発明は加入者回路al+a2がそptぞれアナ
ログ加入者回路、ディジタル加入者回路といったよりに
集線スイッチに混在に接続される場合でも同一の制御手
段により、各加入者回路を制御町fiBとしたものであ
り、以下第2図により詳細に説明される。Note that S is a signal line for controlling the subscriber circuit, and T is a signal line for audio data. In such a system configuration 1', the present invention allows the subscriber circuits al+a2 to be connected by the same control means to concentrator switches rather than to analog subscriber circuits and digital subscriber circuits, respectively. Each subscriber circuit is defined as a control station fiB, and will be explained in detail below with reference to FIG.
第2171は第1図の集線装置dの制のi%の具体的構
成を示すもので、特に、本発明に係る加入者回路の制御
回路構成部分のみ示しである。図において、5はアナロ
グ加入者回路を初期設定するための制御信号蓄積回路、
6はディジタル加入者回路を初期設定するための制御信
号蓄積回路、7はシステ期化するための制御信号蓄積回
路、8はシステムダウンとなったときにディジタル加入
者回路を初期化するための制御信号蓄積回路、9は交換
処理上において中央制御装置等から送られてくる加入者
回路を制御する制御信号蓄積回路、10は交換処理上で
加入者回路を制御するときの被加入者回路の番号蓄積回
路で、この番号情報は後述する如く制御メモリ19の加
入者回路に対応するアドレスに相当する。11.12.
13.14は各入力される信号情報を選択するセレクタ
、19は各加入者回路を制御する制御信号を格納する制
6(11メモ’Jtts+16はメモリアドレス入力用
カウンタで、15は一件込み用、16は読出し用であり
それぞれサイク・リックに更新される。1はアナログ/
ディジタル加入者回路の制御情報を選択する切替え11
ス報入力端子、2はシステムダウン情報入力端子、3は
初期設定情報入力端子、4は交換制御上入力される制−
命令情報の有無の入力端子、18はttit制御メモリ
19の読出し/1込みタイミング信号、17は加入者回
路しこ送出される制御信号の出刃端子である。この制御
信号17は第1図の信号線Sに分配出力される。Reference numeral 2171 shows a specific configuration of the control circuit i% of the line concentrator d in FIG. 1, and in particular, only the control circuit component of the subscriber circuit according to the present invention is shown. In the figure, 5 is a control signal storage circuit for initializing the analog subscriber circuit;
6 is a control signal storage circuit for initializing the digital subscriber circuit, 7 is a control signal storage circuit for system initialization, and 8 is a control for initializing the digital subscriber circuit when the system goes down. A signal storage circuit, 9 is a control signal storage circuit that controls subscriber circuits sent from a central control unit, etc. during exchange processing, and 10 is a number of a subscriber circuit when controlling subscriber circuits during exchange processing. In the storage circuit, this number information corresponds to the address corresponding to the subscriber circuit in the control memory 19, as will be described later. 11.12.
13. 14 is a selector that selects each input signal information, 19 is a control signal 6 that stores control signals that control each subscriber circuit (11 Memo' Jtts+16 is a counter for memory address input, and 15 is a counter for inputting one item. , 16 are for reading and are updated cyclically. 1 is for analog/
Switch 11 for selecting control information of digital subscriber circuit
2 is a system down information input terminal, 3 is an initial setting information input terminal, and 4 is a control input for exchange control.
An input terminal for indicating the presence or absence of command information, 18 is a read/input timing signal for the ttit control memory 19, and 17 is an output terminal for a control signal sent to the subscriber circuit. This control signal 17 is distributed and output to the signal line S in FIG.
制御メモリ19は基本的には加入者回路対応にアドレス
をもち、各加入者回路への制御信号を記憶シており、シ
ステムの初期設定時、システムダウン時等においては、
アナログ/ディジタル切替え情報1.システムダウン情
報2に上り制御信号蓄積回路5.6.7.8をセレクタ
11.セレクタ12で)角折し、その入力情1121
f:カウンタ15で指す内容をアドレスとして制御メモ
リ19に書き込む。The control memory 19 basically has addresses corresponding to subscriber circuits and stores control signals to each subscriber circuit, and at the time of initial setting of the system, when the system goes down, etc.
Analog/digital switching information 1. System down information 2 selector 11.6.7.8 uplink control signal storage circuit. Selector 12) and input information 1121
f: Write the contents pointed to by the counter 15 into the control memory 19 as an address.
またソフトウェアの制御によシ交換処理上必要となる加
入者回路の制御は制御信号蓄積回路9、番号蓄積回路1
0に設定されることにより、この蓄fη内容が制御メモ
リ19へ書き込まれる。In addition, the subscriber circuits required for the exchange process are controlled by software, such as a control signal storage circuit 9 and a number storage circuit 1.
By setting it to 0, the contents of this stored fη are written into the control memory 19.
一方カウンタ16により制御メモリ19の全アドレスの
内容を順次読み出して制(財)信号17の出力を各加入
者回路に分配することにょシ、加入者回路を制御する。On the other hand, the subscriber circuits are controlled by sequentially reading out the contents of all addresses in the control memory 19 by the counter 16 and distributing the output of the control signal 17 to each subscriber circuit.
入力端子4の入力信号により、セレクタ12が蓄積回路
9を選択するとともに、セレクタ14が蓄積回路1oを
選択し、タイミング信号18の下に入力信号4とアンド
AND条件によりメモリ19へ書込み信号が送られ、セ
レクタ14.13の選択で蓄積回路10へ番号情報をア
ドレスとし、該当のアドレスに制御信号(9)がセレク
タ12を介して1込まれる。Based on the input signal of the input terminal 4, the selector 12 selects the storage circuit 9, and the selector 14 selects the storage circuit 1o, and a write signal is sent to the memory 19 under the timing signal 18 and the input signal 4 under the AND condition. By selecting the selectors 14 and 13, the number information is set as an address for the storage circuit 10, and the control signal (9) is set to 1 via the selector 12 at the corresponding address.
この制御信号はアナログ加入者回路用とディジタル加入
者回路用とで異なるが、パラメータ上での相違であシ、
送出すべき制御信号とその加入者回路の種別(アナログ
/ディジタル)は制御メモリのアドレス割当時、種別と
アドレスの対応関係がとれていれば、中央制御装置q:
ccから同一の1シ制御命令、即ちアドレス相当の番号
情報と制御信号とを送るだけで、アナログ/ディジタル
加入右回・路の制御を可能する。This control signal is different for analog subscriber circuits and digital subscriber circuits, but it is due to the difference in parameters.
The control signal to be sent and the type of subscriber circuit (analog/digital) are determined by the central controller q:
It is possible to control analog/digital access circuits by simply sending the same control command from the cc, that is, number information corresponding to an address and a control signal.
また全加入者回路の初期設定時(システムダウン等)は
、入力端子3に起動がかかりメモリ19への書込みが可
能となるとともに、メモリの書込みアドレスは入力端子
4に起動が入っていないのでセレクタ14により書込用
カウンタ15の出力が選択される。またメモ1J19の
書込み情報は入力端子2が起動されていないため、セレ
クタ11゜12によシアナログ/ディジタル切替え情報
大刀(1)に従って蓄積5,6の指示された方から送出
され、あらかじめ指定した固定パターンとして読み出さ
れる。カウンタ15と入力端子lの出力は同JU1シて
いるため、カウンタ15が↓h控すアドレスに扉1にア
ナログ/ディジタル加入者回路の初期設定信号が書込ま
れる。尚、蓄積回路5,6の初期設定値を中央制御装置
ccがらの命令で行う場合、蓄ffF回路5.6の初期
設定信号は、集線装置の初期設定命令送出時に設定する
ことも可能である〇捷たシステムダウン時には、初期設
定時と同様にメモリの■込みアドレスとして、カウンタ
15をセ1/クタ14は選択1−、メモリの1!1込み
人力と]〜ては入力端子2に起動ががけられているため
、セレクタ11.12によりシステムダウン時の+1川
省11信号が蓄積回路7あるいは蓄4.11回路8のい
ずれがから読出され、アナログ/ディジタル力n人者+
01路別にそれぞれ初期設定1言号が書込まれる。In addition, when initializing all subscriber circuits (system down, etc.), input terminal 3 is activated and writing to the memory 19 is possible, and the write address of the memory is set to the selector because input terminal 4 is not activated. 14 selects the output of the write counter 15. Also, since input terminal 2 is not activated, the write information for memo 1J19 is sent from the one designated for storage 5 and 6 by selector 11゜12 according to analog/digital switching information (1). Read out as a fixed pattern. Since the outputs of the counter 15 and the input terminal 1 are the same JU1, the initial setting signal of the analog/digital subscriber circuit is written to the door 1 at the address ↓h of the counter 15. Incidentally, when the initial setting values of the storage circuits 5 and 6 are performed by a command from the central control unit cc, the initial setting signal of the storage ffF circuit 5.6 can also be set at the time of sending the initial setting command of the line concentrator. 〇When the system goes down, the counter 15 is set as the memory's ■inclusive address, and the counter 15 is set to select 1-, and the memory's 1!1 is manually activated to the input terminal 2. Since the gate is crossed, the selector 11.12 reads out the +1 signal at the time of system down from either the storage circuit 7 or the storage circuit 8, and outputs the analog/digital output.
One initial setting word is written for each 01 path.
尚、第】図で示す本発明の集線装置t’;/は−実漉例
であり、種々変形例が考えられることは言うまでもない
。It should be noted that the wire concentrator t';/ of the present invention shown in the figure is an actual example, and it goes without saying that various modifications can be made.
本発明の実施例によれば、加入者回路I[il制御信号
を記1意する加入者回路制御メモリを共用することがで
き、ハード14を削減できる上中央処理装置から同一の
制御命令で、アナログ、ディジタルの双方の加入者回路
ii+!I御IJ号を制御メモリへPi−込むことがで
きるため、ソフトウェアインタフェースの増加を押える
ことができる。さらに、初期設定。According to the embodiment of the present invention, it is possible to share the subscriber circuit control memory that stores the subscriber circuit I[il control signals, and to reduce the hardware 14 by using the same control command from the central processing unit. Both analog and digital subscriber circuits ii+! Since the I/IJ code can be loaded into the control memory, the number of software interfaces can be reduced. In addition, initial settings.
システムタウン時に、アナログ、ディジタル加入者回路
別に、加入者回路制信11メモリにii+ll fit
+l信号を會込む手段をイ〕しているため、アナログと
ディジタルでfllll ifUメモリを共用していて
も、1回の操作で全アドレスに制御11随号を、11込
むことが可能である。When the system goes down, ii+ll fit into the subscriber circuit control 11 memory for analog and digital subscriber circuits.
Since a means for receiving the +1 signal is provided, even if analog and digital devices share the full ifU memory, control numbers 11 and 11 can be written to all addresses in one operation.
(6) 発明の詳細
な説明し7hように、不発明によれは、アナログ加入者
回路とディジタル加入者回路のjlilJ両信号を同一
のメモリに格納でき、各加入者回路を集線装置に混仕収
容可能となり、金物量、中火制御卸装置等からのfri
ll 4+tl命令等を増すことなく、また初期設疋時
等のflill飼1信号の設定をアナログ/ディジタル
を%T、a(j!することなくできる。(6) As described in 7h of the detailed description of the invention, the invention provides that both analog subscriber circuit and digital subscriber circuit signals can be stored in the same memory, and each subscriber circuit can be mixed with a line concentrator. It is possible to accommodate the amount of hardware, medium heat control wholesale equipment, etc.
It is possible to set the flill 1 signal during initial setup without increasing the number of ll 4 + tl commands, etc., and without doing analog/digital %T, a(j!).
用1図は集Ii′ii!装置の構成例を示すシステム構
成図、432図は本発明の加入者回路#f制御方式を説
明する回路打り成図である。
5、 G、 7.8.9 : 1111仰信刊の畜債回
路10;加入者回路番号8積回路
11.12,13.14;セレクタ
1.5,16;カウンタ
19;開側Jメモリ
LCi隼線装線
装置
フイ51 図
\
1.5
箔 2 図Figure 1 is from Collection Ii'ii! A system configuration diagram showing an example of the configuration of the device, FIG. 432 is a circuit configuration diagram illustrating the subscriber circuit #f control method of the present invention. 5, G, 7.8.9: 1111 debt circuit 10; subscriber circuit number 8 product circuit 11.12, 13.14; selector 1.5, 16; counter 19; open side J memory LCi Hayabusa wire mounting device 51 Figure 1.5 Foil 2 Figure
Claims (3)
れぞれインタフェースするアナログ加入者回路及びディ
ジタル加入者回路を混在収容し、準線多重化する集想装
置代において、前記アナログ加入者回路及びディジタル
加入者回路の1iす仰信号を記憶する共通の制御メモリ
を設け、前記アナログ加入者回路あるいは前記ディジタ
ル加入者回路に対応する共通のアドレス指定する手段を
Ml」え、前記制御信号をAil記制御バ1メモリに格
納することを特徴とする加入者回路制御方式。(1) In the cost of concentrating equipment that accommodates a mix of analog subscriber circuits and digital subscriber circuits that interface with analog subscriber lines and DigiMall subscriber lines, respectively, and performs line multiplexing, the analog subscriber circuits and digital subscriber circuits A common control memory is provided for storing the control signals of the circuits 1i, and means for specifying a common address corresponding to the analog subscriber circuit or the digital subscriber circuit is provided, A subscriber circuit control method characterized by storing data in memory.
動から入力される1)II記ティジタル加入者回路ある
いは前記アナログ加入者回路の酋号情ルにより?テなわ
れ、前記制f町n号を前記fDU ++11メモリに格
納するようにしたことを特徴とする!17?許請求の1
ijl囲第1墳記載の加入者回路側<q+方式。(2) Is the addressing means inputted from the central control system of the exchange? The feature is that the system f town n is stored in the fDU++11 memory! 17? Request for permission 1
The subscriber circuit side described in the first tomb of ijl enclosure <q+ method.
タからの指定により行なわれ、前記加入者回路の初期設
定時あるいはシステムダウン時にじ1定の前記制御イd
号を前記制御メモリに格納することを特徴とする特許請
求の範囲第1項記載の加入者回路制御方式。(3) The means for specifying the address is specified by a cyclic counter, and when the subscriber circuit is initialized or the system goes down, the control address is set to one constant.
2. The subscriber circuit control system as claimed in claim 1, wherein the subscriber circuit control system stores a code in the control memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18555383A JPS6076891A (en) | 1983-10-04 | 1983-10-04 | Subscriber's circuit controlling system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18555383A JPS6076891A (en) | 1983-10-04 | 1983-10-04 | Subscriber's circuit controlling system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6076891A true JPS6076891A (en) | 1985-05-01 |
JPH0314278B2 JPH0314278B2 (en) | 1991-02-26 |
Family
ID=16172817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18555383A Granted JPS6076891A (en) | 1983-10-04 | 1983-10-04 | Subscriber's circuit controlling system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6076891A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6256096A (en) * | 1985-08-14 | 1987-03-11 | Fujitsu Ltd | Line concentration device for subscriber |
JPS62208795A (en) * | 1986-03-10 | 1987-09-14 | Fujitsu Ltd | Multiplexing equipment for remote subscriber line |
-
1983
- 1983-10-04 JP JP18555383A patent/JPS6076891A/en active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6256096A (en) * | 1985-08-14 | 1987-03-11 | Fujitsu Ltd | Line concentration device for subscriber |
JPH0371840B2 (en) * | 1985-08-14 | 1991-11-14 | Fujitsu Ltd | |
JPS62208795A (en) * | 1986-03-10 | 1987-09-14 | Fujitsu Ltd | Multiplexing equipment for remote subscriber line |
Also Published As
Publication number | Publication date |
---|---|
JPH0314278B2 (en) | 1991-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3678205A (en) | Modular switching network | |
US5517672A (en) | Multi-channel device having storage modules in a loop configuration with main control unit for controlling data rates and modifying data selectively and independently therein | |
JPS6076891A (en) | Subscriber's circuit controlling system | |
US5748710A (en) | Method, network, system and devices for central management of spoken announcements for download on demand | |
JPH04230548A (en) | Memory apparatus | |
EP0256297A2 (en) | A cross-point bit-switch | |
US6160807A (en) | Timeslot interchange network | |
JPH0466156B2 (en) | ||
US5509005A (en) | Power saving time slot interchanger with random read/write cycles | |
JP3159702B2 (en) | Method for temporally embedding data words and apparatus for implementing the method | |
US5850353A (en) | Dynamic multiple comparison digital device particularly for the real time monitoring of a plurality of signals | |
JPS56769A (en) | Audio response system | |
JPH0336359B2 (en) | ||
JPH0118463B2 (en) | ||
JP3138597B2 (en) | Dynamic polling method using memory for burst signal transmission management | |
JPH03253199A (en) | Time slot conversion circuit | |
JPH02222022A (en) | Reproducing device for multi-channel information | |
JPH0759096B2 (en) | Time division switch controller | |
JP2636253B2 (en) | Expansion bus method | |
JPS63118854A (en) | Control system for data transfer | |
JPS614393A (en) | Time switching circuit | |
JPS63205727A (en) | Magnetic disk control channel | |
JPS63152263A (en) | Digital tone control system | |
JPS63261983A (en) | Parallel development type time division switching circuit | |
JPH01109835A (en) | Constitution system for capacitance variable type time slot conversion section |