JPS6068382A - プラズマディスプレイパネルの表示制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はプラズマディスプレイパネルの表示制御回路に
関する。

技術の背景 リフレッ’／：Ｌ形のプラズマディスプレイパネル（Ｆ
ＤＰ）の表示制御回路は、第１図に示されるように、制
御回路１１、カウンタ１２、ランダムアクセスメモリ（
ＲＡＭ）１３を具備し、ＲＡＭ１３に格納されたデータ
を必要に応じて直並列変換して、ＰＤＰｌ　７の列側シ
フトレジスタ２０および列ドライバ１９を介してＰＤＰ
ｌ７に表示する。

ＰＤＰｌ７の行方向の走査信号はカウンタ１２から行カ
ウンタ１４、デコーダ１５および行ドライバ１６を介し
てＰＤＰｌ７に供給される。ＲＡＭ　１３に新たにデー
タを書込む時は制御回路１１の入力回路にデータおよび
書込み信号前が与えられ、制御回路１１からカウンタ１
２に格納すべきアドレスを指定し、双方向バス３１を通
してデータがＲＡＭ１３に送られ、ストローブ信号ＷＳ
により格納される。このデータ書込み中は、ＲＡＭＩ　
３からＰＤＰｌ７へ送られる表示データは意味のないも
のとなるから、ブランキング信号（図示せず）により表
示を消去する。

従来技術と問題点 上述のような表示制御回路においては、ＲＡＭのアドレ
スを指定するカウンタが書込み用と表示用に共通である
ため、ＲＡＭに新たなデータを書込む場合には表示を中
断せねばならないという問題点があった。このためＲＡ
Ｍを書換える頻度が増加した場合、または書換え時間が
長い時間に及んだ時にはＰＤＰの輝度の変化、ちらつき
等が現われるという不都合が生じた。

発明の目的 本発明の目的は、前述の従来形の回路における問題点に
かんがみ、ＲＡＭのアドレスを指定するカウンタとして
、データ書換用と画面リフレッシュ用の２通υを設け、
この２つのカウンタを交互に一定時間ごとに切換え使用
し、かつＲＡＭの出力を一時記憶するラッチ回路を設け
るという構想に基づき、データ書換中においても表示の
中断がなく、輝度変化およびちらつき等の少ない、安定
した表示を得ることにある。

発明の構成 本発明においては、プラズマディスプレイパネルに表示
すべきデータを一時的に記憶するランダムアクセスメモ
リ、該ランダムアクセスメモリのアドレスを指定するカ
ウンタ、該ランダムアクセスメモリへのデータの書込み
を制御する制御回路を具備し、書込み入力データは該制
御回路および双方向バスを介して該ランダムアクセスメ
モリに書込まれ、該ランダムアクセスメモリからの表示
データはデータ入力シフトレジスタを介して該プラズマ
ディスプレイパネルに加えられ、該カウンタから行カウ
ンタを介して該プラズマディスプレイパネルの走査入力
に走査信号が加えられるようにしたプラズマディスプレ
イパネルの表示制御回路において、該カウンタとして、
該ランダムアクセスメモリにデータを書込むアドレスを
指定するデータ書換用カウンタおよび該プラズマディス
プレイパネルへ表示すべき記憶データのアドレスを指定
する画面リフレッシュ用カウンタを設け、さらに該デー
タ書換用カウンタと該画面リフレッシュ用カウンタから
の出力を受けその１つを選択し該ランダムアクセスメモ
リへアドレスを指定する切換回路、および該ランダムア
クセスメモリの出力をデータ書込み期間中一時記憶する
ラッチ回路を具備し、該制御回路からの信号によシ、該
切換回路を一定周期で切換えるようにしたことを特徴と
するプラズマディスプレイパネルの表示制御回路が提供
される。

発明の実施例 本発明の一実施例としてのプラズマディスプレイパネル
の表示制御回路のブロック回路図が第２図に示される。

本回路は制御回路２１　、ＲＡＭ１３、データ書換用カ
ウンタ２２、画面リフレッシュ用カウンタ２３、切換回
路２４、ラッチ回路２５、直並列変換回路１８、行カウ
ンタ１４、デコーダ１５、行ドライバ１６、列ドライバ
１９、およびシフトレジスタ２０を具備する。

本回路の動作を説明する。制御回路２１にはＲＡＭ１３
に新たにデータを書込む場合すなわちデータ書換のため
のデータおよび書込み信号鼎が加えられ、データは双方
向バス３１を通ってＲＡＭ１３に接続され、制御回路２
１からのストローブ信号ＷＳによってＲＡＭＩ　３に書
込まれる。

制御回路２１からはリードライト信号Ｒ，＋が出力され
切換回路２４を切換え、リード（Ｒ）の時には画面リフ
レッシュ用カウンタ２３がＲＡＭ１３のアドレスを指定
するように接続され、ライト（Ｗ）の時にはデータ書換
用カウンタ２２がＲＡＭ１３のアドレスを指定するよう
に接続される。ストローブ信号ＷＳは前記ライト期間中
に出力される。

第３図にリードライト信号およびストローブ信号のタイ
ミングを説明する波形図が示される。

制御回路２１はデータ書換用カウンタ２２に書換データ
の格納アドレスを指定する信号を供給する。画面リフレ
ッシュ用カウンタ２３はクロック信号により更新され、
表示すべきデータが格納されているＲＡＭ１３のアドレ
スを指定する。アドレスが指定されるとＲＡＭ１３から
リード（Ｒ）のタイミングに表示データが読み出されラ
ッチ回路２５でラッチされる。ラッチされた表示データ
は必要に応じて、直並列変換回路１８において変換され
て、シフトレジスタ２０に加えられ並列信号となって列
ドライバ１９を介してＰＤＰ１７の列方向電極に供給さ
れる。

画面リフレッシュ用カウンタ２３は行カウンタ１４に信
号を送シ、行カウンタ１４の出力はデコーダ１５および
行ドライバ１６を介してＰＤＰ１７の行方向電極に走査
信号を供給する。前記列方向電極に供給されたデータ信
号と行方向電極に与えられた走査信号によってＰＤＰ１
７にＲＡＭ１３の指定された内容が表示される。

本実施例においては、データ書換用カウンタ２２および
画面リフレッシュ用カウンタ２３がそれぞれ書込みおよ
び読出し時におけるＲＡＭ１３のアドレスを保持し、定
められたタイミングで自由に読出しおよび書込みが行わ
れる。その上ＲＡＭ１３の出力回路にはラッチ回路２５
が設けられ、ＲＡＭ１３が書換えられている時には、そ
の前に読出されたデータを一時記憶するようになってい
るのでＰＤＰ１７における表示をＲＡＭの書換時にブラ
ンキング信号によシ一時消去する必要がない。

発明の効果 本発明によれば、データ書換中においても表示の中断が
なく、輝度変化およびちらつき等の少ない、安定した表
示を得ることができる。

【図面の簡単な説明】

第１図は従来形のプラズマディスプレイパネルの表示制
御回路を示すブロック回路図、第２図は本発明の一実施
例としてのプラズマディスプレイパネルの表示制御回路
のブロック回路図、および第３図は第２図の回路におけ
るリードライト信号およびストローブ信号の波形図であ
る。 １１・・・制御回路、１２・・・カウンタ、１３・・・
ＲＡＭ。 １４・・・行カウンタ、１５・・・デコーダ、１６・・
・行ドライバ、１７・・・ＰＤＰ、１８・・・直並列変
換回路、１９・・・列ドライバ、２０・・・シフトレジ
スタ、２１・・・制御回路、２２・・・データ書換用カ
ウンタ、２３・・・画面リフレッシュ用カウンタ、２４
・・・切換回路、２５・・・ラッチ回路、３１・・・双
方向バス。 特許出願人 富士通株式会社 特許出願代理人 弁理士　青　木　朗 弁理士　西舘和之 弁理士　内田幸男 弁理士　山　口　昭　之 第１図 １ム

Claims (1)

【特許請求の範囲】
1. プラズマディスプレイパネルに表示すべきデータを一時
   的に記憶するランダムアクセスメモリ、該ランダムアク
   セスメモリのアドレスを指定するカウンタ、該ランダム
   アクセスメモリへのデータの書込みを制御する制御回路
   を具備し、書込み入力データは該制御回路および双方向
   バスを介して該ランダムアクセスメモリに書込まれ、該
   ランダムアクセスメモリからの表示データはデータ入力
   シフトレジスタを介して該プラズマディスプレイパネル
   に加えらね、該カウンタから行カウンタを介して該プラ
   ズマディスプレイパネルの走査入力に走査信号が加えら
   れるようにしたプラズマディスプレイパネルの表示制御
   回路において、該カウンタとして、該ランダムアクセス
   メモリにデータを書込むアドレスを指定するデータ書換
   用カウンタおよび該プラズマディスプレイパネルへ表示
   すべき記憶データのアドレスを指定する画面リフレッシ
   ュ用カウンタを設け、さらに該データ書換用カウンタと
   該画面リフレッシュ用カウンタからの出力を受けその１
   つを選択し該ランダムアクセスメモリへアドレスを指定
   する切換回路、および該ランダムアクセスメモリの出力
   をデータ書込み期間中一時記憶するラッチ回路を具備し
   、該制御回路からの信号によシ該切換回路を一定周期で
   切換えるようにしたことを特徴とするプラズマディスプ
   レイパネルの表示制御回路。