JPS6064271A - Card tester - Google Patents

Card tester

Info

Publication number
JPS6064271A
JPS6064271A JP58172648A JP17264883A JPS6064271A JP S6064271 A JPS6064271 A JP S6064271A JP 58172648 A JP58172648 A JP 58172648A JP 17264883 A JP17264883 A JP 17264883A JP S6064271 A JPS6064271 A JP S6064271A
Authority
JP
Japan
Prior art keywords
board
grid
lifter
pin
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58172648A
Other languages
Japanese (ja)
Inventor
Hiroshi Nozaki
博 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP58172648A priority Critical patent/JPS6064271A/en
Publication of JPS6064271A publication Critical patent/JPS6064271A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To attain to reduce the cost of a personal board by facilitating the fabrication thereof, by providing through-holes in the grids of earthing conductive patterns formed onto an insulating base board in a grid form. CONSTITUTION:Grid like conductive patterns 22 for GND are formed to both surface S or single surface of an insulating base board 20 comprising glass-epoxy resin and each of through-holes 21 for mounting lifter pins 10, 10' are formed to the center part of each grid. The earth wire 24 from the lifter pin 10' in the back surface side of the base board 20 is passed through two through-holes and soldered to one grid point of the patterns 22 as shown by numerals 25b, 25a and, therefore, the arbitrary lifter pin 10' can be tightly earthed. As a result, a card tester can be easily assembled by general-purpose parts and alteration or reutilization is easy and the enhancement in the efficiency of testing work and cost reduction can be achieved.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、各種ディジタル機器のICボードあるいはカ
ードのテスタに関し、特にカード内の任意のIC回路を
実装されたままの状態で試験するインサーキットテスタ
において、カードとテスタとの間の電気的結合を行うペ
ソドオブネイルと呼ばれるプローブ部の新規な構造に関
する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a tester for IC boards or cards of various digital devices, and in particular to an in-circuit tester that tests any IC circuit in a card while it is mounted. , relates to a novel structure of a probe section called a pedestal of nails that electrically connects a card and a tester.

〔技術の背景〕[Technology background]

従来、任意のICカードに適合できるユニバーサル型イ
ンサーキットテスタのベッドオブネイルの一種に、マト
リックス状に配置した多数のスプリングプローブビンを
設けたボードと、必要なスプリングプローブビンのみを
突出させてICカードの導電部に接触させるためのりフ
タ−ビンを植えつけたボードとを組み合わせた結合用ビ
ンボード構造をもつものがある。A11図にその1例を
示す。
Conventionally, a type of universal in-circuit tester bed-of-nails that can be adapted to any IC card has a board equipped with a large number of spring probe bins arranged in a matrix, and only the necessary spring probe bins protrude to test the IC card. Some have a binding bin board structure in which a board is planted with a glue bin for contacting the conductive parts of the board. An example is shown in Figure A11.

第1図1よインサーキットテスタのベッドオブネイルの
断面図であり、1はICカード、2はダイヤフラムラバ
ー、3はダイヤフラムボード、4/よマトリックスポー
ド、5?よプローブピンホール、。
Figure 1: 1 is a cross-sectional view of the bed of nail of the in-circuit tester, where 1 is an IC card, 2 is a diaphragm rubber, 3 is a diaphragm board, 4/ is a matrix port, and 5? Yo probe pinhole,.

6はスプリングプローブビン、7はエアシールラバー、
8はリフタボード、9はGND(接地)ブレーン、10
はリフタピン、11はピン隔離孔。
6 is a spring probe bottle, 7 is an air seal rubber,
8 is the lifter board, 9 is the GND (ground) brain, 10
is a lifter pin, and 11 is a pin isolation hole.

12は接地線、13はリンク線、14はピン接点。12 is a ground wire, 13 is a link wire, and 14 is a pin contact.

15はインタフェースボード、16はプローブピン、1
7はリング線、18はテスタ本体を示している。
15 is an interface board, 16 is a probe pin, 1
7 indicates a ring wire, and 18 indicates a tester body.

マトリックスボード4およびリフタボード8は絶縁材料
でつくられ1またGNL)プレーン9は金属板であり、
リフタピンと接触しないように、リフタピンに対応させ
てピン隔離孔11が設けられている。マトリックスポー
ド4のポール5には。
The matrix board 4 and the lifter board 8 are made of an insulating material, and the plane 9 (GNL) is a metal plate,
A pin isolation hole 11 is provided corresponding to the lifter pin so as not to come into contact with the lifter pin. For Paul 5 of Matrix Pode 4.

スプリングプローブピン6が滑動可能に挿入され。A spring probe pin 6 is slidably inserted.

リフタボード8には、リフタピン10が固着されている
A lifter pin 10 is fixed to the lifter board 8.

リフタピン10は、ICカード1におけるテスタとの電
気的結合を必要とする各導電部分の直下に配置される。
The lifter pins 10 are placed directly below each conductive portion of the IC card 1 that requires electrical connection with a tester.

第2図にリフタボードのりフタピン配置例を示す。Figure 2 shows an example of lifter board glue pin arrangement.

リフタボード8をマトリックスポード4の下面に装着す
ることにより、各リフタピン10が対応するスプリング
プローブピン6を押し上げる。そのため、スプリングプ
ローブビン6は、ダイヤフラムボード3およびダイヤフ
ラムラバー2を通って上方へ突出し、ピン先端はICカ
ード1の裏側の導電面に接触し、かつスプリングの力に
よりしっかりと圧着される。第3図に、スプリングプロ
ーブビン6が押し上げられた状態を示す。なお。
By attaching the lifter board 8 to the lower surface of the matrix port 4, each lifter pin 10 pushes up the corresponding spring probe pin 6. Therefore, the spring probe bin 6 protrudes upward through the diaphragm board 3 and the diaphragm rubber 2, and the tip of the pin contacts the conductive surface on the back side of the IC card 1, and is firmly pressed by the force of the spring. FIG. 3 shows the state in which the spring probe bin 6 is pushed up. In addition.

ベッドオブネイル内、すなわちICカードl、マトリッ
クスポード4.リフタボード8間は真空吸引され、各ボ
ードの全面が互いに均等に圧着されるようになっている
Inside the bed of nails, that is, IC card 1, matrix port 4. A vacuum is applied between the lifter boards 8 so that the entire surface of each board is evenly pressed together.

これにより、ICカード1の任意の導電面、すなわちI
C回路のテストポイント等は、スプリングプローブピン
6を介して、リフタピン10に電気的に接続される。
This allows any conductive surface of the IC card 1 to be
The test points and the like of the C circuit are electrically connected to the lifter pin 10 via the spring probe pin 6.

各リフタピン10のうち、接地対象のピンは接地線12
によりGNDプレーン9に接続され、また信号伝送用の
ピンはリンク線13.ビン接点14゜プローブピン16
.リンク線17を介しで、テスタ本体18に接続される
Among each lifter pin 10, the pin to be grounded is the grounding wire 12.
The signal transmission pin is connected to the GND plane 9 by the link line 13. Bottle contact 14° probe pin 16
.. It is connected to the tester body 18 via a link line 17.

マトリックスポード4は汎用的に使用され、そのプロー
ブピンホール5は、任意のテスト対象ICカードについ
て任意の部分のテストが可能なように数十個乃至数万個
設けられでいる。しかし。
The matrix port 4 is used for general purposes, and has several tens to tens of thousands of probe pinholes 5 so that any part of an IC card to be tested can be tested. but.

リフタボード8およびGNDブレーン9は、テスト対象
のICカードごとに作成されることがらパーソナルボー
ドと呼ばれるが、従来は、その設計。
The lifter board 8 and the GND brain 9 are called personal boards because they are created for each IC card to be tested.

孔あけ、リフタピン固着、接地線接続などのために多く
の工数を必要とし、コストも高いものとなっていた。
Many man-hours are required for drilling holes, fixing lifter pins, connecting ground wires, etc., and the cost is also high.

〔発明の目的および構成〕[Object and structure of the invention]

本発明の目的は、カードテスタのベッドオブネイルに使
用されるパーソナルボードの作成を容易ニジ、ソのコス
トの低減を図ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to facilitate the production of a personal board used in a bed of nails of a card tester and to reduce costs.

そのため本発明は、リフタボードとGNDプレーンとを
一体化したパーソナルボードを作成し。
Therefore, the present invention creates a personal board that integrates a lifter board and a GND plane.

かつマトリックスポードと同様に予め全面に挿入する孔
を開けておき、リフタピンを任意の位置に容易に装着で
きるようにするものである。
In addition, like the matrix port, a hole for insertion is pre-drilled on the entire surface so that the lifter pin can be easily attached to any position.

それにより本発明の構成は、スプリングプローブピンを
内蔵するマトリックスポードと、このマトリックスボー
ド内の所定の位置のスプリングプローブビンを押上げる
リフタピンを装着したパーソナルボードとを有し、上記
パーソナルボードは絶縁基板上に格子状に形成された接
地用導電パターンと、この接地用導電パターンの各格子
内に設けられたスルーホールと、接地用導電パターンの
格子点を除く部分を被覆するレジスト層と、所定の位置
のスルーホールに固着されたりフタピンとにより構成さ
れでいることを特徴としでいる。
Accordingly, the configuration of the present invention includes a matrix port having a built-in spring probe pin, and a personal board equipped with a lifter pin that pushes up a spring probe pin at a predetermined position within the matrix board, and the personal board is an insulating substrate. A grounding conductive pattern formed in a lattice shape on top, through holes provided in each lattice of this grounding conductive pattern, a resist layer covering a portion of the grounding conductive pattern other than the lattice points, and a predetermined It is characterized by being fixed to a through hole in the position or by a lid pin.

〔発明の実施例〕[Embodiments of the invention]

以下に1本発明の詳細を実施例にしたがって説明する。 The details of the present invention will be explained below based on examples.

第4図(cLl + (6) + (clは1本発明に
よるパーソナルボードの1実施例を示し1図(α)は上
面図2図(b)。
FIG. 4 (cLl + (6) + (cl) indicates one embodiment of the personal board according to the present invention, and FIG. 1 (α) is a top view and FIG. 2 (b).

(、Jはそれぞれ図(α〕のX−X、Y−Yに沿った断
面図である。図中、19はパーソナルボード、20は絶
縁基板、21はスルーホール、22はGND用導電パタ
ーン、23はレジスト層を表わしている。
(, J are cross-sectional views taken along X-X and Y-Y in the figure (α), respectively. In the figure, 19 is a personal board, 20 is an insulating substrate, 21 is a through hole, 22 is a conductive pattern for GND, 23 represents a resist layer.

絶縁基板20はガラス・エポキシ樹脂等でつくられてお
り、GND用導主導電パターン22絶縁基板20の両面
あるいは片面に格子状に既知のエツチング技術を用いて
形成される。スルーホール21は、リフタピンを装着す
るための孔であり。
The insulating substrate 20 is made of glass, epoxy resin, etc., and a GND conductive pattern 22 is formed in a grid pattern on both sides or one side of the insulating substrate 20 using a known etching technique. The through hole 21 is a hole for attaching a lifter pin.

各格子ごとにその中央部に形成される。レジスト層23
は、GND用導主導電パターン22子点にリフタピンか
らの接地線が半田付けされたとき。
It is formed in the center of each grid. Resist layer 23
is when the ground wire from the lifter pin is soldered to the 22 child points of the GND conductive conductive pattern.

半田が格子点から流れないようにする働きをもつ。It works to prevent solder from flowing from the grid points.

N−5図(αl 、 (b)は、第4図に示したパーソ
ナルボード19の一部に、リフタピンを装着した状態を
示している。図(α)はパーソナルボード19の上面を
示し9図(blは同じパーソナルボードの下面を示して
いる。図中、10.10’はりフタビン、21はスルー
ホール、22はGND用導電パターン。
Figure N-5 (αl, (b) shows a state in which lifter pins are attached to a part of the personal board 19 shown in Figure 4. Figure (α) shows the top surface of the personal board 19. (bl indicates the bottom surface of the same personal board. In the figure, 10.10' beam lid bin, 21 is a through hole, and 22 is a conductive pattern for GND.

24は接地線、25α、25bは半田付は部、26はリ
ンク線を表わしている。
Reference numeral 24 represents a grounding wire, 25α and 25b represent soldering parts, and 26 represents a link wire.

リフタピン10′からの接地線24は、2つのスルーホ
ールをくぐらせてから、GND用導電パターンの1つの
格子点に25a、256に示すように半田付けされてい
る。このようにして任意のりフタビン10をしっかりと
接地へ接続することができる。
The ground wire 24 from the lifter pin 10' passes through two through holes and is soldered to one grid point of the GND conductive pattern as shown at 25a and 256. In this way, any rope lid bin 10 can be firmly connected to ground.

リフタピンが装着されない空きのスルーホールは、Af
1図で説明したベッドオブネイル内の真空吸引の際に、
空気洩れの原因となるため、適当な絶縁塗料などを用い
で充填されるか又はリフタービンを装着後リフタービン
の固定及び空きのスルーホールをハンダディプで一括固
定、充填される。
The empty through hole where the lifter pin is not installed is Af.
During the vacuum suction inside the bed of nails explained in Figure 1,
Since this can cause air leakage, it is filled with a suitable insulating paint, or after the lift turbine is installed, the lift turbine is fixed and the empty through holes are fixed all at once with solder dip and filled.

〔発明の効果〕〔Effect of the invention〕

以上のように1本発明によれば、ベッドオブネイル内の
パーソナルボードは、汎用化された部品を用いて容易に
組み立てることができ、また変更。
As described above, according to the present invention, the personal board in the bed of nails can be easily assembled using general-purpose parts, and can be easily modified.

再利用等も容易であるため、テスト作業の能率を向上さ
せコストの低減を図ることができる。
Since it is easy to reuse, it is possible to improve the efficiency of test work and reduce costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のカードテスタにおけるベッドオブネイル
の断面図、第2図はりフタボードの構成例を示す図、′
:A13図はスプリングプローブピンがリフタピンによ
り作動された状態を示す図、第4図(LL) 、 (b
) 、 (a)は本発明によるパーソナルボードの1実
施例の構造図で1図(a)は上面図1図(6)、 (c
)はそれぞれ図(arのX−X、Y−Yの位置における
断面図、第5図(d) 、 (blはパーソナルボード
にリフタピンを装着した状態を示す図である。 図中、lはICカード、4はマトリックスボード、6は
スプリングプローブピン、10.10’はりフタビン、
19はパーソナルボード、20は絶縁基板、21はスル
ーホール、22はGND用導電パターン、23はレジス
ト層を表わす。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
 長谷用 文 廣(外2名)Y−1冒〒◎;×=シー−
Figure 1 is a sectional view of a bed of nails in a conventional card tester, Figure 2 is a diagram showing an example of the configuration of a beam lid board,
: Figure A13 is a diagram showing the state in which the spring probe pin is actuated by the lifter pin, Figure 4 (LL), (b
), (a) is a structural diagram of one embodiment of the personal board according to the present invention, and Figure 1 (a) is a top view, Figure 1 (6), (c
) are cross-sectional views at the X-X and Y-Y positions of the figure (ar), FIG. card, 4 is matrix board, 6 is spring probe pin, 10.10' beam lid bin,
19 is a personal board, 20 is an insulating substrate, 21 is a through hole, 22 is a GND conductive pattern, and 23 is a resist layer. Patent Applicant Usatsuk Electronics Industry Co., Ltd. Representative Patent Attorney Fumihiro Hase (2 others) Y-1 Affected ◎;
Y

Claims (1)

【特許請求の範囲】[Claims] スプリングプローブビンを内蔵するマトリックスボード
と、このマトリックスポード内の所定の位置のスプリン
グプローブビンを押上げるリフタビンを装着したパーソ
ナルボードとを有し、上記パーソナルボードは絶縁基板
上に格子状に形成された接地用導電パターンと、この接
地用導電パターンの各格子内に設けられたスルーホール
と、接地用導電パターンの格子点を除く部分を被覆する
レジスト層と、所定の位置のスルーホールに固着された
りフタビンとにより構成されていることを特徴とするカ
ードテスタ。
It has a matrix board that has a built-in spring probe bin, and a personal board that is equipped with a lifter bin that pushes up the spring probe bin at a predetermined position in the matrix board, and the personal board is formed in a grid shape on an insulating substrate. A conductive pattern for grounding, a through hole provided in each grid of the conductive pattern for grounding, a resist layer covering the portion of the conductive grounding pattern except for the grid points, and a resist layer fixed to the through hole at a predetermined position. A card tester comprising a lid and a lid.
JP58172648A 1983-09-19 1983-09-19 Card tester Pending JPS6064271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58172648A JPS6064271A (en) 1983-09-19 1983-09-19 Card tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58172648A JPS6064271A (en) 1983-09-19 1983-09-19 Card tester

Publications (1)

Publication Number Publication Date
JPS6064271A true JPS6064271A (en) 1985-04-12

Family

ID=15945779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58172648A Pending JPS6064271A (en) 1983-09-19 1983-09-19 Card tester

Country Status (1)

Country Link
JP (1) JPS6064271A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61178482U (en) * 1985-04-25 1986-11-07

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61178482U (en) * 1985-04-25 1986-11-07
JPH0548141Y2 (en) * 1985-04-25 1993-12-20

Similar Documents

Publication Publication Date Title
KR100843202B1 (en) Semiconductor package having test pad on both side of substrate and method for testing thereof
US6091251A (en) Discrete die burn-in for nonpackaged die
JPS5929151B2 (en) Semiconductor wafer testing equipment
JP2000292485A (en) Socket for electrical inspection of bag package and inspection method employing it
JPH09191162A (en) Method and equipment for testing circuit board assembly
JPH10185947A (en) Probe adapter
JPH10335035A (en) Measuring mechanism for bga-ic
US11029331B2 (en) Universal test mechanism for semiconductor device
US5929646A (en) Interposer and module test card assembly
US6177722B1 (en) Leadless array package
KR100386818B1 (en) Electrical Contact Method And Apparatus In Semiconductor Device Inspection Equipment
JPS63316449A (en) Method and apparatus for testing integrated circuit
JPS6064271A (en) Card tester
KR20000052513A (en) Substrate for inspecting electronic device, method of manufacturing substrate, and method of inspecting electronic device
US6507205B1 (en) Load board with matrix card for interfacing to test device
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
US6144213A (en) Ball grid array probing technique
US20010050177A1 (en) Connection structure of coaxial cable to electric circuit substrate
JP2003014813A (en) Mounting apparatus for high-frequency device package
JP2600745Y2 (en) Jig for integrated circuit inspection equipment
JPS62223679A (en) Fixture for in-circuit tester
KR200368618Y1 (en) Carrier and also test board for semiconductor device test
KR200147597Y1 (en) Test jig
JPS58137773A (en) Fixture used for circuit substrate test system
KR100216894B1 (en) Electrical testing apparatus for bga package