JPS6063957A - イメ−ジセンサ - Google Patents
イメ−ジセンサInfo
- Publication number
- JPS6063957A JPS6063957A JP58171524A JP17152483A JPS6063957A JP S6063957 A JPS6063957 A JP S6063957A JP 58171524 A JP58171524 A JP 58171524A JP 17152483 A JP17152483 A JP 17152483A JP S6063957 A JPS6063957 A JP S6063957A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- substrate
- layer
- sensor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、原稿面上の画像読取りに用いられるイメー
ジセンサに係り、特にイメージセンサチップの実装構造
に関する。
ジセンサに係り、特にイメージセンサチップの実装構造
に関する。
従来より、ファクシミリ装置やocR等における原稿面
上の画像の読取りには、球面レンズ系と組合せたCOD
イメージセンザやVOSイメージセンサが多く用いられ
ている。これらのイメージセンサでは、読取るべき原稿
面からの画像に基づく元信号以外の雑音光が光電変換部
に入射しないように、パッケージに黒色のアルミナを用
いて光の反射を少なくしている。
上の画像の読取りには、球面レンズ系と組合せたCOD
イメージセンザやVOSイメージセンサが多く用いられ
ている。これらのイメージセンサでは、読取るべき原稿
面からの画像に基づく元信号以外の雑音光が光電変換部
に入射しないように、パッケージに黒色のアルミナを用
いて光の反射を少なくしている。
第1〆1はこのようなイメージセンサの従来の実装構造
を示すもので、CODイメージセンサチップ11は凹形
の黒色アルミナ画板12の凹部内に設けられ、導体配線
層13によりグイボンディングされるとともに、ボンデ
ィングワイヤ14により導体配線層15と′電気的に接
続され、さらに端子16により外部との醋気的接伏がな
されるようになっている。黒色アルミナ基板12上に黒
色アルミナからなる支持体Z7i介して設けられた透明
ガラス板18は、CCDイメージセンサチップ11を封
止するとともに、原稿面からの光信号19f透過させて
イメージセンサチップ11の光電変換部に入射させる。
を示すもので、CODイメージセンサチップ11は凹形
の黒色アルミナ画板12の凹部内に設けられ、導体配線
層13によりグイボンディングされるとともに、ボンデ
ィングワイヤ14により導体配線層15と′電気的に接
続され、さらに端子16により外部との醋気的接伏がな
されるようになっている。黒色アルミナ基板12上に黒
色アルミナからなる支持体Z7i介して設けられた透明
ガラス板18は、CCDイメージセンサチップ11を封
止するとともに、原稿面からの光信号19f透過させて
イメージセンサチップ11の光電変換部に入射させる。
このような構造とすれば、黒色アルミナ基板12および
黒色アルミナ支持体17により雑音光の反射が少なくな
るため、雑音光がイメージセンサチップZ1の光′市変
挨部に入射するのを防止できる。
黒色アルミナ支持体17により雑音光の反射が少なくな
るため、雑音光がイメージセンサチップZ1の光′市変
挨部に入射するのを防止できる。
一方、最近では装置の小型化とメンテナンス・フリー化
のために、いわゆる密層型イメージセンサが注目ケ集め
ている。密着型イメージセンサとは、レンズ系にロッド
レンズアレイを用いて原稿面上の1埃’tl : lの
大きさで原稿幅と等しいアレイ点の光電変換素子アレイ
を持つイメージセンサ上に結像するようにしたものであ
る。このイメージセンサによれば、結像距離を非雷に短
かく、例えば17朋程rwとすることが可能となり、装
置の小型化に大きく寄与することができる。
のために、いわゆる密層型イメージセンサが注目ケ集め
ている。密着型イメージセンサとは、レンズ系にロッド
レンズアレイを用いて原稿面上の1埃’tl : lの
大きさで原稿幅と等しいアレイ点の光電変換素子アレイ
を持つイメージセンサ上に結像するようにしたものであ
る。このイメージセンサによれば、結像距離を非雷に短
かく、例えば17朋程rwとすることが可能となり、装
置の小型化に大きく寄与することができる。
ところで、このような密着型イメージセンサの具体的な
構造としては、現在のところ単一チップでは原稿幅と等
しい光重変換素子アレイ長を実現できないことがら、複
数個のCODイメージセンザチップを並べたマルチチッ
プ型のものが検討されている。しかしながら、このよう
なマルチチップ型の密着型イメージセンサにおいて第1
図に示したような構造を採用しようとすると、凹部を有
する複雑な形状の黒色アルミナ基板12を原稿幅と同寸
法の大きさに成形し会 なければならないため、基板が非富に高宏となるばかり
でなく、基板の形状のためにイメージセンサチップを高
い位置程要で実装することが困難となるなどの問題があ
る。
構造としては、現在のところ単一チップでは原稿幅と等
しい光重変換素子アレイ長を実現できないことがら、複
数個のCODイメージセンザチップを並べたマルチチッ
プ型のものが検討されている。しかしながら、このよう
なマルチチップ型の密着型イメージセンサにおいて第1
図に示したような構造を採用しようとすると、凹部を有
する複雑な形状の黒色アルミナ基板12を原稿幅と同寸
法の大きさに成形し会 なければならないため、基板が非富に高宏となるばかり
でなく、基板の形状のためにイメージセンサチップを高
い位置程要で実装することが困難となるなどの問題があ
る。
この発明の目的は、構造が簡単がつシコ廁であって、し
かもイメージセンサチップへの雑音光の入射を確実に防
止できるイメージ七/す全提供することにある。
かもイメージセンサチップへの雑音光の入射を確実に防
止できるイメージ七/す全提供することにある。
この発明に係るイメージセンサは、イメージセンサチッ
プとその配線導体l@とが配設される基板上に、基板表
面と、配f@導体層のイメージセンサチップとの接続部
および外部との接続部を除く部分の衣向上を神う黒色絶
縁層を設けたことを特徴としている。
プとその配線導体l@とが配設される基板上に、基板表
面と、配f@導体層のイメージセンサチップとの接続部
および外部との接続部を除く部分の衣向上を神う黒色絶
縁層を設けたことを特徴としている。
〔発明の効果J
この発明によれは黒色絶縁層によって基板表面のみなら
ず配、?、、i!di体層においても雑音光の反射がな
くなるので、イメージセンサチップに雑音光が入射する
のを防止することができる。また、この場合雑材光の入
射を少なくするために凹形の基板を作用する必些はなく
、基板としては単純な平板状のものでよいので、基板コ
ストが低減できるとともに、密着)+liイメージセン
サを構成ず不ために複数のイメージセンサチップを使用
する場合、イメージセンサチップの萬精変な実装が可能
となる。
ず配、?、、i!di体層においても雑音光の反射がな
くなるので、イメージセンサチップに雑音光が入射する
のを防止することができる。また、この場合雑材光の入
射を少なくするために凹形の基板を作用する必些はなく
、基板としては単純な平板状のものでよいので、基板コ
ストが低減できるとともに、密着)+liイメージセン
サを構成ず不ために複数のイメージセンサチップを使用
する場合、イメージセンサチップの萬精変な実装が可能
となる。
さらに、こり元す1]においては黒色絶縁層にょつて雑
音光の反射を防止することから、基板として白色アルミ
ナ基板に比べ材料コストが高く強度的にも弱い黒色アル
ミナ基板を特に使用しなくてよいというのも大きな利点
となる。
音光の反射を防止することから、基板として白色アルミ
ナ基板に比べ材料コストが高く強度的にも弱い黒色アル
ミナ基板を特に使用しなくてよいというのも大きな利点
となる。
第2図はこの発明の一実施例に係るイメージセンブリ構
成を示したものである。
成を示したものである。
図において、基板21は例えば白色アルミナ基板であり
、その上に導体配線層22および黒色絶縁層23が順次
厚膜印刷等により形成されている。黒色絶縁)tII2
3は光反射率が15%以下のものが望ましく、飼えばホ
ウケイ酸鉛ガラスに黒色の顔料を混ぜたものが用いられ
る。この黒色絶縁層23は導体配線1−22の彼達する
イメージセンサチップとの接続部22a(ワイヤポンデ
ィングパッド)および外部との接続部22b(引出し端
子)のみ露出するように設けられている。
、その上に導体配線層22および黒色絶縁層23が順次
厚膜印刷等により形成されている。黒色絶縁)tII2
3は光反射率が15%以下のものが望ましく、飼えばホ
ウケイ酸鉛ガラスに黒色の顔料を混ぜたものが用いられ
る。この黒色絶縁層23は導体配線1−22の彼達する
イメージセンサチップとの接続部22a(ワイヤポンデ
ィングパッド)および外部との接続部22b(引出し端
子)のみ露出するように設けられている。
黒色絶縁層23上にグイポンディングパッドとなる帯状
の配線導体層25が形成され、この上にCCDイメージ
センサチップ26が支持固定されている。活着型イメー
ジセンサの場合、イメージセンサチップ26は原稿幅と
同寸法の読み取り幅ケ得るために、図示のように複数個
千鳥状に配列されている。各イメージセンサチップ26
はワイヤ27Vcより配線導体層22のワイヤポンディ
ングパッド部22aKm続されている。そして黒色絶縁
層23の上にさらにイメージセンサチップ26を封止す
るとともに、原イ、旧tUからの画i埃に基づく光信号
29を透過させる」〃明ガラス板28が接庸固定されて
いる。
の配線導体層25が形成され、この上にCCDイメージ
センサチップ26が支持固定されている。活着型イメー
ジセンサの場合、イメージセンサチップ26は原稿幅と
同寸法の読み取り幅ケ得るために、図示のように複数個
千鳥状に配列されている。各イメージセンサチップ26
はワイヤ27Vcより配線導体層22のワイヤポンディ
ングパッド部22aKm続されている。そして黒色絶縁
層23の上にさらにイメージセンサチップ26を封止す
るとともに、原イ、旧tUからの画i埃に基づく光信号
29を透過させる」〃明ガラス板28が接庸固定されて
いる。
このようなt’i”+成であれは、基板21および配線
導体層22の表面の大部分が黒色絶縁層23で覆われて
いるため、雑音光の不要な反射がなく、従ってイメージ
センサチップ26に雑音光が入射して読取り出力のS/
N i劣化させることがなくなる。また、基板21が平
坦な形状の白色アルミナ基板でよいことから、その加工
コストおよび材料コストに凹形の黒色アルミナ基板に比
べ大きく低減することができる。
導体層22の表面の大部分が黒色絶縁層23で覆われて
いるため、雑音光の不要な反射がなく、従ってイメージ
センサチップ26に雑音光が入射して読取り出力のS/
N i劣化させることがなくなる。また、基板21が平
坦な形状の白色アルミナ基板でよいことから、その加工
コストおよび材料コストに凹形の黒色アルミナ基板に比
べ大きく低減することができる。
さらに、基板21が平坦な形状であることは、イメージ
センサチップ26の配役位@全指示するマークをフォト
エツチング等によ!7基板21上に形成でき、イメージ
センサチップ26の実装位置精度向上にも寄与する。
センサチップ26の配役位@全指示するマークをフォト
エツチング等によ!7基板21上に形成でき、イメージ
センサチップ26の実装位置精度向上にも寄与する。
なお、この発明は上記実施列に限定されるものではなく
、例えばイメージセンサチップとしてはCOD’j:用
いたものに限らず、IJO8型のものでもよいし、フォ
トダイオードアレイであってもよい。また、この発明は
密着型イメージセンサに限らず、レンズ縮少系に用いる
1チツプイメージセンサにも適用可能である。
、例えばイメージセンサチップとしてはCOD’j:用
いたものに限らず、IJO8型のものでもよいし、フォ
トダイオードアレイであってもよい。また、この発明は
密着型イメージセンサに限らず、レンズ縮少系に用いる
1チツプイメージセンサにも適用可能である。
第1図は従来のイメージセンサの断面図、第2図(a)
(b)はこの発明の一実施例に係るイメージセンサの断
面図および平面図である。 21・・・基板、22・・・配#iI導体層、23・・
・黒色絶R層、24・・・開口部、25・・・導体配線
j@、26・・・イメージセンナチップ、27・・・ワ
イヤ、28・・・透明ガラス板。
(b)はこの発明の一実施例に係るイメージセンサの断
面図および平面図である。 21・・・基板、22・・・配#iI導体層、23・・
・黒色絶R層、24・・・開口部、25・・・導体配線
j@、26・・・イメージセンナチップ、27・・・ワ
イヤ、28・・・透明ガラス板。
Claims (3)
- (1)基板上にイメージセンサチップおよびその配線導
体層を配設してなるイメージセ/すにおいて、1(1記
基板上に基板表面と、Ail記配線導体)gのiij記
イメージセンサチップとの接続部および外部との接続部
を除く部分の表面とを懐う黒色絶縁層を設けたこと?特
徴とするイメージセンサ。 - (2)イメージセンサチップは黒色絶縁層の上にダイボ
ンディングにより固定されていることを’F6倣とする
特許請求の範囲第1項記載のイメージセンサ。 - (3)^(板は白色アルミナ基板であることを特徴とす
る特許請求の範囲第1項記載のイメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58171524A JPS6063957A (ja) | 1983-09-17 | 1983-09-17 | イメ−ジセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58171524A JPS6063957A (ja) | 1983-09-17 | 1983-09-17 | イメ−ジセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6063957A true JPS6063957A (ja) | 1985-04-12 |
Family
ID=15924710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58171524A Pending JPS6063957A (ja) | 1983-09-17 | 1983-09-17 | イメ−ジセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6063957A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6278765U (ja) * | 1985-11-05 | 1987-05-20 | ||
JPS62132472A (ja) * | 1985-12-05 | 1987-06-15 | Toshiba Corp | 読取装置 |
JPS62142349A (ja) * | 1985-12-17 | 1987-06-25 | Seiko Epson Corp | 密着型イメ−ジセンサ |
JPH0621415A (ja) * | 1993-04-12 | 1994-01-28 | Sony Corp | 固体撮像装置 |
JP2015162506A (ja) * | 2014-02-26 | 2015-09-07 | 京セラ株式会社 | 撮像素子実装用基板及び撮像装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4888884A (ja) * | 1972-02-23 | 1973-11-21 | ||
JPS5624969A (en) * | 1979-08-09 | 1981-03-10 | Canon Inc | Semiconductor integrated circuit element |
-
1983
- 1983-09-17 JP JP58171524A patent/JPS6063957A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4888884A (ja) * | 1972-02-23 | 1973-11-21 | ||
JPS5624969A (en) * | 1979-08-09 | 1981-03-10 | Canon Inc | Semiconductor integrated circuit element |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6278765U (ja) * | 1985-11-05 | 1987-05-20 | ||
JPS62132472A (ja) * | 1985-12-05 | 1987-06-15 | Toshiba Corp | 読取装置 |
JPS62142349A (ja) * | 1985-12-17 | 1987-06-25 | Seiko Epson Corp | 密着型イメ−ジセンサ |
JPH0621415A (ja) * | 1993-04-12 | 1994-01-28 | Sony Corp | 固体撮像装置 |
JP2015162506A (ja) * | 2014-02-26 | 2015-09-07 | 京セラ株式会社 | 撮像素子実装用基板及び撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7518206B2 (en) | Semiconductor device with a photoelectric converting portion and a light-shading means | |
US5051802A (en) | Compact image sensor | |
US5087964A (en) | Package for a light-responsive semiconductor chip | |
US5418566A (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
TWI337500B (en) | Image sensor module package structure with supporting element | |
US6346432B2 (en) | Semiconductor element having external connection terminals, method of manufacturing the semiconductor element, and semiconductor device equipped with the semiconductor element | |
US6172351B1 (en) | Photoelectric integrated circuit device | |
JP4720120B2 (ja) | 半導体イメージセンサ・モジュール | |
JPS6063957A (ja) | イメ−ジセンサ | |
JPS61123288A (ja) | 固体撮像デバイス | |
JPH06273602A (ja) | 密着型イメージセンサ | |
EP0600487B1 (en) | A direct-contact type image sensor device and an image sensor unit | |
JP3502061B2 (ja) | イメージセンサのスタックパッケージ構造 | |
JPH0226080A (ja) | 半導体素子 | |
US5126859A (en) | Contact type image sensor | |
JPS62190776A (ja) | 光電変換装置 | |
EP0475370B1 (en) | Compact imaging apparatus for electronic endoscope with improved optical characteristics | |
JPH0612920B2 (ja) | イメ−ジセンサ | |
JP2847093B2 (ja) | ビデオカメラ | |
JP3817859B2 (ja) | 撮像装置 | |
JPH0777411B2 (ja) | 固体撮像装置 | |
JP3115773B2 (ja) | プラグ・ジャック式光電共用伝送装置 | |
JPH05303058A (ja) | 光ファイバアレイ基板および光ファイバアレイ基板を用いた完全密着型イメージセンサ | |
JPH0629507A (ja) | 演算機能付きフォトダイオード | |
JPH0542402Y2 (ja) |