JPS6058676A - Driving method for thin film transistor - Google Patents

Driving method for thin film transistor

Info

Publication number
JPS6058676A
JPS6058676A JP16775583A JP16775583A JPS6058676A JP S6058676 A JPS6058676 A JP S6058676A JP 16775583 A JP16775583 A JP 16775583A JP 16775583 A JP16775583 A JP 16775583A JP S6058676 A JPS6058676 A JP S6058676A
Authority
JP
Japan
Prior art keywords
thin film
interface
film transistor
gate electrode
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16775583A
Other languages
Japanese (ja)
Inventor
Satoshi Takenaka
敏 竹中
Hiroyuki Oshima
弘之 大島
Mutsumi Matsuo
睦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP16775583A priority Critical patent/JPS6058676A/en
Publication of JPS6058676A publication Critical patent/JPS6058676A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

PURPOSE:To reduce the OFF-current by a method wherein a gate electrode is provided also in the lower part of a semiconductor thin film via gate insulation film, and the thin film transistor is driven by application of a constant voltage in the neighborhood of a flat band voltage at the lower part interface on this electrode. CONSTITUTION:When the difference in work functions between the lower gate electrode and the semiconductor thin film is phiMS', the interface level of the lower interface QSS, the static capacitance of the lower gate insulation film C0, the film thickness of the gate insulation film x0, and the charge density in the gate insulation film rho(x), the flat band voltage VFB at the lower interface can be expressed by the formula I . Therefore, application of a voltage in the neighborhood of a constant voltage VFB on the lower gate electrode 41 causes the prevention of the bending of the band and then enables the OFF-current to be kept to a very small value.

Description

【発明の詳細な説明】 本発明はソース・ドレイン間のリーク電流を低減させる
薄膜トランジスタの駆動方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for driving a thin film transistor that reduces leakage current between source and drain.

近年、絶縁基板上に薄膜トランジスタを形成する研究が
活発に′行なわれている。この技術は、安価な絶縁基板
を用いて薄膜ディスプレイを実現するアクティブマトリ
クス型画像表示装置、あるいは通常の半導体集積回路上
にトランジスタなどの能動素子を形成するいわゆる三次
元集積回路など、多くの応用が期待できるものである。
In recent years, research on forming thin film transistors on insulating substrates has been actively conducted. This technology has many applications, including active matrix image display devices that create thin-film displays using inexpensive insulating substrates, and so-called three-dimensional integrated circuits that form active elements such as transistors on regular semiconductor integrated circuits. This is something to look forward to.

以下、薄膜トランジスタをアクティブマトリクスパネル
に応用した場合を例に七って説明する。
Hereinafter, an example in which thin film transistors are applied to an active matrix panel will be explained.

薄膜トランジスタをアクティブマトリクスパネルに応用
した場合の液晶表示装置は、一般に、上側のガラス基板
と、下側の薄膜トランジスタ基板と、その間に封入され
た液晶とから構成されており、前記薄膜トランジスタ基
板上にマトリクス状に配置された液晶駆動素子を外部選
択回路により選択し、前記液晶駆動素子に接続された液
晶駆動電極に電圧を印加することにより、任意の文字。
A liquid crystal display device in which a thin film transistor is applied to an active matrix panel is generally composed of an upper glass substrate, a lower thin film transistor substrate, and a liquid crystal sealed between them. An arbitrary character can be created by selecting a liquid crystal driving element arranged in the area by an external selection circuit and applying a voltage to a liquid crystal driving electrode connected to the liquid crystal driving element.

図形あるいは画像の表示を行なうものである。前記薄膜
トランジスタ基板の一般的な回路図を第1図に示す。
It displays figures or images. A general circuit diagram of the thin film transistor substrate is shown in FIG.

第1図(α)は薄膜トランジスタ基板上の液晶駆動素子
のマトリクス状配置図である。図中の1で囲まれた領域
が表示領域であり、その中に液晶駆動素子2がマトリク
ス状に配置されている。3は液晶駆動素子2へのデータ
信号ラインであり、4は液晶駆動素子2へのタイミング
信号ラインである。液晶駆動素子2の回路図を第1図C
b)に示す。5は薄膜トランジスタであり、データのス
イッチングを行なう。6はコンデンサであり、データ信
号の保持用として用いられる。7は液晶パネルであり、
7−1は各液晶駆動素子に対応して形成された液晶駆動
電極であり、7−2は上側ガラス基板上の共通電極であ
る。
FIG. 1(α) is a matrix arrangement diagram of liquid crystal drive elements on a thin film transistor substrate. The area surrounded by 1 in the figure is the display area, and the liquid crystal driving elements 2 are arranged in a matrix therein. 3 is a data signal line to the liquid crystal driving element 2, and 4 is a timing signal line to the liquid crystal driving element 2. The circuit diagram of the liquid crystal driving element 2 is shown in Figure 1C.
Shown in b). A thin film transistor 5 performs data switching. 6 is a capacitor, which is used for holding data signals. 7 is a liquid crystal panel;
7-1 is a liquid crystal drive electrode formed corresponding to each liquid crystal drive element, and 7-2 is a common electrode on the upper glass substrate.

以上の説明かられかるように、薄膜トランジスタは、液
晶に印加する電圧のデータをスイッチングするために用
いられる。この時、薄膜トランジスタの特性に関しては
1.次の2つの項目が要求される。
As can be seen from the above description, thin film transistors are used to switch voltage data applied to liquid crystals. At this time, regarding the characteristics of thin film transistors, 1. The following two items are required.

(1) 薄膜トランジスタをON状態にした時、コンデ
ンサを充電させるために充分な電流を流すことができる
こと。
(1) When the thin film transistor is turned on, sufficient current can flow to charge the capacitor.

(2) 薄膜トランジスタをOFF状態にした時、極力
、電流が流れないこと。
(2) When the thin film transistor is turned off, as little current as possible should flow through it.

(1)は、コンデンサへのデータの書き込み特性に関す
るものである。液晶の表示はコンデンサの電位により決
定されるため、短時間にデータを完壁に書き込むことが
できるように、薄膜トランジスタは充分大きい電流を流
すことができなくてはならない。この時の電流(以下、
ON電流と呼ぶ)は、コンデンサの容量と、書き込み時
間とから定まり、そのON電流をクリアできるように薄
膜トランジスタを作製しなければならない。
(1) relates to the characteristics of writing data to a capacitor. Since the liquid crystal display is determined by the potential of the capacitor, the thin film transistor must be able to flow a sufficiently large current so that data can be completely written in a short period of time. The current at this time (hereinafter,
The ON current (referred to as ON current) is determined by the capacitance of the capacitor and the write time, and thin film transistors must be manufactured so as to clear the ON current.

(2)は、コンデンサに書き込まれたデータの保持特性
に関するものである。一般に、書き込まれたデータは書
き込み時間よりもはるかに長い時間保持されなくてはな
らない。コンデンサの静電容量は、通常IPF程度の小
さい値であるため、薄膜トランジスタがOFF状態の時
にわずかでもリーク電流(以下、0FIF電流と呼ぶ)
が流れるとドレインの電位、すなわちコンデンサの電位
は急激にソースの電位に近づき、書き込まれたデータは
正しく保持されなくなりてしまり。OFF電流を小さく
おさえることは、薄膜トランジスタをア′クチイブマト
リクスパネル以外の用途に応用する場合にも全く同様に
要求される項目である。例えば、薄膜トランジスタを用
いて、通常のロジック回路を構成する場合には、静止電
流が増加し、またメモリ回路を構成する場合には、誤動
作の原因となる。
(2) relates to the retention characteristics of data written to the capacitor. Generally, written data must be retained for a much longer time than the write time. Since the capacitance of a capacitor is usually as small as IPF, even a small amount of leakage current (hereinafter referred to as 0FIF current) occurs when the thin film transistor is in the OFF state.
When the current flows, the potential of the drain, that is, the potential of the capacitor, rapidly approaches the potential of the source, and the written data is no longer retained correctly. Keeping the OFF current low is exactly the same requirement when applying thin film transistors to uses other than active matrix panels. For example, when a normal logic circuit is constructed using thin film transistors, static current increases, and when a memory circuit is constructed, this may cause malfunction.

本発明の目的は、OFF電流を低減させる薄膜トランジ
スタの駆動方法を提供することであり、薄膜トランジス
タの応用分野をさらに拡げる事を可能にするものである
。以下、従来の薄膜トランジスタの駆動方法とOFF電
流との関係を述べた後、本発明の詳細な説明する。
An object of the present invention is to provide a method for driving a thin film transistor that reduces OFF current, thereby making it possible to further expand the field of application of thin film transistors. Hereinafter, after describing the relationship between the conventional thin film transistor driving method and the OFF current, the present invention will be explained in detail.

第2図はNチャネル薄膜トランジスタの従来の一般的な
構造を示す断面図である。8はガラス。
FIG. 2 is a sectional view showing a conventional general structure of an N-channel thin film transistor. 8 is glass.

石英などの絶縁性透明基板である。三次元集積回路に応
用した場合には、8は通常の半導体集積回路である。9
は半導体薄膜、10は8の絶縁性透明基板中に含まれる
ナトリウムイオン(Ha”)′などの正電荷が、半導体
薄膜中に混入する事を防ぐための基板絶縁膜であり通常
二酸化硅素(810、)が用いられる。11は半導体薄
膜の中にリンやヒ素などの不純物をドープして形成した
N型層のソース領域、12は同じくドレイン領域、13
はゲート絶縁膜、14はゲート電極、15は層間絶縁膜
、16はソース電極、17はドレイン電極である。従来
、ソース11に対してドレイン12に一定のドレイン電
圧VD8 を印加し、ソース11に対するゲート14の
電圧yGsをコントロールする事により、半導体簿膜9
の上部界面に形成されるチャネルを制御して薄膜トラン
ジスタをスイッチングするという駆動方法が用し)られ
てし)る。Nチャネル薄膜トランジスタの場合は、VO
Sを正電位にすると半導体薄膜の上部界面にN型層のチ
ャネルが形成される。従って、ソース・ドレイン間にド
レイン電流よりが流れるようになる。
It is an insulating transparent substrate such as quartz. When applied to a three-dimensional integrated circuit, 8 is a normal semiconductor integrated circuit. 9
10 is a semiconductor thin film, and 10 is a substrate insulating film to prevent positive charges such as sodium ions (Ha'')' contained in the insulating transparent substrate 8 from being mixed into the semiconductor thin film, and is usually made of silicon dioxide (810 , ) are used. 11 is a source region of an N-type layer formed by doping impurities such as phosphorus or arsenic into a semiconductor thin film, 12 is a drain region, and 13 is a drain region.
14 is a gate insulating film, 14 is a gate electrode, 15 is an interlayer insulating film, 16 is a source electrode, and 17 is a drain electrode. Conventionally, a constant drain voltage VD8 is applied to the drain 12 with respect to the source 11, and the voltage yGs of the gate 14 with respect to the source 11 is controlled.
A driving method is used in which the thin film transistor is switched by controlling the channel formed at the upper interface of the thin film transistor. For N-channel thin film transistors, VO
When S is set to a positive potential, an N-type layer channel is formed at the upper interface of the semiconductor thin film. Therefore, more drain current flows between the source and drain.

これは薄膜トランジスタがON状態になっていることを
示している。次にVaSを減少させてゆくと、ドレイン
電流よりは減少してゆき、vos=ov近傍でよりは最
小値を取る。この状態が薄膜トランジスタのOFF状態
である。この時流れるよりの最小値が前述したOFF電
流のことである。以上述べたように、従来の′fJ膜ト
ランジスタの駆動方法では、半導体薄膜の上部界面にで
きるチャネルのみを制御していることになり、半導体薄
膜の下部界面にできるチャネルについては何ら考慮され
ていない。以下、下部界面に形成されるN型層について
説明する。酸化膜中にはNa などの正電荷が多少なり
とも含まれている。従って、前記基板絶縁膜10にも正
電荷は含まれている。この正電荷に起因して、半導体薄
膜の下部界面には、常に一定のN型層が誘起され、ソー
ス・ドレイン間にチャネルが形成されている。上部界面
、及び下部界面の概略図を第2図Ch)に示す。18は
絶縁性透明基板、19は基板絶縁膜、20は半導体薄膜
、21はソース領域、22はドレイン領域、23はゲー
ト絶縁膜、24はゲート電極である。25は、上部界面
の界面準位及びゲート絶縁膜23中に含まれる正電荷及
びゲート電極24と半導体薄膜20との仕事関数差φM
8とに起因して誘起された上部界面のN型層である。ま
た26は、前述したように基板絶縁膜19中に含まれる
正電荷及び下部界面の界面準位に起因して誘起された下
部界面のN型層である。前述したように、従来の駆動方
法では、上部界面のN型N25をゲート電極24に印加
するゲート電−圧yGsによって制御しているだけであ
る。従って、下部界面のN型層26は、常に形成されて
いることになり、薄膜トランジスタのOFF状態の時に
は、この下部界面のN型層を通してリーク電流が流れる
ため、大きなOF’?電流が流れることとなる。この時
のバンド図を第2図CC)に示す。27はゲート電極、
28は半導体薄膜、29はゲート絶縁膜、60番ま基板
絶縁膜、31は絶縁性透明基板を示してしする。32は
半導体1膜のコンダクシコンノぐンドエツジの準位HO
15Sは同じくノくレンスバンドエッジの準位Zマを示
し、34は真性7エルミレベル 。
This indicates that the thin film transistor is in the ON state. Next, when VaS is decreased, it decreases more than the drain current and takes a minimum value near vos=ov. This state is the OFF state of the thin film transistor. The minimum value flowing at this time is the above-mentioned OFF current. As mentioned above, in the conventional driving method of the 'fJ film transistor, only the channel formed at the upper interface of the semiconductor thin film is controlled, and the channel formed at the lower interface of the semiconductor thin film is not considered at all. . The N-type layer formed at the lower interface will be described below. The oxide film contains some positive charges such as Na. Therefore, the substrate insulating film 10 also contains positive charges. Due to this positive charge, a constant N-type layer is always induced at the lower interface of the semiconductor thin film, and a channel is formed between the source and drain. A schematic diagram of the upper interface and the lower interface is shown in Figure 2 Ch). 18 is an insulating transparent substrate, 19 is a substrate insulating film, 20 is a semiconductor thin film, 21 is a source region, 22 is a drain region, 23 is a gate insulating film, and 24 is a gate electrode. 25 is the interface state at the upper interface, the positive charge contained in the gate insulating film 23, and the work function difference φM between the gate electrode 24 and the semiconductor thin film 20.
This is an N-type layer at the upper interface induced by 8 and 8. Further, 26 is an N-type layer at the lower interface, which is induced due to the positive charges contained in the substrate insulating film 19 and the interface states at the lower interface, as described above. As described above, in the conventional driving method, the N-type N25 at the upper interface is simply controlled by the gate voltage yGs applied to the gate electrode 24. Therefore, the N-type layer 26 at the lower interface is always formed, and when the thin film transistor is in the OFF state, leakage current flows through this N-type layer at the lower interface, resulting in a large OF'? Current will flow. The band diagram at this time is shown in Figure 2 (CC). 27 is a gate electrode;
28 is a semiconductor thin film, 29 is a gate insulating film, 60 is a substrate insulating film, and 31 is an insulating transparent substrate. 32 is the level HO of the conductor edge of one semiconductor film.
15S also shows the level Z-ma of the lenth band edge, and 34 shows the intrinsic 7 Hermi level.

の準位Biを示している。35は、前記ゲート電極及び
半導体薄膜及び基板のフェルミレベルETが一致してい
る事を示している。36は半導体薄膜の上部界面、67
は同じく下部界面を示してし)る。上部界面のN型層を
流れるC)VFB流を工OFF、下部界面のN型層を流
れるリーク電流を工りとすると、従来の薄膜トランジス
タの駆動方法によるOFF電流工OFFは、 工OFF ”工OFF +1L ′−−−−−■で表わ
される。以上述べたように、半導体薄膜の下部界面には
常に一定のN型層が形成されているため、薄膜トランジ
スタの01?’?電流が増加していることになる。
shows the level Bi. 35 indicates that the Fermi levels ET of the gate electrode, semiconductor thin film, and substrate match. 36 is the upper interface of the semiconductor thin film, 67
(also indicates the lower interface). If the C) VFB flow flowing through the N-type layer at the upper interface is defined as OFF, and the leakage current flowing through the N-type layer at the lower interface is defined as OFF, then the OFF current flow in the conventional thin film transistor driving method is OFF. +1L ′−−−−−■ As mentioned above, since a constant N-type layer is always formed at the lower interface of the semiconductor thin film, the 01?'? current of the thin film transistor increases. It turns out.

本発明はこのような半導体薄膜の下部界面にN型層が形
成されることを防止し、OFF電流を低減させる薄膜ト
ランジスタの駆動方法を提供するものである。これを実
現するために本発明では、半導体薄膜の下部にもゲート
絶縁膜を介してゲート電極を設け、該下部ゲート電極に
、下部界面のフラットバンド電圧近傍の一定電圧を印加
して薄膜トランジスタを駆動する。以下、本発明につい
て説明する。
The present invention provides a method for driving a thin film transistor that prevents the formation of an N-type layer at the lower interface of such a semiconductor thin film and reduces the OFF current. In order to achieve this, in the present invention, a gate electrode is also provided under the semiconductor thin film via a gate insulating film, and a constant voltage near the flat band voltage of the lower interface is applied to the lower gate electrode to drive the thin film transistor. do. The present invention will be explained below.

第3図は本発明の実施例を示すものであり、同図(α)
は半導体薄膜の下部にもゲート絶縁膜を介してゲート電
極を設けた薄膜トランジスタを示している。38は絶縁
性透明基板、39は基板絶縁膜、40は下部ゲート絶縁
膜、41は下部ゲート電極、42は半導体薄膜、43は
ソース領域、44はドレイン領域、45は上部ゲート絶
縁膜、46は上部ゲート電極、47は層間絶縁膜、48
はソース電極、49はドレイン電極を示している。下部
界面を流れるリーク電流を防止するためには、前記下部
ゲート電極41に、下部界面のフラットバンド電圧VF
R近傍の一定電圧を印加すればよい。VFBの値は半導
体材料及びゲート電極材料及びゲート絶縁膜によって異
なる値をとる。今、下部ゲート電極と半導体薄膜との仕
事関数差をφ−8*、下部界面の界面準位をQ s s
 s下部ゲート絶縁膜の静電容量をOO1下部ゲート絶
縁膜の膜厚を” OsT部ゲート絶縁膜中の電荷密度を
ρ(3:)とすると、下部界面のフラットバンド電圧v
yi+は、 VF R=φJ Q、all−工f” 王p(x)cL
xOo Ooo xO ・・・・・・■ と表わせる。従って、下部ゲート電極41には、上記の
式で表わされる一定電圧VFR近傍の電圧を印加すれば
よい。この時のバンド図を第5図(bンに示す。50は
半導体薄膜、51は上部ゲート電極、52は上部ゲート
絶縁膜、53は下部ゲート電極、54は下部ゲート絶縁
膜、55は上部界面、56は下部界面、57は半導体薄
膜のコンタクジョンバンドエツジの準位IQ、5Bは同
じくバレンスパントエツジの準位Bvを示している。
FIG. 3 shows an embodiment of the present invention, and the figure (α)
shows a thin film transistor in which a gate electrode is also provided under the semiconductor thin film via a gate insulating film. 38 is an insulating transparent substrate, 39 is a substrate insulating film, 40 is a lower gate insulating film, 41 is a lower gate electrode, 42 is a semiconductor thin film, 43 is a source region, 44 is a drain region, 45 is an upper gate insulating film, 46 is a Upper gate electrode, 47, interlayer insulating film, 48
indicates a source electrode, and 49 indicates a drain electrode. In order to prevent leakage current flowing through the lower interface, the lower gate electrode 41 is provided with a flat band voltage VF at the lower interface.
A constant voltage near R may be applied. The value of VFB takes different values depending on the semiconductor material, gate electrode material, and gate insulating film. Now, the work function difference between the lower gate electrode and the semiconductor thin film is φ-8*, and the interface state of the lower interface is Q s s
s The capacitance of the lower gate insulating film is OO1 The thickness of the lower gate insulating film is "OsT" If the charge density in the gate insulating film is ρ (3:), then the flat band voltage at the lower interface is v
yi+ is VF R=φJ Q, all-Eng.
It can be expressed as xOo Ooo xO ・・・・・・■. Therefore, it is sufficient to apply a voltage near the constant voltage VFR expressed by the above equation to the lower gate electrode 41. The band diagram at this time is shown in FIG. , 56 is the lower interface, 57 is the level IQ of the contact band edge of the semiconductor thin film, and 5B is the level Bv of the valence band edge.

上部ゲート絶縁膜中の正電荷によって、上部界面近傍に
はN型層が誘起されているのでバンドは曲がっている。
The band is curved because an N-type layer is induced near the upper interface by positive charges in the upper gate insulating film.

しかし、下部ゲート電極には式■で表わされるフラット
バンド電圧VFRが印加されているため、バンドの曲が
りが防止されている。つまり、下部界面近傍にはN型層
は形成されておらず、ここではリーク電流はまったく流
れない。従って、薄膜トランジスタのOFF電流は式■
において工L=Qの時の値で表わされる。このように本
発明による薄膜トランジスタの駆動方法を用いれば、O
FF電流を非常に小さい値におさえることができるとい
う優れた効果を得ることができる本発明をアクティブマ
トリクスパネルに応用した場合を考える。半導体薄膜の
下層は全面にわたって均一な絶縁性透明基板であるので
、マ) IJクス状に配置された各々の薄膜トランジス
タの半導体薄膜の下部界面のバンドの曲がりは、すべて
同一である。従って、この場合は、すべての薄膜トラン
ジスタの下部ゲート電極を同一電極として一定のフラッ
トバンド電圧VFRを印加すればよい。
However, since the flat band voltage VFR expressed by equation (2) is applied to the lower gate electrode, bending of the band is prevented. In other words, no N-type layer is formed near the lower interface, and no leakage current flows here. Therefore, the OFF current of the thin film transistor is calculated by the formula ■
It is expressed as the value when L=Q. In this way, if the method for driving a thin film transistor according to the present invention is used, O
Let us consider a case where the present invention, which has the excellent effect of suppressing the FF current to a very small value, is applied to an active matrix panel. Since the lower layer of the semiconductor thin film is an insulating transparent substrate that is uniform over the entire surface, the bending of the band at the lower interface of the semiconductor thin film of each thin film transistor arranged in a matrix is all the same. Therefore, in this case, it is sufficient to apply a constant flat band voltage VFR to the lower gate electrodes of all thin film transistors using the same electrode.

一方、本発明を三次元集積回路に応用した場合、半導体
薄膜の下層は下部ゲート絶縁膜を介して通常の半導体集
積回路である。従って、基板が場所によって均一ではな
いので、半導体薄膜の下部界面のバンドの曲がりは場所
によるバラツキがあることになる。よってこの場合には
、すべての薄膜トランジスタのリーク電流をトータルし
て考慮し、下部界面を流れるリーク電流がトータル的に
最小になるように下部ゲート電極に印加する電圧を決定
する。ところで個々の薄膜トランジスタの下部ゲート電
極に、それぞれの下部界面のフラットバンド電圧を印加
Tるという方法もあるが、この方法では駆動回路が複雑
になり適していない。このように、本発明を三次元集積
回路に応用する場合は、薄膜トランジスタ・の下部ゲー
ト電極をすべて同一電極とし、該下部ゲート電極に下部
界面のフラットバンド電圧近傍の一定電圧を印加するの
が最適である。また、フラットバンド電圧7FBの値は
、下部ゲート電極と半導体薄膜材料との組合わせ、及び
下部ゲート絶縁膜の種類によって制御することができる
。これは前述したように式■を参照すればわかることで
ある。従って、フラットバンド電圧を任意の値に設定す
る場合は、半導体材料及び下部ゲート電極材料及び下部
ゲート絶縁膜材料を適当に選択して薄膜トランジスタを
作製すればよい。
On the other hand, when the present invention is applied to a three-dimensional integrated circuit, the lower layer of the semiconductor thin film is a normal semiconductor integrated circuit with a lower gate insulating film interposed therebetween. Therefore, since the substrate is not uniform depending on the location, the bending of the band at the lower interface of the semiconductor thin film varies depending on the location. Therefore, in this case, the leakage currents of all thin film transistors are considered in total, and the voltage to be applied to the lower gate electrode is determined so that the leakage current flowing through the lower interface is minimized in total. By the way, there is also a method of applying a flat band voltage at the lower interface to the lower gate electrode of each thin film transistor, but this method complicates the drive circuit and is not suitable. In this way, when applying the present invention to a three-dimensional integrated circuit, it is optimal to use the same electrode for all the lower gate electrodes of thin film transistors and to apply a constant voltage close to the flat band voltage of the lower interface to the lower gate electrode. It is. Further, the value of the flat band voltage 7FB can be controlled by the combination of the lower gate electrode and the semiconductor thin film material and the type of the lower gate insulating film. This can be understood by referring to equation (2) as described above. Therefore, when setting the flat band voltage to an arbitrary value, a thin film transistor may be manufactured by appropriately selecting a semiconductor material, a lower gate electrode material, and a lower gate insulating film material.

以上述べたように、本発明は薄膜トランジスタのOFF
電流を大幅に減少せしめるという優れた効果を有するも
のであり、保持特性の優れたアクティブマトリクスパネ
ル、あるいは静止電流の小さいロジック回路、あるいは
、誤動作の少ないメモリ回路を実現できるなど、優れた
回路を実現することが可能となる。
As described above, the present invention provides OFF control of thin film transistors.
It has the excellent effect of significantly reducing current, and enables the creation of superior circuits such as active matrix panels with excellent retention characteristics, logic circuits with low quiescent current, and memory circuits with fewer malfunctions. It becomes possible to do so.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(α)(h)は薄膜トランジスタをアクティブマ
トリクスパネルに応用した場合の一般的な回路図である
。第2図(α)Ch)(C)は従来の薄膜トランジスタ
の駆動方法を説明するための図であり、第3図(α)(
b)は本発明で提案する薄膜ドアー/ラスタの駆動方法
を説明するための図である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 (t【、ン (トノ @1図
FIGS. 1(α) and 1(h) are general circuit diagrams when thin film transistors are applied to active matrix panels. Figure 2 (α) Ch) (C) is a diagram for explaining the conventional driving method of a thin film transistor, and Figure 3 (α) (
b) is a diagram for explaining the thin film door/raster driving method proposed in the present invention. Applicant Suwa Seikosha Co., Ltd. Agent Patent Attorney Tsutomu Mogami

Claims (1)

【特許請求の範囲】[Claims] 半導体薄膜の上部及び下部にそれぞれゲート絶縁膜を介
してゲート電極を配置した薄膜トランジスタにおいて、
前記ゲート電極の一方にフラットバンド電圧近傍の一定
電圧を印加することを特徴とする薄膜トランジスタの駆
動方法。
In a thin film transistor in which a gate electrode is placed above and below a semiconductor thin film through a gate insulating film,
A method for driving a thin film transistor, comprising applying a constant voltage near a flat band voltage to one of the gate electrodes.
JP16775583A 1983-09-12 1983-09-12 Driving method for thin film transistor Pending JPS6058676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16775583A JPS6058676A (en) 1983-09-12 1983-09-12 Driving method for thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16775583A JPS6058676A (en) 1983-09-12 1983-09-12 Driving method for thin film transistor

Publications (1)

Publication Number Publication Date
JPS6058676A true JPS6058676A (en) 1985-04-04

Family

ID=15855490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16775583A Pending JPS6058676A (en) 1983-09-12 1983-09-12 Driving method for thin film transistor

Country Status (1)

Country Link
JP (1) JPS6058676A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215852A (en) * 1985-07-15 1987-01-24 Nec Corp Semiconductor device
US5644146A (en) * 1994-03-23 1997-07-01 Tdk Corporation Thin film transistor
US5731600A (en) * 1994-03-15 1998-03-24 Semiconductor Energy Laboratory Co., Ltd. Image sensor device on insulating surface
US5821560A (en) * 1995-03-03 1998-10-13 Tkd Corporation Thin film transistor for controlling a device such as a liquid crystal cell or electroluminescent element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111261A (en) * 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film field effect semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111261A (en) * 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film field effect semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215852A (en) * 1985-07-15 1987-01-24 Nec Corp Semiconductor device
US5731600A (en) * 1994-03-15 1998-03-24 Semiconductor Energy Laboratory Co., Ltd. Image sensor device on insulating surface
US5644146A (en) * 1994-03-23 1997-07-01 Tdk Corporation Thin film transistor
US5821560A (en) * 1995-03-03 1998-10-13 Tkd Corporation Thin film transistor for controlling a device such as a liquid crystal cell or electroluminescent element

Similar Documents

Publication Publication Date Title
US6771247B2 (en) Display and method of driving display
TWI567938B (en) Semiconductor device and method for manufacturing the same
TWI631706B (en) Semiconductor device and method for manufacturing the same
JP6429941B2 (en) Semiconductor device
CN105765729B (en) Semiconductor device
US20220085074A1 (en) Display panel and display device
JP2011257747A (en) Electro-optical display device and display method thereof
JPS58105574A (en) Thin film transistor
US20180240393A1 (en) Array substrate, method for partitioned driving thereof, display circuit and display device
JPS58115850A (en) Active matrix panel
US5835170A (en) Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel
JP2530117B2 (en) Method for manufacturing thin film transistor
JPH0534836B2 (en)
JPS6081869A (en) Driving method of thin film transistor
JPH09281522A (en) Active matrix liquid crystal display panel
JPS58182272A (en) Thin film transistor
JPS6058676A (en) Driving method for thin film transistor
JPH0544195B2 (en)
JPH01291216A (en) Active matrix type liquid crystal display device
JPH0451835B2 (en)
KR20130103369A (en) Method for driving display device, display device, and electronic device
JP2622661B2 (en) LCD panel
JP2002297060A (en) Active matrix type display device
JPH03293641A (en) Active matrix display device
JPS58190063A (en) Thin film transistor for transmission type liquid crystal display panel